CN1441487A - 布线基板及其制造方法、电子部件和电子仪器 - Google Patents

布线基板及其制造方法、电子部件和电子仪器 Download PDF

Info

Publication number
CN1441487A
CN1441487A CN03106798A CN03106798A CN1441487A CN 1441487 A CN1441487 A CN 1441487A CN 03106798 A CN03106798 A CN 03106798A CN 03106798 A CN03106798 A CN 03106798A CN 1441487 A CN1441487 A CN 1441487A
Authority
CN
China
Prior art keywords
circuit board
bonding land
diaphragm
hole
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03106798A
Other languages
English (en)
Other versions
CN1229862C (zh
Inventor
汤泽秀树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1441487A publication Critical patent/CN1441487A/zh
Application granted granted Critical
Publication of CN1229862C publication Critical patent/CN1229862C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种布线基板及其制造方法、电子部件和电子仪器。其目的是，在防止布线断线的同时，防止基板上保护膜的剥离。布线基板(10)包含：由接合区(22)和与接合区(22)连接的线(28)组成的布线(20)；支持布线(20)的基板(12)；以及设在基板(12)上的有开口部(42)的保护膜(40)。接合区(22)包含：与线(28)的连接部(26)的部分并由被保护膜(40)覆盖形成的第1部分(23)；从开口部(42)露出的第2部分(24)。至少在接合区(22)的第1部分(23)上，形成露出基板(12)的孔(30)。

Description

布线基板及其制造方法、电子部件和电子仪器
技术领域
本发明涉及布线基板及其制造方法、电子部件和电子仪器。
背景技术
将半导体芯片安装在带子上的COF(Chip On Film)安装方法已被人们所知道，在带子上形成布线的同时，也形成覆盖布线的保护膜(例如：阻焊膜)。布线的端子形成比线的宽度还大的接合区。并且，保护膜覆盖线和在接合区上的线的连接部，在起到保护作用的同时，将避开连接部的接合区的一部分开口，即：将保护膜的端部(开口端部)的至少一部分，设在接合区上。
但是，由于保护膜(绝缘材料)和接合区(金属)粘着力小，两者容易剥离。特别是形成保护膜以后，对在接合区的露出部进行电镀处理时，由于在保护膜与接合区的界面流入电镀液，有时会使保护膜剥离，保护膜一旦剥离，由于布线露出，容易引起位置变化或氧化，降低了半导体装置的可靠性。
发明内容
本发明的目的是在防止布线断线的同时，防止基板上的保护膜剥离。
(1)本发明的布线基板包含：
包含：基板；
设在所述基板上，由接合区和与所述接合区连接的线组成的布线；
在所述基板和所述布线上，设有开口部的保护膜；
所述接合区包含与所述线的连接部的部分，由被所述保护膜覆盖形成的第1部分和从所述开口部露出的第2部分；
至少在所述接合区的所述第1部分，形成露出所述基板的孔。
本发明中，在保护膜覆盖的接合区的第1部分，形成露出基板的孔，这样，在接合区的区域内，由于保护膜的材料粘着在基板上，所以提高了保护膜和基板的粘着力。因此，可以防止基板上接合区的保护膜剥离。
另外，还由于保护膜至少覆盖在接合区上与线的连接部，所以，可以防止因热应力等使布线断线。
(2)在该布线基板上，
所述保护膜的端部的至少一部分，设在所述接合区上，
设置在所述保护膜的端部部分的所述接合区的宽度，至少比在所述接合区和所述线的连接部的所述线的宽度更大。
(3)在该布线基板上，
所述孔，也可以只在所述第1部分形成。
这样，不用在第2部分形成露出基板的孔，第2部分是作为端子使用的区域，可以使接合区域变大，例如，可以使设有焊料的区域变大。
(4)在该布线基板上，
所述孔，也可以在第1及第2部分形成。
这样，在第2部分也形成露出基板的孔，这样，例如：孔可以防止设置在第2部分的电镀液，进入第1部分。
(5)在该布线基板上，
所述孔，也可以从第1部分到第2部分连续形成。
(6)在该布线基板上，
所述孔，也可以是沿所述第2部分的方向延伸的狭缝。
(7)在该布线基板上，
所述孔，也可以形成多个。由于保护膜的材料与接合区凹凸地咬合，这样，可以更有效地防止基板上的保护膜脱离。
(8)在该布线基板中上，
多个所述孔，也可排列在与所述第1及第2部分的边界平行的方向上。
(9)在该布线基板上，
也可以在所述第2部分形成电镀处理的金属薄膜。
这样，由于电镀液很难进入第1部分，就可以防止保护膜和基板的剥离。
(10)在该布线基板上，
所述布线，至少用铜形成，
所述金属薄膜，也可以用金形成。
(11)在该布线基板上，
所述基板也可以是柔性基板。
(12)本发明的电子部件包含：
所述布线基板；
有与所述接合区的所述第2部分电气连接的端子，安装在所述布线基板上的电子元件。
(13)在该电子部件中，
所述电子元件是半导体芯片，
所述半导体芯片，也可以是有作为所述端子的凸起。
(14)本发明的电子仪器有所述电子部件。
(15)本发明的布线基板的制造方法，包含：
在基板上形成接合区及与所述接合区连接的线组成的布线的工序；
在所述接合区上形成露出所述基板的孔的工序；
通过形成有开口部的保护膜，在所述接合区上，设置包含与所述线的连接部及所述孔的至少一部分的部分、被所述保护膜覆盖形成的第1部分，以及从所述开口部露出的第2部分的工序。
通过本发明，在接合区的第1部分，形成露出基板的孔。这样，在接合区的区域内，由于保护膜的材料粘着在基板上，提高了保护膜与基板的粘着力。因此，可以防止基板上的保护膜的剥离，例如，在后面的工序中，在电镀处理时也可以防止电镀液进入第1部分。
还有，由于保护膜至少覆盖在接合区上与线的连接部，可以防止在后面的工序中，在进行的热处理时因为热应力等使布线断线。
(16)在该布线基板的制造方法中，
在形成所述布线的导电膜上，设有开口的抗蚀剂，将所述抗蚀剂作为掩膜，对从所述导电膜的所述开口露出的部分进行腐蚀，形成所述孔。
这样，就可以简单地形成孔。
(17)在该布线基板的制造方法中，
形成所述孔的工序，也可以与形成所述布线的工序同时进行。
这样，可以减少制造工序。
(18)在该布线基板的制造方法中，
还包括：在形成所述保护膜的工序之后，对所述接合区的所述第2部分进行电镀处理。
附图说明
图1A和图1B是本实施方式的布线基板的示图。
图2是本实施方式的变形例的布线基板的示图。
图3是本实施方式的变形例的布线基板的示图。
图4是本实施方式的变形例的布线基板的示图。
图5是本实施方式的半导体装置的示图。
图6A～图6D是本实施方式的布线基板的制造方法的示图。
图7是本实施方式的电子仪器的示图。
图8是本实施方式的电子仪器的示图。
具体实施方式
以下参照图面说明本发明的实施方式，但是，本发明也不只限于以下的实施方式。
(布线基板)
图1A～图4是本实施方式布线基板的说明图。图1A是布线基板的部分放大图，图1B是图1A中的IB-IB线的剖视图。另外，图2～图4是本实施方式的变形例示图。布线基板(或电路基板)10包含：基板12、布线20和保护膜40。
基板12最好是由有机系列(例如：环氧基板)、无机系列(例如：陶瓷基板、玻璃基板)、或这些的复合构造(例如：玻璃环氧基板)构成，材料没有限定。在图1A和图1B的示例中，基板12是柔性基板(可挠性基板)。作为柔性基板，例如可以是聚酯基板、聚酰亚胺基板等。基板12也可以是COF(Chip On Film)用基板，和TAB(Tape AutomatedBonding)用基板。
在基板12上形成多个布线20。即：布线20由基板12支持着。布线20如图1B所示那样，可以在基板12的一面形成，也可以在基板12的两面形成。所说的布线20是指至少有两个电气连接点的部分，独立形成的多个的布线20，也可以叫作布线图形。布线20可以由单层(例如铜层)构成，也可以由多层(例如铜层和镍层等)构成。
布线20由接合区(凸缘)22和与接合区22连接的线28组成。接合区22是用于与电子元件电气连接的端子，线28是用于给接合区22提供信号的信号线。另外，在图1A中，接合区22是表面安装用的端子。作为变形例，接合区也可以是有贯通孔的插入安装用的端子(图中未示)。
接合区22可以是三角形、矩形或多角形等角形(也包括角部是圆形的)，或者也可以圆形的。在图1A的示例中，接合区22是矩形(详细地讲是长方形)，并且，线28与接合区22的端部连接，线28也可以与接合区22的边的中间部(图1A中边的中央部)连接，也可以与接合区22的角部连接。
在一个接合区22上，大多连接1条线28，但也可以在1个接合区22上，连接多条线28。或者1条线28有多个分支，这些多个分支部(图中未示)，也可以连接在1个接合区22上。或者，线28有比其他的部分更宽的增强部(图中未示)，也可将该增强部与接合区22连接，这样，可以防止接合区22和线28之间产生断线。
接合区22的宽度比线28的更大，按图1A所示例说，保护膜40的端部(开口端部)中，至少有一部分设在接合区22上，设在保护膜40的端部的部分上的接合区22的宽度，至少要比在接合区22和线28的连接部上的线28的宽度更大。这里所说的线28的宽度是与线28的延伸方向垂直的方向的长度；所说的接合区22的宽度是与线28的宽度同一方向的长度，由于设有接合区22，线28可以很细，因此，可以提高布线20在基板12上的活动的自由度。
保护膜40用绝缘性材料(例如：树脂)形成，保护膜40设有开口部42，开口部42露出接合区22的一部分(详细地讲是第2部分24)。开口部42也可以露出1个接合区22的第2部分24。也可以是露出多个接合区22的第2部分24。如图1A所示例中，开口部42还露出基板12的一部分。保护膜40最好覆盖线28，这样可以防止线28断线。保护膜40设在除开口部42之外、也可以设在基板10上。本实施方式中，保护膜40是根据焊料选择的阻焊膜。由于保护膜40作为最终制品(半导体装置)留在布线基板10上，所以最好选择耐热性好的材质。
接合区22由第1和第2部分23、24组成。第1部分23包含与接合区22上的线28的连接部26。即：第1部分23是在接合区22上的线28一侧的基端部。第1部分23被保护膜40覆盖。第2部分24是除去第1部分23剩余的部分。即：第2部分24是接合区22的前端部。第2部分24从保护膜40的开口部42露出。
第1部分23的大小(面积或长度)可以与第2部分24的大小几乎相同。或者，第1部分23也可以比第2部分24更大。这样，由于扩大了保护膜40覆盖接合区22的区域，在防止接合区22的剥离的同时，也可以防止布线20的断线。或者，第1部分23，也可以比第2部分24更小，这样，由于在接合区22露出的区域变大，如后所述那样，使安装在基板12上的半导体芯片50和电子元件的端子的接合区域变大，例如，可以很好地设置焊料。
在接合区22上可以形成1个或多个孔30。孔30是露出基板12的贯通孔。孔30至少在接合区22的第1部分23上形成。
如图1A示例中，形成多个(例如3个)孔30。多个孔30也可以在第1和第2部分23、24上形成。这样，例如在对第2部分24进行电镀处理时，孔30可以防止电镀液从第2部分24进入第1部分23。孔30的开口面积(或者个数)，最好是第1部分23比第2部分24更大(或者更多)。这样，可以使设在第2部分24上的焊料区域变大。
孔30可以从第1部分23到第2部分24连续设置。换个说法，孔30可以从第1部分23到第2部分24连续开口，孔30沿第2部分24的方向延伸。即：可以是在与第1及第2部分23、24的边界线垂直的方向，有孔30纵向的狭缝(或长孔)。这样，就可以简单地形成跨过第1和第2部分23、24的孔。并且，如图1A和图1B所示那样，多个孔30也可以在与第1和第2部分23、24的边界线平行的方向排列。或者，多个孔30，也可以在与第1和第2部分23、24的边界线垂直方向排列。另外，孔30的形状也没有限制。
在接合区22的第2部分24上，也可以形成金属膜25(参照图5)，金属膜25经电镀处理形成。在本实施方式中，由于在接合区22上形成孔30，使电镀液不能进入或很难进入第1部分23。也就是说，可以防止保护膜40和接合区22之间被电镀液污染，这样，就可以防止保护膜40从基板12和接合区22剥离。例如：在布线20的材料中至少含铜的场合，金属膜25也可以用金形成。金容易熔浸在焊料上，因此，可以使布线和其他电子元件与焊料接合得更好。
由本实施方式，在保护膜40覆盖的接合区22的第1部分23上，形成露出基板12的孔30。这样，如图1B所示那样，在接合区22的区域之内，由于保护膜40的材料与基板12粘着，提高了保护膜40和基板12的粘着力。因此，可以防止基板12上的保护膜40剥离。而且，由于保护膜40至少覆盖与接合区22上的线28的连接部26，可以防止由于热应力等使布线20断线。由于形成多个孔30，如图1B所示那样，保护膜40的材料与接合区22是凹凸咬合的，可以更有效地防止基板12上的保护膜40的剥离。
本发明也不只限于上述的实施方式，也可以有以下的种种变形例，另外，在以下的变形例中，也适用上述说明的特定事项。
如图2所示那样，孔32也可以只在第1部分23形成，在这种场合，孔32的一部分最好设在第1和第2部分23、24的边界线附近，(例如大致连接的位置)。这样，可以防止电镀液从第2部分24进入第1部分23的同时，还使设在第2部分24上的焊料的区域扩大，这样，可以不必在第2部分24上，形成露出基板12的孔32。第2部分24就是作为端子使用的区域。这样，可以使设有焊料的区域扩大。另外，孔32的其他构造，如上述孔30所说明的那样。
如图3所示那样，可以在1个接合区22上，形成1个孔34。在图3的示例中，孔34在第1及第2部分23、24上(例如连续地)形成。也可以只在第1部分23上形成。孔30的开口形状，也可以是三角形、矩形、多角形等角形或圆形等形状，例如：也可以是与接合区22相似的形状。
如图4所示那样，可以在1个接合区22上密集形成多个孔36，多个孔36形成筛眼状孔，是能用保护膜40的材料埋入的那么小的孔。如图4所示例中，孔36在第1和第2部分23、24上形成，但也可以只在第1部分23上形成。孔36也可以是圆形的，其形状没有限制。
另外，这些变形例也可达到上述的效果。
(半导体装置)
图5是本实施方式的半导体装置的说明图。半导体装置1包含：布线基板10和半导体芯片50。而且，在这些端子之间，也可以包含有焊料60(例如焊锡)。
在半导体芯片50上，有多个基底52。基底52，大多在集成电路的一面形成。基底52大多用铝系列或铜系列的金属形成。在各基底52上，形成多个凸起54，凸起54多是金的凸起。金容易熔浸在焊料60上，因此，可以使凸起54和接合区22的焊料的接合良好。凸起54和接合区22的接合也不只限定用焊料接合，也适用其他的金属结合，粘着材料接合等一般的接合方式。
半导体芯片50倒装在布线基板10上，如图5所述示例，凸起54和接合区22(详细地讲是第2部分24)，用焊料电气地连接。
半导体芯片50和布线基板10之间，可以设有树脂62。树脂62，例如可以是使用由环氧系列的材料组成的树脂。半导体芯片50倒装在布线基板10上的场合，树脂62被称为未充满材料。树脂62也可以是与保护膜40不同的材料，也可以是同一种材料。
在上述的示例中，是将半导体芯片50安装在布线基板10的一个侧面，本发明也包含在布线基板10的两面安装半导体芯片50的实施方式。在这种场合，在布线基板10的两面，形成布线20及保护膜40。
另外，代替上述的半导体芯片，在布线基板10的表面安装电子元件(有源元件或无源元件)，也可以制造电子部件。详细地讲，电子元件有1个或多个端子，端子和接合区22用焊锡等接合方式焊接。在这种场合，端子最好是凸起的，电子元件也可以是电阻、电容或光元件等。
(布线基板的制造方法)
图6A～图6D是本实施方式布线基板的制造方法。在本实施方式中，在基板12上形成布线20、孔30、以及保护膜40。如图6A～图6D所示那样，同时形成布线20和孔30。
可以应用卷轴·牵引·卷轴搬送的方式，制造布线基板10。在这种场合，基板12是柔性基板。并且，基板12是长形的，可以形成多个独立的电气布线图形。这样，由于制造工序是流水作业。可以提高生产效率，降低制造成本。
如图6A所示那样，在基板12上设有形成布线20的材料的导电膜14。在这种场合，导电膜14用粘着材料(图中未示)粘在基板12上，构成3层基板。在这种场合，如本实施方式说明的那样，也可以应用光刻之后，进行腐蚀，形成布线20。作为变形例，也可以不使用粘着剂，在基板12上形成导电膜14，构成2层基板。例如：可以用溅射等方法形成布线20，也可以用无电解电镀的添加法形成布线20。
如图6B所示那样，在导电膜14上，形成感光性的抗蚀剂70。(正型、负型都可以)。抗蚀剂70设在导电膜14整体的后面，选择所定的工序(曝光或显象等)进行图案形成。详细地讲，将抗蚀剂70留在形成布线20的区域内。在这种场合，由于布线20和接合区22的孔30是同时形成的，将抗蚀剂70的开口部72设置在形成孔30的区域内。作为变形例，图形化形成布线20之后，也可以在布线20上设置用于形成孔30的抗蚀剂。
如图6C所示那样，对从抗蚀剂70露出的区域进行腐蚀。即：将抗蚀剂70作为掩膜使用，同时形成布线20及接合区22(详细地说是第1部分23)的孔30。
如图6D所示那样，形成保护膜40。在保护膜40的图形形成工序(形成开口部42的工序)中，也应用光刻技术形成。也可用印刷法或喷墨等方式形成。
其后，对接合区22的第1部分23进行电镀处理，例如：将布线基板10浸入电镀液，在从保护膜40的开口部42露出的第1部分23上，形成金属膜25。电镀处理，可以是电镀处理，也可以是非电解电镀处理。
由本实施方式，在接合区22的第1部分23上，形成露出基板12的孔30。这样，如图6D所示那样，在接合区22的区域内，由于保护膜40的材料粘着在基板12上，可以提高保护膜40和基板12的粘着力。因此，可以防止基板12上的保护膜40剥离。
另外，本实施方式的半导体装置的制造方法，也包含上述布线基板的制造方法，在布线基板10上装载半导体芯片50。在布线基板10上，装载1个或多个半导体芯片50。详细说明，如上述半导体装置中说明的那样。
(电子仪器)
本发明实施方式的半导体装置1，作为设有布线基板10的电子仪器，有图7所示的笔记本电脑100，和图8所示的手机电话200。
本实施方式的电子仪器，也可以有电光学装置(图中未示)。电光学装置，将显示面板(例如玻璃基板)与布线基板10电气连接。电光学装置，例如有液晶装置、等离子体装置，电致发光装置等，含有电光学物质(液晶·放电气体·发光材料等)。
本发明也不仅限于上述的实施方式，也可以有种种其他的变形。例如：也包括与在实施方式中说明的构成实质相同的构成(例如，功能、方法及结果是相同的构成，或者是目的和结构是相同的结构)。还有，本发明也包括更换实施方式中已说明的构成非本质部分的构成。另外，本发明也包括与实施方式说明的结构起到同样效果，或者达到同一目的的构成。另外，本发明也包括对本实施方式中已说明的构成附加了已知技术的构成。

Claims (18)

1.一种布线基板，其特征在于：
包含：基板；
设在所述基板上，由接合区和与所述接合区连接的线组成的布线；
在所述基板和所述布线上，设有开口部的保护膜；
所述接合区包含与所述线的连接部的部分，由被所述保护膜覆盖形成的第1部分和从所述开口部露出的第2部分；
至少在所述接合区的所述第1部分，形成露出所述基板的孔。
2.根据权利要求1所述的布线基板，其特征在于：
所述保护膜的端部的至少一部分，设在所述接合区上；
设置在所述保护膜的端部部分的所述接合区的宽度，至少比在所述接合区和所述线的连接部的所述线的宽度更大。
3.根据权利要求1所述的布线基板，其特征在于：
所述孔，可以只在所述第1部分形成。
4.根据权利要求1所述的布线基板，其特征在于：
所述孔，可以在所述第1和第2部分形成。
5.根据权利要求4所述的布线基板，其特征在于：
所述孔，也可以从第1部分到第2部分连续形成。
6.根据权利要求1～5中的任一权利要求所述的布线基板，其特征在于：
所述孔，也可以是沿所述第2部分的方向延伸的狭缝。
7.根据权利要求1～5中的任一权利要求所述的布线基板，其特征在于：
所述孔形成多个。
8.根据权利要求7所述的布线基板，其特征在于：
多个所述孔，排列在与所述第1和第2部分的边界线平行的方向上。
9.根据权利要求1～5中的任一权利要求所述的布线基板，其特征在于：
在所述第2部分，形成电镀处理的金属薄膜。
10.根据权利要求9所述的布线基板，其特征在于：
所述布线，至少用铜形成，
所述金属薄膜，用金形成。
11.根据权利要求1～5中任一权利要求所述的布线基板，其特征在于：
所述基板是柔性基板。
12.一种电子部件，其特征在于：
包含：根据权利要求1～5中任一权利要求所述的布线基板；
具有与所述接合区的所述第2部分电气连接的端子，安装在所述布线基板上的电子元件。
13.根据权利要求12所述的电子部件，其特征在于：
所述半导体元件是半导体芯片；
所述半导体芯片，有作为所述端子的凸起。
14.一种电子仪器，其特征在于：
具有权利要求12所述的电子部件。
15.一种布线基板的制造方法，其特征在于：
包括：在基板上形成由接合区及与所述接合区连接的线组成的布线的工序；
在所述接合区上，形成露出所述基板的孔的工序；
通过形成有开口部的保护膜，在所述接合区上，设置包含与所述线的连接部及所述孔的至少一部分、被所述保护膜覆盖形成的第1部分，以及从所述开口部露出的第2部分的工序。
16.根据权利要求15所述的布线基板的制造方法，其特征在于：
在形成所述布线的导电膜上，设有开口的抗蚀剂，将所述抗蚀剂作为掩膜，对从所述导电膜的所述开口部的露出部分进行腐蚀，形成所述孔。
17.根据权利要求15或16所述的布线基板的制造方法，其特征在于：
形成所述孔的工序，也可以与形成所述布线的工序同时进行。
18.根据权利要求15或16所述的布线基板的制造方法，其特征在于：
还包括在形成所述保护膜的工序之后，对所述接合区的所述第2部分进行电镀处理。
CNB031067980A 2002-02-28 2003-02-28 布线基板及其制造方法、电子部件和电子仪器 Expired - Fee Related CN1229862C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP200253615 2002-02-28
JP2002053615A JP2003258147A (ja) 2002-02-28 2002-02-28 配線基板及びその製造方法、電子部品並びに電子機器

Publications (2)

Publication Number Publication Date
CN1441487A true CN1441487A (zh) 2003-09-10
CN1229862C CN1229862C (zh) 2005-11-30

Family

ID=27750924

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031067980A Expired - Fee Related CN1229862C (zh) 2002-02-28 2003-02-28 布线基板及其制造方法、电子部件和电子仪器

Country Status (4)

Country Link
US (1) US6731511B2 (zh)
JP (1) JP2003258147A (zh)
KR (1) KR100556277B1 (zh)
CN (1) CN1229862C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847784A (zh) * 2011-06-30 2017-06-13 瑞萨电子株式会社 半导体器件

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI234258B (en) * 2003-08-01 2005-06-11 Advanced Semiconductor Eng Substrate with reinforced structure of contact pad
JP4981744B2 (ja) * 2008-05-09 2012-07-25 日東電工株式会社 配線回路基板およびその製造方法
JP6115147B2 (ja) * 2013-01-22 2017-04-19 富士通株式会社 配線基板及びその設計方法
CN114390783A (zh) * 2020-10-20 2022-04-22 深南电路股份有限公司 线路板的制作方法及线路板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4942452A (en) * 1987-02-25 1990-07-17 Hitachi, Ltd. Lead frame and semiconductor device
US6169253B1 (en) * 1998-06-08 2001-01-02 Visteon Global Technologies, Inc. Solder resist window configurations for solder paste overprinting
JP2001068836A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847784A (zh) * 2011-06-30 2017-06-13 瑞萨电子株式会社 半导体器件
CN106847784B (zh) * 2011-06-30 2019-06-14 瑞萨电子株式会社 半导体器件

Also Published As

Publication number Publication date
US20030161120A1 (en) 2003-08-28
KR20030071559A (ko) 2003-09-03
CN1229862C (zh) 2005-11-30
JP2003258147A (ja) 2003-09-12
KR100556277B1 (ko) 2006-03-03
US6731511B2 (en) 2004-05-04

Similar Documents

Publication Publication Date Title
CN1197145C (zh) 凸块形成方法、半导体装置及其制造方法和半导体芯片
CN1116790C (zh) 印刷电路板和电子元件组合件及其制造方法
CN1118098C (zh) 半导体集成电路器件
CN1269199C (zh) 倒装片型半导体器件及其制造方法
US7830667B2 (en) Flexible wiring substrate and method for producing the same
CN1805657A (zh) 配线电路基板
CN1750737A (zh) 其上安装有芯片封装模块的印刷电路板及其制造方法
CN1491439A (zh) 多芯片电路模块及其制造方法
CN1835654A (zh) 配线基板及其制造方法
CN1503359A (zh) 电子元件封装结构及制造该电子元件封装结构的方法
CN1722370A (zh) 半导体装置的制造方法
CN1638103A (zh) 具有减小尺寸带基薄膜的带型电路衬底
CN1672473A (zh) 制造有内置器件的基板的方法、有内置器件的基板、制造印刷电路板的方法和印刷电路板
CN1512568A (zh) 电子部件封装用薄膜载带及其制造方法
CN1574319A (zh) 电路装置及其制造方法
CN1805136A (zh) 电路装置及携带设备
CN1925148A (zh) 多层配线基板及其制造方法
CN1509134A (zh) 电路装置、电路模块及电路装置的制造方法
CN1229862C (zh) 布线基板及其制造方法、电子部件和电子仪器
CN1301543C (zh) 半导体晶片、半导体装置及其制造方法、电路基板及电子机器
CN1491077A (zh) 用于装配电子零件的薄膜承载带及用于涂覆阻焊剂的印网掩模
CN1754255A (zh) 直接在无外壳的器件上产生单端固定的接触结构
CN1577825A (zh) 用于半导体封装的引线框架
CN1260790C (zh) 布线基板及其制造方法
CN1257549C (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051130

Termination date: 20160228

CF01 Termination of patent right due to non-payment of annual fee