JP2007036236A - 自己集合化電気的接点構造体の形成方法、自己集合化電気的接点構造体および電気的接点構造体 - Google Patents

自己集合化電気的接点構造体の形成方法、自己集合化電気的接点構造体および電気的接点構造体 Download PDF

Info

Publication number
JP2007036236A
JP2007036236A JP2006199453A JP2006199453A JP2007036236A JP 2007036236 A JP2007036236 A JP 2007036236A JP 2006199453 A JP2006199453 A JP 2006199453A JP 2006199453 A JP2006199453 A JP 2006199453A JP 2007036236 A JP2007036236 A JP 2007036236A
Authority
JP
Japan
Prior art keywords
contact
particles
self
contact pad
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006199453A
Other languages
English (en)
Other versions
JP4948067B2 (ja
Inventor
David K Fork
ケイ フォーク ディビッド
Thomas Hantschel
トーマス　ハンチェル
Michael L Chabinyc
エル シャビンイエ ミッチェル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Palo Alto Research Center Inc
Original Assignee
Palo Alto Research Center Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Palo Alto Research Center Inc filed Critical Palo Alto Research Center Inc
Publication of JP2007036236A publication Critical patent/JP2007036236A/ja
Application granted granted Critical
Publication of JP4948067B2 publication Critical patent/JP4948067B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1143—Manufacturing methods by blanket deposition of the material of the bump connector in solid form
    • H01L2224/11442—Manufacturing methods by blanket deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/122—Organic non-polymeric compounds, e.g. oil, wax, thiol
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Wire Bonding (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】良好な相互接続が可能な自己集合化接続構造体の形成方法等を提供する。
【解決手段】自己集合化接続構造体を形成する方法であって、接点パッド表面と、溶液中の粒子とを接触させる。粒子は、接点パッド表面に付着するものが選択される。反対側の接点パッドと基板表面の接点パッドとの間に粒子を介した電気的接続が形成されるように、反対側の接点パッドを粒子に押しつけることによって、コンタクト（接触）の形成が完了する。上述の自己集合化接続構造体は、ディスプレイ装置の製造において特に有用である。
【選択図】図４

Description

本発明は、自己集合化した電気的接点構造体（self-assembled interconnect structure）の形成方法、自己集合化電気的接点構造体（self-assembled electrical contact structure）および電気的接点構造体（electrical contact structure）に係る。
フラットパネルディスプレイの組み立ては、ガラス基板上に配設された回路に電子的ドライバチップを連結することを伴う複雑な工程を含む。フラットパネルディスプレイでは多くの場合、チップオングラス（ＣＯＧ）接合を用いて、行および列のドライバ回路をガラス上の表示用電子部材に接続している。ＣＯＧ接合では、分散された導電性粒子を接着剤で保持したもの含む異方性導電フィルム（ＡＣＦ）テープを用いることが多い。下記非特許文献１には、ＡＣＦテープの使用について記載されており、特に、ドライバチップがウェハの形態であるうちにドライバチップの接点パッド（またはコンタクトパッド）上に金のバンプを形成し、その後に、ウェハからチップを切り出すことが開示されている。
ニシダ、外、「液晶ディスプレイへのドライバＩＣの取付けにおける異方性導電材料を用いた極小ピッチ接続（"Micropitch connection using anisotropic conductive materials for driver IC attachment to a liquid crystal display"）、IBM Journal of Research and Development、1998年、Vol.42、Numbers 3/4
ウェハ上へのバンプの形成は通常、金属薄膜のスパッタリング、フォトリソグラフィによるマスキング、電気めっき、および化学エッチングなどの数々の処理ステップを伴う高コストの加工である。携帯装置などで採用される小さな画素から成るディスプレイで必要とされる細かいピッチ（間隔）でバンプを形成するために、これらのステップが用いられる。より粗いピッチのバンプを形成する際には、無電解めっきを用いることにより、フォトリソグラフィによるマスキングは実施しなくてすむので、バンプの形成法はより簡単かつ低コストになる。しかし、無電解めっきでは、ピッチに限界があり、かなりの量の金属をめっきすることになる。
組み立て時には、ＡＣＦテープを、表示部の端にある接合パッドまたは接点に付着させ、そのＡＣＦテープの反対側に、ドライバチップを押しつけて接合する。接合時に熱および圧力を印加することによって、テープの接着剤が溶融し流動する。理想的には、表示部接点とドライバチップ接点との間に粒子が挟まれて、電気的接点が形成される。しかし、接着剤の流動によって、ＡＣＦフィルム内のいくらかの粒子が流出してしまうことがある。流出した粒子は、隣接するパッド同士の間に蓄積して電気的ショートを引き起こすことがある。
また、ＡＣＦテープ内の異方性粒子のコンプライアンス（撓み性、弾力性）の限界に起因する。非圧縮性の大きな異方性粒子は、ドライバチップと接点パッドとの間に大きな間隙（ギャップ）を作ってしまうことがある。表示部接点パッドとドライバチップ接点との間の大きな間隙によって、隣接する表示部接点パッドとそれに対応のドライバチップ接点との間の隣接接点が開路になる可能性がある。
別のタイプの電子的接続として、はんだバンプ接合が挙げられる。はんだバンプ接合によるウェハレベルのパッケージングでは、はんだバンプまたはボールを、電気めっき、スクリーン印刷、または真空ボール配置によって、ウェハの電気的接点パッド上に配置する。はんだバンプを用いればＡＣＦテープでの課題は回避できるが、はんだバンプの形成には、マスク、スクリーン、または真空レセプタクル（vacuum receptacles）の作製にかかる経常外のエンジニアリング費用が伴う。
したがって、チップ、特にバンプ状接点を含むチップを相互接続するための良好な方法が必要とされている。
本発明に係る自己集合化電気的接点構造体の形成方法は、基板上に接点パッドを形成する工程と、自由に移動する状態の複数の粒子に前記基板をさらす工程と、を備え、前記複数の粒子のうち少なくとも１つの粒子が前記接点パッドの表面に付着することを条件に、前記接点パッドの表面および前記粒子が選択されている。また、反対側の接点部と前記接点パッドとの間に電気的接続が形成されるように、前記接点パッドに付着した前記少なくとも１つの粒子に、前記反対側の接点部を押しつける工程をさらに備えることが好ましい。
また、本発明に係る自己集合化電気的接点構造体の形成方法は、基板上に接点パッドを形成する工程と、自由に移動する状態の複数の粒子を含有する溶液に前記基板をさらす工程と、を備え、前記接点パッドの表面および前記粒子の表面は、前記複数の粒子のうち少なくとも１つが前記接点パッドに付着することを条件に選択され、前記形成方法は、前記接点パッドに付着しない粒子を除去する工程と、反対側の接点部と前記接点パッドとの間に電気的接続が形成されるように、前記接点パッドに付着した前記少なくとも１つの粒子に、前記反対側の接点部を押しつける工程と、をさらに備える。
また、本発明に係る自己集合化電気的接点構造体は、基板上の接点パッドと、自由に移動する状態の粒子を非固形の媒体から前記接点パッドへ付着させることによって前記接点パッド上に自己集合した粒子と、を備える。
また、本発明に係る電気的接点構造体は、基板上の接点パッドと、前記接点パッドに付着した略球形の粒子と、前記接点パッドおよび前記略球形粒子を覆う形状整合性金属コーティング部と、を備える。
上述の自己集合化接続構造体の用途の一つは、表示装置におけるものである。上述の方法は特に、表示装置のアドレスライン、特にガラスなどの透明基板上に設けられたアドレスラインに、ドライバチップを接続するために使用可能である。
上述の自己集合化接続構造体のさらなる用途は、はんだバンプ接合の代替である。上述の方法は特に、はんだを含有するバンプ、または、はんだでコーティングされたバンプを、集積回路の接点パッドに接着するために使用可能である。
上記構成により、良好な相互接続が可能な自己集合化した電気的接点構造体の形成方法、自己集合化電気的接点構造体および電気的接点構造体を提供することができる。
電子部品を相互接続する新たな方法を説明する。この方法では、自己集合化接続粒子を使用することで、電子部品を互いに連結（接続）して電子アセンブリを形成する。
図１〜図４は、基本的な接続部形成工程を示す。図１では、電気接点（または電気コンタクト）または接点パッド（またはコンタクトパッド）１０４が、配線１０８に接続されている。なお、「配線」および「電線」は、電流が流れるよう設計されたあらゆる導電体を指すものとして広く定義され、プリント回路および集積回路の配線、電線、および可撓性配線（flexible interconnects）を含み且つそれらに限定されない。また、「接点パッド（またはコンタクトパッド）」は、他の導電体が接続され、それにより電気が接点パッドと当該他の導電体との間を流れるようにすることができるあらゆる箇所（ポイント）も指すものとして広く定義される。接点パッド自体は、どのような導電体で構成されてもよいが、典型的には、金、銅、アルミニウム、またはＩＴＯ(Indium Tin Oxide)などの金属から成る。電線または配線１０８は、接点パッド１０４を他の電子部品（図示せず）に連結している。配線は、基板に隣接して配置されてもよいし、または絶縁基板１１２内に埋設されてもよい。一例では、配線または電線は、接点パッドを、ディスプレイドライバ集積回路チップに連結している。そして、別の配線または電線は、別の接点パッドを、表示システムのアドレスラインに連結している。アドレスラインは、表示システムのトランジスタまたはピクセル素子に接続している。それらの２つの接点パッドを接続させて接続部を形成すると、ディスプレイドライバ集積回路からの信号を、表示システムのピクセル素子に伝送できる。
接点パッド１０４に粒子を付着させるには、いくつかの方法を用いることができる。それらの方法の例には、静電力、磁力、表面張力、または化学的力を使用するものが含まれる。図２では、付着層２０４が、接点パッド１０４に選択的に付着（接着）されている。一実施形態では、接点パッド１０４は、チオール化合物の付着層を有する金の接点パッドである。有機チオール化合物の一般式ＲＳＨでは、Ｒは、チオール置換基を含む有機部分である。チオール基は、金の接点パッドと反応して、共有結合で接着する付着層２０４を形成することができる。場合によっては、有機チオールは、表面と反応して、一般的に自己集合単分子層と呼ばれる１分子の厚さの層を形成する。
金は、粒子を付着させることにおいて特に適切な接点パッド用金属であるが、銅およびアルミニウムなどの他の接点用金属も、上述の工程に簡単に適用できる。アルミニウムおよび銅ベースのパッドの冶金工程のステップの例として、以下を含むことが可能である。（１）溶剤および酸を用いて、パッドから有機物、シリコン酸化物、および／または窒化物を取り除くステップ、（２）アルカリまたは酸ベースのエッチングによって、酸化アルミニウムまたは酸化銅を除去するステップ、（３）アルミニウムまたは銅を、亜鉛酸塩またはパラジウムで活性化するステップ、（４）アンモニアベースのめっき溶液を用いて、薄いＮｉ（ニッケル）層を無電解めっきするステップ、および（５）シアン化物または硫酸塩ベースの溶液を用いて、薄い金の層をめっきするステップである。
一実施形態では、オプションの層（図示せず）を、基板１１２の表面上に選択的に設ける（そして、接点パッド１０４には設けない）ことが可能である。このオプション層は、接点パッド以外の領域への粒子の付着を阻止する。
付着層２０４を形成した後、接点パッド１０４を洗浄して、接着していない残存物を除去してもよい。続いて、自由に移動する状態であって接点パッドに選択的に付着する粒子に、接点パッド１０４をさらす。なお、「自由に移動する」とは、固体中に拘束されていないあらゆる粒子も指すものとして広く定義される。したがって、「自由に移動する粒子」はたとえば、エアゾール、粒子の雲状物、または粒子を含む流体の状態で導入することができる。粒子を含む流体は、コロイド懸濁液であってもよいし、あるいは、撹拌などの他の手法を用いて液体中に粒子を懸濁した状態に維持してもよい。「粒子」は、数十ナノメートルから数百マイクロメートルの範囲のサイズの固体物質であるとして広く定義される。「粒子」は、１個より多い原子および１個より多い分子から成り、したがって、１個の原子および／または分子そのものだけでは、粒子とは見なされない。粒子は典型的には、百を優に超える数の原子で構成される。ここで言う「粒子」は、少なくとも１方向の寸法が１ナノメートルを超えている。「寸法」は一般的に、任意の向きに配置した任意の物体の高さ、長さ、または幅であると理解される。換言すれば、ここでの「寸法」の定義は、粒子表面上の選択された２つの点の間の直線距離である。
粒子の接着度を向上させるために、粒子３０４がいったん付着した後に、粒子３０４上に追加の金属をめっきすることにより、それらの粒子を電気接点１０４にさらにしっかり固定させることが可能であり、「バンプを形成する」(“bump”)ことができる。そのめっきによって、粒子と接点パッドとの間に無電解めっきまたは電気めっきの金属接続部、すなわち「バンプ」が形成される。無電解めっきを用いると、さらなるマスキングをせずに金属を選択的に接点構造体に付着させることができ、また、基板に電極が接着することを回避できる。一実施形態では、このめっきステップの前に、紫外線（ＵＶ）オゾンにさらしたり、酸素プラズマによって灰化（アッシング）したりする各種方法によって、付着層２０４を少なくとも部分的に除去することがある。粒子３０４の真下に位置する付着層部分をそのまま残すことができる、付着層２０４を部分的に除去する指向的な方法は、めっき浴内への基板の移動時に、粒子３０４を付着した状態に維持することに役立ちうる。
図４は、付着した粒子３０４に別の接点４０４を接触させた状態の、完成した接続構造体を示す。後に硬化される液体接着剤または他の非導電性膜４０８で、上層４１２が下方の基板（下地基板）に接着される。ここで説明する技術をディスプレイの製造に使用する場合、上層４１２がディスプレイの一部であって、下方の接点パッド１０４が、ディスプレイを制御するドライバチップに接続していることが例示される。
多様な付着方法を用いて、接点パッドに対して粒子を移動および付着させることができる。粒子および接点パッドのそれぞれを、一対の反応性分子（５０４および５１１）（図５）のうちの片方から成る層でコーティングしてもよい。一実施形態では、粒子上の層はアセチレン官能基を含み、接点パッド上の層はアジド基を含む。これらの基は、銅ベースの触媒の存在下で結合して、双極付加反応を通じてトリアゾールを生成する。他の実施形態では、反応性ペアは、カルボン酸無水物とアミンとから成る。
図６は、リンカー分子の付着後に、洗浄ステップで余剰粒子を除去することを示す。典型的な洗浄ステップの例としては、光（超）音波処理（light sonification）、オゾン洗浄、および他の既知の洗浄方法が挙げられる。
図７は、ミクロスフィア７１２のコーティング７０８に付着した低融点（２００℃未満）の銀ナノ粒子７０４を使用することを示す。一実施形態では、コーティング７０８は、高分子ミクロスフィア７１２に施された金のコーティングである。接点パッド表面は、銀ナノ粒子７１６が金属性接点７２０には付着するが、隣接する窒化物／高分子のパッシべーション層７２４には付着しない状態に処理されていてもよい。図８は、金属性接点７２０上のナノ粒子７１６にゆるく付着するナノ粒子を示す。加熱時には、ナノ粒子８０４は溶融して融着し、それによって、ミクロスフィアと金属性接点７２０との間に強い結合が形成される。パッシべーション層７２４上ではミクロスフィアは、洗浄時に簡単に崩れる弱い接着を形成する。
図６〜図８は、配置および結合形成のための化学的手法を示すが、接続部の自己集合は、化学結合による手法に限定されない。図９および図１０は、磁性の微小粒子９０４を用いて、より小さい磁性粒子の動きを制御することを示す。図９には、接点パッドに付着したより大きい磁性微小粒子９０４を示す。磁性微小粒子はたとえば、磁気特性を持たせるためにＮｉ層でコーティングされ、さらにＡｕ層でコーティングされた、高分子の球体であることが可能である。また図９では、より大きい粒子の近くに、より小さい磁性粒子９０８も図示されている。
図１０は、磁化されたより大きい粒子を用いて、より小さい粒子をその大きい粒子に誘引することを示す。磁界を印加することで、粒子内に磁気双極子が誘導され、その結果、互いに対する誘引力が得られる。粒子は、いったん接触すると、それらの表面特性によって互いにくっつき、外から印加される磁界がなくなっても互いにくっついたままになる。
自己集合化接続部の用途の一つとして、フラットパネルディスプレイの製造が挙げられる。図１〜図４では、支持基板に対してほぼ平面的な接点パッドから接続部を形成する方法を説明している。そこで説明される接続部では、粒子を付着させることによって、周囲の基板より高い位置に接点が形成される。ただし、場合によっては、粒子サイズが小さすぎて接触される２つの表面間に十分な間隔を設けられないこともあり、バンプと呼ばれる隆起型の接点が望ましいことがある。図１１〜図１９には、従来の製造方法と共に自己集合化技術を用いて、隆起型の接点バンプ（またはコンタクトバンプ）を形成することを表す。隆起型接点バンプは、各接点を支持する基板同士の間隔を増大させるので、隆起型接点は、ディスプレイの形成に特に適している。
図１１では、接点パッドベース１１０８が、基板材料１１１２に支持された金属導電体１１０４に連結している。ディスプレイ製造時には、ディスプレイドライバ回路は通常、シリコンウェハチップ上に形成される。したがって、シリコンは一般的な基板材料であるが、他の材料を使用することも可能である。誘電性パッシべーション層１１１６によって、電子回路は保護されている。
図１〜図４等の実施形態によっては、接点パッドベース１１０８が、粒子が付着する接点パッドとして機能する。しかし、他の実施形態では、追加の接点パッド材料を設けて隆起型接点バンプを形成する。図１１では、めっきカソードシード層１１２０が、接点パッドベース１１０８を覆って形成されている。シード層１１２０は通常Ａｕから成るが、接点パッドを形成できる材料であればよい。
図１２および図１３は、接点バンプ１３０４の形成を表す。図１２では、フォトレジスト層１２０４が、接点パッドベース１１０８の周囲にパターン形成されている。図１３では、フォトレジストの間隙部に配置された導電性材料が、接点バンプ１３０４を形成している。
図１４〜図１６は、接点パッドへの粒子の付着を表す。この付着は、様々な自己集合化の手法を用いて実施することができる。その手法は、図５〜図１０で説明した付着手法を含んでもよいし、それに限定されない。図１４では、粒子付着コーティング１４０４が、接点１３０４の上面１３０８に添加される。粒子を含有した液体または気体にさらされると、図１５に示すように、付着コーティング１４０４に粒子１５０４が付着する。
粒子１５０４は、上面１３０８上に自己集合した時点で導電性であることが可能である。導電性粒子は、ＡＣＦテープに使用される粒子を作るのに用いられる様々な手法で製造されることができる。導電性粒子はたとえば、1311 Mamaroneck Avenue，Suite 145，White Plains， NY 10605に所在のJCI USA Inc.（日本化学工業株式会社の子会社）から市販されている。これらの粒子は、コアと、被覆材とから成ることができる。コアの材料は、たとえばポリスチレン、ポリメチルメタクリレート、ベンゾグアナミンなどの有機材料でもよいし、あるいは、たとえばニッケル、銅、シリカ、またはグラファイトなどの無機材料でもよい。被覆材は、Ａｕフィルムや、Ｎｉ上にＡｕを設けた２層（bilayer）などの金属でもよい。典型的な粒子サイズは、１〜５０マイクロメートルの範囲内である。
他の実施形態では、粒子１５０４は、上面１３０８上に自己集合した時点で非導電性であることも可能である。たとえば、二次元および三次元コロイド結晶は、有機粒子（ポリスチレン、ラテックス）、無機粒子（シリコン酸化物）、および生体分子（タンパク質、ＤＮＡ）から集合させることが可能である。典型的な粒子サイズは、５ｎｍ〜５ｍｍの範囲内である。たとえば、Lee et. al. Adv. Mater. 2002，14，No.8 pp.572-7には、パターンを有するポリマ多分子層に自己組織化する、カルボキシル化ラテックスの球体のクラスタを形成することが記載されている。Lee et. al. Chem. Mater. 2003，15，pp.4583-9に説明されているとおり、非導電性粒子（たとえばＳｉＯ２またはポリスチレン）を自己集合させた後、それらの粒子に選択的な無電解金属めっきを施すことが可能である。
粒子１５０４を付着コーティング１４０４に付着させるには、様々な方法を使用することができる。１つの方法では、ラテックスまたはテフロン（登録商標）などの疎水性粒子を、親水性（水性）溶液中に懸濁させる。付着コーティング１４０４は疎水性領域を形成しており、その領域が、水溶液中から疎水性粒子を誘引する。
他の方法では、通常は一般式ＲＳＨを有し金に高い親和力を示すチオール化合物を含んだ浴に、図１３の構造体をさらす。接点パッド（この場合では接点バンプ１３０４）が金でできている場合、チオール化合物が金の接点パッドに付着する。ウェハを洗浄することで、フォトレジスト層１２０４を含むそれ以外のウェハ領域からチオール化合物を除去する。続いて、金の表面を有する粒子のコロイド懸濁液を含む溶液に、そのウェハをさらす。すると、金の表面を有する粒子が、チオールの付着層には付着するが、それ以外のウェハ領域には付着しない。
導電性の固定用または付着用分子を用いると、それぞれのバンプまたはパッドに対する粒子の付着度を増強するめっきステップが容易になる。一実施形態では、ポリ（チオフェン）の骨格（バックボーン）とチオールまたはアミンなどの化学的結合官能性を有する側鎖とから成る導電性ポリマを用いて、接点パッド１３０４上の結合層（または付着層）１４０４を形成することができる。他の実施形態では、結合層１４０４は、電気めっきされた導電性ポリマで構成されうる。適切な導電性ポリマとしては、ＰＥＤＯＴとして知られているエチレンジオキシチオフェンをベースとしたものが挙げられる。ＰＥＤＯＴ誘導体のフィルムを形成する電気化学的方法が知られており、それを用いてもよい。
図１６では、付着コーティング１４０４が、少なくとも部分的に除去されている。実施形態によっては、接点バンプ１３０４に粒子１５０４を最初に付着させた後、粒子１５０４を追加的に金属めっきすることで、粒子を接点バンプにさらにしっかりと固定することができる。めっきによって、無電解めっきまたは電気めっきされた金属接続（部）が、粒子１５０４とバンプ１３０４との間に形成される。そのめっきは、粒子１５０４をバンプ１３０４の上部にしっかりと固定するが、バンプの側部には固定しない。
図示する実施形態では、上記めっきによって、バンプおよびバンプ上の粒子の上に、形状整合(conformal)層１５０８が形成される。ここで言う「形状整合層」は、成長が無指向性であるコーティングまたは層であると広く定義される。形状整合層が成長（または付着）する全ての表面において一般的にはほぼ同一の速度で層が成長するので、形状整合層は通常、比較的均一な厚さを有する。したがって、バンプおよび粒子の外形が、一般的には維持される。
この形状整合層１５０８は、めっき浴にさらされた接点バンプ表面および粒子表面を覆う実質的に連続的なコーティングを形成する。その結果、粒子１５０４はバンプ１３０４に機械的にも電気的にも結合する。電気めっき浴を使用した場合、めっきは、電流が流れる箇所のみ、すなわち基板に取り付けられためっき電極への導電路がある箇所のみに施される。無電解めっき浴を使用した場合、めっきは、めっき液が反応する表面上のみに施される。典型的には、この反応は、接点領域内の材料（接点自体および接点に付着した粒子）に対してのみに限定される。
図１７ではフォトレジスト層１２０４が除去され、図１８ではシード層１１２０が除去される。その結果、基板表面よりかなり高い位置まで隆起した、隆起型接点パッドまたは接点バンプ１３０４が残される。図１９では、別の接点パッド１９０４を、粒子１５０４を介して接点バンプ１３０４に連結し、それによって電気が接点パッド１９０４と接点バンプ１３０４との間に流れるようにする。非導電性接着剤１９１８で、第１基板１１１２と第２基板１９０８との間の残存スペースを充填する。一般的なディスプレイ構造では、接点パッド１９０４は、ガラス基板１９０８上に設けられており、ディスプレイのアドレスラインまたはデータラインに連結している。アドレスラインは、液晶ディスプレイ内の薄膜トランジスタ（ＴＦＴ）などの電子部品または回路素子、あるいは、ディスプレイシステム内で光透過率、光出力、または光反射率を変化させる他のピクセル素子に接続している。ピクセル素子の切換え（スイッチング）を制御するためのビデオ処理カード上の回路などのドライバ回路が、接点バンプ１３０４に接続している。
図１８〜図１９の例は、基板表面より高く隆起した隆起型接点バンプ１３０４を示す。隆起型接点パッドは、図４のより一般的な例に示すように、常に必要なわけではない。隆起型接点パッドを用いると、追加の許容差が得られる反面、製造がより難しい。図２０〜図２２に示すようなより大きな粒子を用いれば、隆起型接点パッドの必要性を最小限に抑えることができる。図２０〜図２２は、はんだの大きな球（ボール）を「導電性粒子」として使用することを表す。
図２０〜図２２の構造を用いて、はんだバンプまたははんだボールを基板およびチップ上に配置することができる。前述のように金の表面を有する粒子の自己集合を促進するための表面処理は多数存在するので、金の表面を有するはんだボールを自己集合に使用することは可能である。さらに、図２０に示すように、接点２００８に施された表面処理２００４によって、はんだボール２１０３を所定位置に保持することができる。図２１は、表面処理２００４が、はんだボール２１０３を接点２００８に付着させることを表す。はんだボール２１０３が付着した後、加熱によってはんだをリフローすることで、図２２に示すように、はんだと接点パッドとの間の接合が強化される。
はんだを付着させるための上述の方法を標準的な表面実装技術（ＳＭＴ）のプロセスと共に使用して、プリント回路基板に部品を取り付けることが可能である。従来のはんだ方法と比べると、上述のプロセスによれば経常外のエンジニアリング費用、特にスクリーン版（ステンシル）またはめっきマスクの作製に関連したエンジニアリング費用を抑えることができる。
以上で説明した粒子の例では、形状が球状であった。最も単純な形態では、自己集合化接続部の製造の際に使用する粒子は、異方性導電フィルム（ＡＣＦ）テープの製造に使用されるものと同じ粒子であることが可能である。ただし、そのような粒子を使う必要はなく、また粒子が球状である必要もない。特別に形成された楕円形、異方形、角錐形、および、尖った先端部を有する他の形状を用いてもよい。第２の接点パッドによって第１接点パッドと第２接点パッドとの間に粒子を挟んだ時に、電気的接触を向上させるように設計された、つぶれることが可能な構造またはコンプライアントな（compliant。コンプライアンス（撓み性、弾力性）を有する）構造を、尖った先端部によって実現することが可能である。典型的な小さな粒子に比べてよりコンプライアントな、エラストマで充填されたより大きな粒子が特に望ましい場合もある。特に、２０マイクロメートルのパッドピッチのチップオングラス構造を必要とする場合、サイズが約１０マイクロメートルであって隆起高さが約１０マイクロメートルのパッドを用いることが特に有用である。
図２３〜図２８は、特化した粒子を形成する方法の一例を示す。図２３では、剥離層２３０４およびシード層２３０２が、基板２３０８に形成されている。基板２３０８は、所望の粒子形状を有するピット（凹部）２３１２を含む。たとえば、水酸化カリウムなどのエッチング剤（エッチャント）を用いた異方性シリコンエッチングによって、シリコン基板上に角錐状のピットを形成すること可能である。図２４では、パターン形成されたフォトレジスト２４０４によって、粒子がどこに配置されるかが規定される。図２５は、基板２３０８のピット２３１２内にめっき形成された粒子２５０４を示す。
図２６は、粒子がめっきされた後のフォトレジスト２４０４の除去を示す。図２７では、化学機械的研磨などの技術を用いて、露出された粒子２５０４の表面を平坦化している。余剰のシード金属層は、エッチング除去する（このステップは図示せず）。一実施形態では、エッチングによって、粒子２５０４の下面２７０４に他の粒子表面とは異なる材料が露出する。異なる表面に異なる材料が露出されることによって、粒子の下面を接点パッドの接合表面へ選択的に付着させることが可能になる。それにより、自己集合時の粒子の向きを制御できる。たとえば、角錐の底面を異なる材料で構成することによって、角錐底面のみが接点パッドに付着するように、角錐構造体を設計することが可能である。これにより角錐は、つぶれることが可能な角錐頂点を通常は上に向けて自己集合する。図２８では、剥離エッチングによって、粒子２５０４を基板から離す。その後、粒子を回収し、前述の自己集合化工程に使用することができる。
接続部の製造時には、異なるサイズの粒子を用いることができる。本発明の一実施形態では、少なくとも２つの別個のサイズの粒子を導入することが望ましい。第１のサイズの大きい粒子によって、基板表面から上方に隆起したバンプを形成する。さらに、より小さい粒子を導入することによって、表面を粗くして、電気的接触を形成または向上させる凹凸を設ける。この第２のサイズの粒子が、チップオングラス接合に使用される異方性導電フィルム（ＡＣＦ）に埋設された粒子と同様に機能する。図２９〜図３４は、バンプ構造と接点圧集中凹凸との両方を自己集合させる方式（システム）を示す。
図２９〜図３４は、接点パッド上に隆起バンプ構造体を自己集合させることによる、隆起バンプ構造体の形成を表す。図２９は接点パッド２９０４の形成を示し、図３０は接点パッド２９０４上に付着層３００４を設けることを示す。図３１では、付着層３００４に対して化学親和力を有する表面を持つ大きな粒子３１０４が、付着層３００４に付着する。その化学親和力に関するメカニズムは、いくつか前述したとおりであり、ポリ（チオフェン）とチオールおよびアミンとによる相互作用を含むが、それに限定されない。
図３２では、たとえば上述の構造を無電解めっき浴内に浸漬するなどして、大粒子３１０４を任意で所定位置をめっきすることで、金属の形状整合層３２０４が、粒子およびパッドを覆って形成される。続いて、そのめっき表面上に、別の粒子付着層（図示せず）を設ける。図３３は、別のより小さい粒子３３０４の一群が、上記別の粒子付着層に「自己集合」または付着する様子を表す。これらの小粒子の直径は、典型的には１〜１０μｍである。図３４は、無電解めっきなどの方法で追加の形状整合めっき金属層３４０４を形成することにより小粒子を任意でめっきすることを示す。図示の構造が、完全に自己集合した、接点圧凹凸を伴う「接点バンプ」である。
図２９〜図３４では接点圧凹凸を付加する前にバンプ構造体を集合させることを示したが、他の実施形態として、大粒子３１０４を接点パッドに付着させる前に、まず大粒子３１０４を小粒子で覆って付着させることもできると理解すべきである。すなわち、大きな「バンプ」粒子を小さな「接点凹凸」粒子で覆って「粗いバンプ構造体」を形成した後に、その粗いバンプ構造体全体を、接点パッド上に自己集合させる。
以上の説明において、粒子材料、粒子形状、表面処理、付着層の組成、接点パッド材料、様々な寸法、および他の種々の詳細事項を含む数々の詳細を提供したが、それらの詳細は、例示的であって本発明の理解を助けるために提供されたものと理解すべきである。それらの詳細は、本発明を限定することを意図せず、限定に使用すべきでない。本発明は、最初に示された状態および補正された状態の請求項によってのみ限定されるべきであり、本明細書で開示される実施形態および教示事項の変形、代替物、修正、改良、同等物、および実質的同等物を網羅し、それらには、現時点では予見および認識されていないものも含まれ、たとえば、出願人／特許権者および他者によって想到されるものが含まれる。たとえば、マスキング材料としてフォトレジストを使用したが、蝋など他のタイプのレジストを用いてもよいし、また、印刷などの、フォトリソグラフィ以外のパターニング方法で代用することも可能である。
基本的な接続部形成工程を示す図である。 基本的な接続部形成工程を示す図である。 基本的な接続部形成工程を示す図である。 基本的な接続部形成工程を示す図である。 粒子を接点パッドに付着させるのに使用可能な、２つの反応性分子間の化学反応工程を、一般化して示す図である。 余剰粒子の除去方法を示す図である。 低融点銀のナノ粒子を使用して、ミクロスフィアをコーティングに容易に付着させることを示す図である。 低融点銀のナノ粒子を使用して、ミクロスフィアをコーティングに容易に接着させることを示す図である。 磁界を用いて磁性粒子を移動させ、かつ／または、接点パッドに付着させることを示す図である。 磁界を用いて磁性粒子を移動させ、かつ／または、接点パッドに付着させることを示す図である。 ディスプレイの製造において典型的に使用できる方法において、隆起状接点パッドを形成し、その隆起状接点パッド上に自己集合化接続部を形成する手順を示す図である。 ディスプレイの製造において典型的に使用できる方法において、隆起状接点パッドを形成し、その隆起状接点パッド上に自己集合化接続部を形成する手順を示す図である。 ディスプレイの製造において典型的に使用できる方法において、隆起状接点パッドを形成し、その隆起状接点パッド上に自己集合化接続部を形成する手順を示す図である。 ディスプレイの製造において典型的に使用できる方法において、隆起状接点パッドを形成し、その隆起状接点パッド上に自己集合化接続部を形成する手順を示す図である。 ディスプレイの製造において典型的に使用できる方法において、隆起状接点パッドを形成し、その隆起状接点パッド上に自己集合化接続部を形成する手順を示す図である。 ディスプレイの製造において典型的に使用できる方法において、隆起状接点パッドを形成し、その隆起状接点パッド上に自己集合化接続部を形成する手順を示す図である。 ディスプレイの製造において典型的に使用できる方法において、隆起状接点パッドを形成し、その隆起状接点パッド上に自己集合化接続部を形成する手順を示す図である。 ディスプレイの製造において典型的に使用できる方法において、隆起状接点パッドを形成し、その隆起状接点パッド上に自己集合化接続部を形成する手順を示す図である。 ディスプレイの製造において典型的に使用できる方法において、隆起状接点パッドを形成し、その隆起状接点パッド上に自己集合化接続部を形成する手順を示す図である。 自己集合技術を用いて、大きなはんだバンプを接点パッドに設置して接合することを示す図である。 自己集合技術を用いて、大きなはんだバンプを接点パッドに設置して接合することを示す図である。 自己集合技術を用いて、大きなはんだバンプを接点パッドに設置して接合することを示す図である。 自己集合工程において使用できる特化した粒子の製造方法の一つを示す図である。 自己集合工程において使用できる特化した粒子の製造方法の一つを示す図である。 自己集合工程において使用できる特化した粒子の製造方法の一つを示す図である。 自己集合工程において使用できる特化した粒子の製造方法の一つを示す図である。 自己集合工程において使用できる特化した粒子の製造方法の一つを示す図である。 自己集合工程において使用できる特化した粒子の製造方法の一つを示す図である。 接点バンプ構造体および接点圧集中凹凸を自己集合させる方式を示す図である。 接点バンプ構造体および接点圧集中凹凸を自己集合させる方式を示す図である。 接点バンプ構造体および接点圧集中凹凸を自己集合させる方式を示す図である。 接点バンプ構造体および接点圧集中凹凸を自己集合させる方式を示す図である。 接点バンプ構造体および接点圧集中凹凸を自己集合させる方式を示す図である。 接点バンプ構造体および接点圧集中凹凸を自己集合させる方式を示す図である。
符号の説明
１０４ 接点パッド、１１２ 基板、２０４ 付着層、３０４ 粒子、４０４ 反対側の接点部。

Claims (5)

  1. 自己集合化電気的接点構造体の形成方法であって、
    基板上に接点パッドを形成する工程と、
    自由に移動する状態の複数の粒子に前記基板をさらす工程と、
    を備え、
    前記複数の粒子のうち少なくとも１つの粒子が前記接点パッドの表面に付着することを条件に、前記接点パッドの表面および前記粒子が選択されている、自己集合化電気的接点構造体の形成方法。
  2. 請求項１に記載の自己集合化電気的接点構造体の形成方法であって、
    反対側の接点部と前記接点パッドとの間に電気的接続が形成されるように、前記接点パッドに付着した前記少なくとも１つの粒子に、前記反対側の接点部を押しつける工程をさらに備える、自己集合化電気的接点構造体の形成方法。
  3. 自己集合化電気的接点構造体の形成方法であって、
    基板上に接点パッドを形成する工程と、
    自由に移動する状態の複数の粒子を含有する溶液に前記基板をさらす工程と、
    を備え、
    前記接点パッドの表面および前記粒子の表面は、前記複数の粒子のうち少なくとも１つが前記接点パッドに付着することを条件に選択され、
    前記形成方法は、
    前記接点パッドに付着しない粒子を除去する工程と、
    反対側の接点部と前記接点パッドとの間に電気的接続が形成されるように、前記接点パッドに付着した前記少なくとも１つの粒子に、前記反対側の接点部を押しつける工程と、
    をさらに備える、自己集合化電気的接点構造体の形成方法。
  4. 自己集合化電気的接点構造体であって、
    基板上の接点パッドと、
    自由に移動する状態の粒子を非固形の媒体から前記接点パッドへ付着させることによって前記接点パッド上に自己集合した粒子と、
    を備える、自己集合化電気的接点構造体。
  5. 電気的接点構造体であって、
    基板上の接点パッドと、
    前記接点パッドに付着した略球形の粒子と、
    前記接点パッドおよび前記略球形粒子を覆う形状整合性金属コーティング部と、
    を備える、電気的接点構造体。
JP2006199453A 2005-07-27 2006-07-21 自己集合化電気的接点構造体の形成方法、自己集合化電気的接点構造体および電気的接点構造体 Expired - Fee Related JP4948067B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/191,435 US7662708B2 (en) 2005-07-27 2005-07-27 Self-assembled interconnection particles
US11/191,435 2005-07-27

Publications (2)

Publication Number Publication Date
JP2007036236A true JP2007036236A (ja) 2007-02-08
JP4948067B2 JP4948067B2 (ja) 2012-06-06

Family

ID=37441343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006199453A Expired - Fee Related JP4948067B2 (ja) 2005-07-27 2006-07-21 自己集合化電気的接点構造体の形成方法、自己集合化電気的接点構造体および電気的接点構造体

Country Status (5)

Country Link
US (1) US7662708B2 (ja)
EP (1) EP1748478B1 (ja)
JP (1) JP4948067B2 (ja)
KR (1) KR101262685B1 (ja)
TW (1) TWI425582B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7550846B2 (en) * 2005-12-21 2009-06-23 Palo Alto Research Center Conductive bump with a plurality of contact elements
DE102006016276B3 (de) * 2006-03-31 2007-07-12 Siemens Ag Verfahren zum Aufbringen von Lotpartikeln auf Kontaktflächen sowie hierfür geeignete Lotpartikel und Bauteile mit Kontaktflächen
US7749327B2 (en) * 2007-11-01 2010-07-06 Micron Technology, Inc. Methods for treating surfaces
US8618647B2 (en) 2011-08-01 2013-12-31 Tessera, Inc. Packaged microelectronic elements having blind vias for heat dissipation
EP2701189B1 (en) * 2012-08-24 2016-01-20 Imec Substrate, fabrication method of such a substrate, method of self-assembly of such substrates and device obtained thereof
KR102006637B1 (ko) 2013-03-20 2019-10-01 한국전자통신연구원 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법
EP2836056A4 (en) * 2013-06-12 2015-12-16 Meiko Electronics Co Ltd METHOD FOR PRODUCING A HEAT-DISABLE PLATE
KR102032271B1 (ko) 2013-08-09 2019-10-16 한국전자통신연구원 전자기기의 접합구조
US9142475B2 (en) 2013-08-13 2015-09-22 Intel Corporation Magnetic contacts
GB2523983A (en) * 2013-12-17 2015-09-16 Conpart As Bonded assemblies with pre-deposited polymer balls on demarcated areas and methods of forming such bonded assemblies
KR200475949Y1 (ko) * 2014-08-28 2015-01-19 주식회사앤제이컴퍼니 실내오락용 블록형 패드
KR20160047423A (ko) 2014-09-26 2016-05-02 인텔 코포레이션 플렉시블 패키징 아키텍처
US9942986B1 (en) 2016-09-23 2018-04-10 Apple Inc. System with field-assisted conductive adhesive bonds
CN110098199B (zh) * 2019-05-05 2022-04-05 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
DE102020124955A1 (de) * 2020-09-24 2022-03-24 Sphera Technology Gmbh Elektronikeinheit mit einem integrierten Schaltkreis und Verfahren zu deren Herstellung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04364734A (ja) * 1991-06-12 1992-12-17 Seiko Epson Corp 突起電極の形成方法
JPH0562981A (ja) * 1991-06-18 1993-03-12 Oki Electric Ind Co Ltd 半導体素子の突起電極形成方法とその接続方法
JPH0669278A (ja) * 1992-08-18 1994-03-11 Toshiba Corp 半導体素子の接続方法
JP2000269259A (ja) * 1999-03-18 2000-09-29 Seiko Epson Corp 半導体素子の突起電極構造およびその形成方法
JP2005108870A (ja) * 2003-09-26 2005-04-21 Sekisui Chem Co Ltd Ｉｃチップ、ｉｃチップの製造方法、半導体パッケージ及び液晶表示装置
JP2005203468A (ja) * 2004-01-14 2005-07-28 Seiko Epson Corp 電子装置及びその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6045219A (ja) * 1983-08-23 1985-03-11 Toshiba Corp アクテイブマトリクス型表示装置
US5001542A (en) 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips
US5083697A (en) * 1990-02-14 1992-01-28 Difrancesco Louis Particle-enhanced joining of metal surfaces
US5225966A (en) * 1991-07-24 1993-07-06 At&T Bell Laboratories Conductive adhesive film techniques
US6652808B1 (en) 1991-11-07 2003-11-25 Nanotronics, Inc. Methods for the electronic assembly and fabrication of devices
US5616206A (en) * 1993-06-15 1997-04-01 Ricoh Company, Ltd. Method for arranging conductive particles on electrodes of substrate
US5508144A (en) * 1993-11-19 1996-04-16 At&T Corp. Process for fabricating a device
US5834335A (en) * 1995-09-28 1998-11-10 Texas Instruments Incorporated Non-metallurgical connection between an integrated circuit and a circuit board or another integrated circuit
US6326241B1 (en) * 1997-12-29 2001-12-04 Visteon Global Technologies, Inc. Solderless flip-chip assembly and method and material for same
US6569496B1 (en) * 1998-03-30 2003-05-27 International Business Machines Corporation CVD of metals capable of receiving nickel or alloys thereof using inert contact
JP3696429B2 (ja) * 1999-02-22 2005-09-21 日本化学工業株式会社 導電性無電解めっき粉体とその製造方法並びに該めっき粉体からなる導電性材料
WO2002009175A2 (en) * 2000-07-20 2002-01-31 President And Fellows Of Harvard College Self-assembled electrical networks
WO2002071496A1 (en) * 2001-03-05 2002-09-12 The Trustees Of Columbia University In The City Of New York Solid-state electric device
US6417025B1 (en) * 2001-04-02 2002-07-09 Alien Technology Corporation Integrated circuit packages assembled utilizing fluidic self-assembly
US6858481B2 (en) * 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
US6974604B2 (en) 2001-09-28 2005-12-13 Hrl Laboratories, Llc Method of self-latching for adhesion during self-assembly of electronic or optical components
AU2003235633A1 (en) 2002-01-18 2003-07-30 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Bonding device and method for production thereof
US7176146B2 (en) * 2002-02-01 2007-02-13 William Marsh Rice University Method of making a molecule-surface interface
US6693384B1 (en) * 2002-02-01 2004-02-17 Alien Technology Corporation Interconnect structure for electronic devices
JP4010846B2 (ja) * 2002-03-29 2007-11-21 富士通日立プラズマディスプレイ株式会社 フラットディスプレイパネル用前面フィルム及びこれを用いたフラットディスプレイ装置、並びに、プラズマディスプレイパネル用前面フィルム及びこれを用いたプラズマディスプレイ装置
CN100369227C (zh) * 2002-08-09 2008-02-13 Jsr株式会社 导电连接器和浆料成分、探针元件及晶片检测仪器和方法
KR100939615B1 (ko) * 2002-12-13 2010-02-01 엘지디스플레이 주식회사 색재현성과 휘도를 증가시킨 반투과형 액정표시장치 및이의 구동방법
US6923891B2 (en) * 2003-01-10 2005-08-02 Nanofilm Technologies International Pte Ltd. Copper interconnects
US20040156177A1 (en) * 2003-02-12 2004-08-12 Matsushita Electric Industrial Co., Ltd. Package of electronic components and method for producing the same
TW584934B (en) * 2003-03-05 2004-04-21 Au Optronics Corp Method of forming a contact and structure thereof
US6858527B2 (en) * 2003-04-14 2005-02-22 Intel Corporation Method to increase electromigration resistance of copper using self-assembled organic thiolate monolayers
JP2005054240A (ja) * 2003-08-05 2005-03-03 Fuji Photo Film Co Ltd 導電性フィルムおよびその作製方法
US6989325B2 (en) * 2003-09-03 2006-01-24 Industrial Technology Research Institute Self-assembled nanometer conductive bumps and method for fabricating
TWI239574B (en) * 2004-03-18 2005-09-11 Ind Tech Res Inst The method of conductive particles dispersing

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04364734A (ja) * 1991-06-12 1992-12-17 Seiko Epson Corp 突起電極の形成方法
JPH0562981A (ja) * 1991-06-18 1993-03-12 Oki Electric Ind Co Ltd 半導体素子の突起電極形成方法とその接続方法
JPH0669278A (ja) * 1992-08-18 1994-03-11 Toshiba Corp 半導体素子の接続方法
JP2000269259A (ja) * 1999-03-18 2000-09-29 Seiko Epson Corp 半導体素子の突起電極構造およびその形成方法
JP2005108870A (ja) * 2003-09-26 2005-04-21 Sekisui Chem Co Ltd Ｉｃチップ、ｉｃチップの製造方法、半導体パッケージ及び液晶表示装置
JP2005203468A (ja) * 2004-01-14 2005-07-28 Seiko Epson Corp 電子装置及びその製造方法

Also Published As

Publication number Publication date
JP4948067B2 (ja) 2012-06-06
EP1748478A3 (en) 2007-05-09
EP1748478B1 (en) 2019-05-01
KR20070014061A (ko) 2007-01-31
KR101262685B1 (ko) 2013-05-15
US20070023907A1 (en) 2007-02-01
TW200729365A (en) 2007-08-01
TWI425582B (zh) 2014-02-01
EP1748478A2 (en) 2007-01-31
US7662708B2 (en) 2010-02-16

Similar Documents

Publication Publication Date Title
JP4948067B2 (ja) 自己集合化電気的接点構造体の形成方法、自己集合化電気的接点構造体および電気的接点構造体
US7504331B2 (en) Method of fabricating self-assembled electrical interconnections
US7525194B2 (en) System including self-assembled interconnections
TWI564980B (zh) 以奈米結構連接和結合相鄰層
JP2006189430A (ja) マイクロマシンプローブを搭載した薄膜回路及びその製造法と応用
KR20050074921A (ko) 전자 장치 및 그 제조 방법
TW200816433A (en) Chip film package and display panel assembly having the same
JP2013508958A (ja) 基板上への電気部品、電子部品、またはマイクロメカニクス部品の自己組立て方法
TW201123326A (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
US7163885B2 (en) Method of migrating and fixing particles in a solution to bumps on a chip
US8048793B2 (en) Flip chip for electrical function test and manufacturing method thereof
WO2015091673A1 (en) Bonded assemblies with pre-deposited polymer balls on demarcated areas and methods of forming such bonded assemblies
JP2007073817A (ja) 半導体装置の製造方法
JP2004335663A (ja) 異方導電フィルムの製造方法
CN108886019B (zh) 用于被堆叠的晶粒的纳米级互连阵列
JP2006233255A (ja) 導電性微粒子の製造方法およびそれを使ったプリント基板配線用異方導電性膜
TW200930166A (en) Flexible film and display device comprising the same
US7999191B2 (en) Method for making cable with a conductive bump array, and method for connecting the cable to a task object
US20080160177A1 (en) Methods for electroless plating of metal traces on a substrate and devices and systems thereof
JP4293030B2 (ja) 電子デバイス実装構造体およびその製造方法
KR20100031915A (ko) 나노선과 나노튜브를 이용한 접착 방법
JP2005209454A (ja) 異方導電フィルムの製造方法
KR100582715B1 (ko) 도전 입자가 표면상에 선택적 자가조립된 전극 패턴 및 그제조방법
JP2005108870A (ja) Ｉｃチップ、ｉｃチップの製造方法、半導体パッケージ及び液晶表示装置
JP2006237412A (ja) 半導体装置の製造方法および電子機器の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120306

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4948067

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees