JP4293030B2 - 電子デバイス実装構造体およびその製造方法 - Google Patents

Description

本発明は、半導体集積回路素子等の表面実装部品や配線基板等の電子デバイスの接続端子間の電気的接続を行うための電子デバイス実装構造体およびその製造方法に関する。

近年、携帯電話等に代表されるモバイル機器のさらなる小型化、高性能化に伴い、半導体集積回路素子を代表とする表面実装部品の小型化、高集積化が進展するとともに、配線基板上にさらに高密度に実装する技術開発が行われている。

例えば、半導体集積回路素子では高密度実装に対応するために電極端子間の狭ピッチ化やフリップチップ実装方式が主体になりつつある。図１３は、半導体集積回路素子１をフリップチップ実装方式により配線基板５に実装した構成を示す断面図である。半導体集積回路素子１は、回路が形成された単結晶シリコンチップ２の表面に電極端子３が形成され、バンプ４が形成されて構成されている。配線基板５は、内層配線等が形成されている基材６の表面に配線パターン７が形成され、この配線パターン７上で、バンプ４と対向する位置に接続端子８が形成されている。半導体集積回路素子１は、バンプ４を介して配線基板５の接続端子８と、例えば半田９により接続されている。なお、バンプ４は、通常、金（Ａｕ）や半田等の材料を用いてめっき方式やワイヤボンド方式により形成される。

また、半導体集積回路素子を配線基板へ実装する方法として、半田を用いない実装法も種々提案され、実用化されている。

このような方法の例を図１４に示す。半導体集積回路素子１は上記と同様に形成したものを用いることができる。この半導体集積回路素子１の電極端子３の上には、バンプ４が形成されている。配線基板５も同様であり、基材６の表面に配線パターン７が形成され、この配線パターン７の所定位置に接続端子８が形成されている。実装方法は、以下のように行う。半導体集積回路素子１のバンプ４と配線基板５の接続端子８との間に異方性導電性フィルム１３を挟んで位置合わせして、熱圧着すれば機械的および電気的な接続が行える。なお、異方性導電性フィルム１３は、接着用樹脂１２中に導電粒子１１が分散されており、図１４に示すようにバンプ４と接続端子８との隙間では導電粒子１１により電気的な接続が行われる。一方、それ以外の領域では導電粒子１１は分散された状態のままであるので電気的な導通は生じない。これにより、必要な箇所については電気的な接続ができ、かつ機械的な接続も可能となる。

ところで一般的に、半導体集積回路素子の実装においては、実装後の検査において半導体集積回路素子または配線基板に不良が発見された場合、リペアが容易に行えることも重要である。

しかしながら、半田による接続方式の場合には、ヒータツールを用いて半導体集積回路素子を加熱することで半田を溶融させ取りはずすことはできるが、同じ箇所に新しい半導体集積回路素子を再度実装するためには、複雑な手作業等が必要となり量産性にかけるという課題がある。

また、熱硬化性接着剤を用いた実装法では、熱硬化性接着剤を溶融させる等により半導体集積回路素子を剥離させることが比較的困難であるため、半導体集積回路素子自体を取りはずすことが容易でない。

これに対して、半導体集積回路素子を実装後に容易にリペア可能な方法が種々提案されている。例えば、半導体集積回路素子の電極に形成されたバンプの表面にバンプより融点の低い半田を形成することで、この半田のみを融解させてリペアする方法が示されている（例えば、特許文献１参照）。

また、バンプが設けられている側の半導体集積回路素子の表面とバンプの接続先端面以外の領域部上とに樹脂皮膜を形成することにより、半導体集積回路素子と配線基板との間に間隙を形成して実装後のリペアを容易にする方法も提案されている（例えば、特許文献２参照）。

さらに、半導体集積回路素子と配線基板との接合に、半田や熱硬化性樹脂等を使用せず、配線基板の表面に磁性を有する微小磁石よりなる接続端子を形成し、半導体集積回路素子上のバンプとして常温で磁力を有する磁性金属または磁性粉を含む金属よりなる磁性材料を用いることによりバンプと接続端子間とを磁力により接合する方法も示されている。この方法は、磁力のみによる接合であるので容易にリペアが可能となる（例えば、特許文献３参照）。
特開平５−３６６９５号公報 特開２０００−９１３７５号公報 特開平７−７８８２８号公報

上記第１の例においては、融点の低い半田を溶解させることで従来の半導体集積回路素子の実装法に比べるとリペア性は改善されるが、半田付け方式であることにおいては同じである。リペア後の半導体集積回路素子のバンプ表面には充分な厚みの低融点半田が残存していないことが多い。また、リペアのために低融点半田を溶解させるために配線基板の接続端子表面が荒れることも多い。この方式は従来の方式に比べてリペア性は改善されるが、手作業による表面の清浄化等が必要でありリペアにかかるコストはあまり安くできなかった。

また、樹脂皮膜を形成する第２の例においても、リペアにより半導体集積回路素子自体は容易に取りはずすことが可能となるが、良品の半導体集積回路素子を再度同じ配線基板の接続端子面上に実装する場合には、残存する樹脂皮膜を確実に除去することが必要となり、この除去作業に人手を要するという課題があった。

また、磁力による機械的接合方式である第３の例では、リペアも容易で、かつ再度同じ箇所に良品の半導体集積回路素子を実装することも容易である。しかしながら、接続端子を硬質磁性材料で形成する必要があり、例えば鉄（Ｆｅ）−アルミニウム（Ａｌ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）系、サマリウム（Ｓｍ）−コバルト（Ｃｏ）系、あるいはネオジム（Ｎｅ）−鉄（Ｆｅ）−ホウ素（Ｂ）−系の材料を用いるが、これらは比較的酸化されやすい性質を有している。このため、磁性金属であるバンプとこれらの材料からなる接続端子との間に比較的大きな接触抵抗が生じる場合がある。また、これらの硬質磁性材料や磁性金属は比較的硬度が大きいため、わずかな厚みのバラツキによっても接続されない箇所が生じることがある。このため、微小ピッチで、バンプ数の多い半導体集積回路素子に対しては信頼性の高い実装が困難である。

本発明はこれらの課題を解決するものであり、半導体集積回路素子や配線基板等の電子デバイスの接続端子および電極端子の電気的な接続部材としてチオール系有機化合物を用いて、例えばＡｕ−Ｓ結合による化学結合を生じさせて電気的な接続を得るものであり、接続後の検査において不良と判断された場合には電子デバイスに損傷を与えることなく接続部を分離し、良品の電子デバイスを同じ箇所に再度容易に実装可能な電子デバイス実装構造体およびその製造方法を得ることを目的とする。

また、本発明の電子デバイス実装構造体の製造方法は、表面層が金（Ａｕ）で形成された第１の接続端子が設けられた第１の電子デバイスと、この第１の接続端子と対向する位置に、表面層が金（Ａｕ）で形成された第２の接続端子を有する第２の電子デバイスとにおいて、第１の接続端子と第２の接続端子との少なくとも一方の表面に、末端をチオール系官能基で修飾された導電性有機化合物を塗布する工程と、導電性有機化合物が塗布された第１の接続端子と第２の接続端子とを対向させた後、加圧して、第１の接続端子と第２の接続端子の表面層の金（Ａｕ）とチオール系官能基の硫黄（Ｓ）とによりＡｕ−Ｓ結合を生ぜしめ、第１の接続端子と第２の接続端子とをチオール化合物により電気的に接続する工程と、第１の電子デバイスと第２の電子デバイのいずれかが不良の場合には、第１の接続端子と第２の接続端子の間に紫外光を照射して接続をはずし、良品を再度接続する工程とを含む方法からなる。

この方法により、実装工程が比較的低温ででき、かつ第１の電子デバイスまたは第２の電子デバイスあるいは接続部に不良が見つかった場合に容易にリペアができる。つまり、第１の接続端子および第２の接続端子の表面層の金（Ａｕ）とチオール化合物の末端に修飾されたチオール系官能基の硫黄（Ｓ）とによりＡｕ−Ｓ結合を生じるので、強固な接合が可能となる。すなわち、金（Ａｕ）とチオール化合物の末端に修飾されたチオール系官能基の硫黄（Ｓ）とが安定な自己組織化膜を形成し、接続端子同士が電気的および機械的に接続される。このＡｕ−Ｓ結合は、例えば紫外光を照射すると解離させることができるので接続端子間の接続を容易に取りはずすことができる。しかも、取りはずした後の接続端子の表面の残存物も容易に除去でき、接続前の状態と同じようにすることできる。したがって、どちらかが不良であると接続後に判明した場合には、接続端子間に紫外光を照射して取りはずし、良品を再度接続することができる。さらに、表面を金（Ａｕ）とすることで、第１の接続端子や第２の接続端子の酸化を防止でき、接続抵抗を小さく、かつ安定化できる。

また、第１の接続端子と第２の接続端子のいずれか一方に突起電極を形成する工程をさらに含む方法でもよい。この方法により、第１の接続端子と第２の接続端子との端子数が多くても、比較的小さな加圧力で近接するので、チオール化合物が第１の接続端子や第２の接続端子と結合を生じやすくなり、加圧装置等の構成を簡略にできる。また、接続するための領域部に凹凸がある場合でも接続不良を生じずに電子デバイス実装構造体を製造することができる。

また、本発明の電子デバイス実装構造体の製造方法は、第１の接続端子が設けられた第１の電子デバイスに対して、この第１の接続端子と対向する位置に第２の接続端子を有する第２の電子デバイスを形成する工程と、少なくとも表面が導電性を有する電極体の表面にチオール化合物を被覆する工程と、この電極体を第１の接続端子と第２の接続端子との間に配置した後、加圧して、第１の接続端子と第２の接続端子とを電極体の表面に被覆されたチオール化合物により電極体を介して電気的に接続する工程とを含む方法からなる。

この方法により、例えばボールグリッドアレイ（ＢＧＡ）等の電子デバイス実装構造体に対してもリペア性が良好で、簡略な製造工程で製造することができる。

また、上記の第１の接続端子および第２の接続端子を形成する工程において、第１の接続端子および第２の接続端子の少なくとも表面に金（Ａｕ）からなる膜を形成し、電極体の表面に被覆されたチオール化合物の末端に修飾されたチオール系官能基の硫黄（Ｓ）と金（Ａｕ）とのＡｕ−Ｓ結合により第１の接続端子と第２の接続端子とを電極体を介して機械的および電気的に接続する方法としてもよい。

この方法により、金（Ａｕ）とチオール化合物の末端に修飾されたチオール系官能基の硫黄（Ｓ）とが安定な自己組織化膜を形成するので、室温状態で、かつ小さな加圧力を加えるだけで機械的および電気的に接続できる。また、接続端子の表面酸化も防止できるので、高信頼性の電子デバイス実装構造体を製造することができる。

また、上記の第１の接続端子と第２の接続端子とをチオール化合物により電極体を介して電気的に接続する工程後、電気的検査を行う工程と、電気的検査により良品と判断された場合には、チオール化合物が被覆された電極体、第１の接続端子および第２の接続端子に隣接する空間領域部に絶縁性接着剤を充填する工程とをさらに付加する方法としてもよい。

この方法により、第１の電子デバイスと第２の電子デバイスおよび接続部を含めて電気的に良品と判断された場合に、第１の電子デバイスと第２の電子デバイスとを絶縁性接着剤で接続するので接続強度が大きくなり、さらに高信頼性の電子デバイス実装構造体を作製できる。なお、電気的に不良と判断した場合には、リペアを行えばよい。
また、本発明の電子デバイス実装構造体は、第１の接続端子が設けられた第１の電子デバイスに対して、第１の接続端子と対向する位置に第２の接続端子を有する第２の電子デバイスが形成され、少なくとも表面が導電性を有する電極体の表面に、末端をチオール系官能基で修飾された導電性有機化合物が被覆され、電極体が第１の接続端子と第２の接続端子との間に配置され、加圧されることにより、第１の接続端子と第２の接続端子とが電極体の表面に被覆された導電性有機化合物により電極体を介して電気的に接続された構成からなる。
この構成により、例えばボールグリッドアレイ（ＢＧＡ）等の電子デバイス実装構造体に対してもリペア性が良好となる。
また、本発明の電子デバイス実装構造体は、上記構成において、第１の接続端子および第２の接続端子の少なくとも表面に金（Ａｕ）からなる膜が形成され、電極体の表面に被覆された導電性有機化合物の末端のチオール系官能基の硫黄（Ｓ）と金（Ａｕ）とのＡｕ−Ｓ結合により第１の接続端子と第２の接続端子とが、電極体を介して機械的および電気的に接続された構成としても良い。
この構成により、金（Ａｕ）とチオール化合物の末端に修飾されたチオール系官能基の硫黄（Ｓ）とが安定な自己組織化膜を形成するので、室温状態で、かつ小さな加圧力を加えるだけで機械的および電気的に接続できる。また、接続端子の表面酸化も防止できるので、高信頼性の電子デバイス実装構造体を得ることができる。
さらに、本発明の電子デバイス実装構造体は、上記構成において、第１の接続端子と第２の接続端子とが導電性有機化合物により電極体を介して電気的に接続され、電気的検査により良品と判断された場合には、導電性有機化合物が被覆された電極体、第１の接続端子および第２の接続端子に隣接する空間領域部に絶縁性接着剤が充填される構成としても良い。
この構成により、第１の電子デバイスと第２の電子デバイスおよび接続部を含めて電気的に良品と判断された場合に、第１の電子デバイスと第２の電子デバイスとが絶縁性接着剤で接続されるので接続強度が大きくなり、さらに高信頼性の電子デバイス実装構造体が得られる。なお、電気的に不良と判断される場合には、リペアが可能である。

このように本発明は、電子デバイスの表面に形成されている金（Ａｕ）等の金属よりなる電極端子や接続端子とチオール化合物とで自己組織化膜を形成させて電気的な接続を行うので、室温での接続が可能で、電気的接続信頼性に優れ、かつ実装工程後の電気的検査で不良と判定された場合には容易にリペアすることができる。この場合、大気中または酸素雰囲気中にて紫外線照射後、水洗のみで容易に取りはずすことが可能であり、リペア工程が簡略となる。しかも、電子デバイスにダメージを与えることがなく、また環境に有害な溶剤を使用する必要もないので、環境にやさしく、低コストで実装可能となり、半導体素子を含めた実装、接続分野で大きな効果を奏する。

つぎに、本発明の実施の形態について図面を参照しながら説明する。なお、以下で説明する図面では、同じ構成要素については同じ符号を付しており、説明を省略する場合がある。

（実施の形態１）
図１は、本発明の実施の形態１にかかる電子デバイス実装構造体１０の実装部の構造を示す断面図である。本実施の形態においては、第１の電子デバイス２０として半導体集積回路素子（以下、半導体素子とよぶ）を用い、第２の電子デバイス３０として配線基板を用いる組み合わせとした。以下、第１の電子デバイスを半導体素子２０とよび、第２の電子デバイスを配線基板３０とよぶ。

半導体素子２０は、単結晶シリコンチップ２２の表面に種々の回路が形成されており、この回路から外部に接続するための第１の接続端子２４と、この第１の接続端子２４上に突起電極であるバンプ２６が形成されている。配線基板３０は、内層配線等が形成されている基材３２の表面に配線パターン３４が形成され、この配線パターン３４上で、バンプ２６と対向する位置に第２の接続端子３６が形成されている。本実施の形態では、バンプ２６と第２の接続端子３６とは、それぞれ金（Ａｕ）により形成されている。

このバンプ２６と第２の接続端子３６との間に、チオール化合物４０があり、このチオール化合物４０を構成する硫黄（Ｓ）と金（Ａｕ）とがＡｕ−Ｓ結合を生じて、バンプ２６と第２の接続端子３６とが機械的および電気的に接続されている。なお、チオール化合物４０としては、チオールやジスルフィド類、アミンタイプまたはカルボキシルタイプのアルキルチオール類を用いることができる。

つぎに、本実施の形態にかかる電子デバイス実装構造体１０の製造方法について図２を用いて説明する。図２は、本実施の形態にかかる電子デバイス実装構造体１０の主要な製造工程を説明するための断面図である。

まず、図２（ａ）に示すように、半導体素子２０の第１の接続端子２４上に突起電極であるバンプ２６を形成する。このバンプ２６は、例えば金めっきによる方法や金線を用いてスタッドバンプ方式で形成する方法等を用いることができる。

つぎに、図２（ｂ）に示すように、チオール化合物をエタノール溶液中に溶解した液がバンプ２６と同じ程度の厚みになるようにした溶液皿４５に半導体素子２０のバンプ２６形成面を下方にして浸漬する。このとき、バンプ２６の高さと液の高さとが同じ程度になるように調節されているので、液はバンプ２６の表面にのみ選択的に接触する。この結果、バンプ２６の表面全体にのみ液が付着する。その後、エタノール溶液が蒸発するとチオール化合物４０がバンプ２６の表面を覆い、かつ構成成分である硫黄（Ｓ）とバンプ２６の金（Ａｕ）との間でＡｕ−Ｓ結合を生じる。

なお、チオール化合物４０を付着させる方法として、分子の末端にそれぞれチオールを有するアルカンチオール化合物またはジチオールペンタフェン等を用いて化学気相成長（ＣＶＤ）方式や蒸着方式により形成することもできる。この場合には、バンプ２６の表面部分以外にはあらかじめマスクを用いてチオール化合物４０が付着しないようにすることが望ましい。さらに、描画方式やインクジェット方式等でもバンプ２６の表面に付着させることができる。なお、バンプ２６の表面にチオール化合物４０を付着させる前処理として、バンプ２６を硫酸と過酸化水素水との混合液および純水による洗浄を行うことが好ましい。

一方、配線基板３０には、配線パターン３４上で、かつバンプ２６に対向する位置に第２の接続端子３６を形成する。本実施の形態では、この第２の接続端子３６も金（Ａｕ）薄膜としている。この作製は、例えばめっき方式やスパッタリングあるいは蒸着方式等、一般的な配線基板の端子形成技術を用いて形成すればよい。

図２（ｃ）に示すように、半導体素子２０のバンプ２６と配線基板３０の第２の接続端子３６とが対向するように位置合わせを行う。なお、配線基板３０の第２の接続端子３６の表面については、位置合わせの前にあらかじめプラズマ洗浄と紫外線（ＵＶ）照射による洗浄等、有機物等の汚れを除去する一般的な洗浄処理をすることが望ましい。

位置合わせをした後、図２（ｄ）に示すように、半導体素子２０を加重Ｆで加圧すると、バンプ２６は第２の接続端子３６に一部が接触するか、または非常に近接する。この加圧力により、バンプ２６上のチオール化合物４０が第２の接続端子３６の表面に近接すると、第２の接続端子３６の金（Ａｕ）と硫黄（Ｓ）との間でＡｕ−Ｓ結合を生じる。この結果、半導体素子２０のバンプ２６とチオール化合物４０との間でＡｕ−Ｓ結合をし、また配線基板３０の第２の接続端子３６とチオール化合物４０との間でもＡｕ−Ｓ結合を生じるので、半導体素子２０と配線基板３０とはチオール化合物４０を介して機械的および電気的な接続がなされる。

このような結合の模式図を図３に示す。図３は、バンプ２６と第２の接続端子３６との近傍領域を拡大して示した断面模式図である。バンプ２６の金（Ａｕ）とチオール化合物４０とがＡｕ−Ｓ結合を生じ、第２の接続端子３６とチオール化合物４０ともＡｕ−Ｓ結合を生じ、結果としてバンプ２６と第２の接続端子３６とがチオール化合物４０を介して機械的および電気的に接続される。

このチオール化合物４０について、以下説明する。分子両端末にチオール基を有するアミノ型ジチオールまたはカルボキシル基型ジチオール等のアルカンチオール誘導体を、脱水したエタノール等のアルコール溶液に溶解し、この溶液中にバンプ２６を浸漬してバンプ２６の表面にチオール化合物４０を付着させた。このとき、チオール化合物４０は、自己組織化的にバンプ２６の表面に単分子膜を形成する。

このように、バンプ２６の表面にＡｕ−Ｓ結合を形成できるチオール化合物４０としては、（化１）〜（化３）で示すようなポリチオフェン誘導体および（化４）に示すヘテロアロマティック導電性高分子を用いることができる。これらの高分子材料の場合も、自己組織化的に単分子膜を形成し、Ａｕ−Ｓ結合により接続端子同士を機械的および電気的に接続させることができる

これらを用いた場合、Ａｕ−Ｓ結合の結合エネルギーは約４０ｋｃａｌであり、接続に必要な機械的な強度を得ることができる。一方、Ａｕ−Ｓ結合を解離させるときには、大気中で紫外線を一定条件下において照射することによりチオレートがスルフォネートに変化し、このスルフォネートは水やエタノールで容易に洗い流すことができる。したがって各種の電子デバイス同士をＡｕ−Ｓ結合により実装体を形成した後、いずれかの電子デバイスに不良が発見された場合、Ａｕ−Ｓ結合を解離することが容易にできる。したがって、それぞれの電子デバイスや接続端子に損傷を与えることなくリペアすることが可能となる。

なお、このチオール化合物４０と金（Ａｕ）との結合は、下記のような反応により生じることが推定されている。

Ｒ−ＳＨ ＋ Ａｕ → Ｒ−Ｓ−Ａｕ ＋ １／２Ｈ₂
このＡｕ−Ｓ結合は、大気中または酸素雰囲気下において一定エネルギーの紫外線を照射することによって解離させることができる。この解離は下記のような反応により生じると推定されている。

Ａｕ−Ｓ ＋ Ｏ₃ → Ａｕ^＋ ＋ ＳＯ₃ ⁻
このような解離反応で生成するスルフォネート（ＳＯ₃ ⁻）は水溶性であるため、第２の接続端子３６の表面や半導体素子２０のバンプ２６にダメージを与えることなく、配線基板３０から半導体素子２０を容易に取りはずすことができる。実装後にＡｕ−Ｓ結合部に紫外線を照射する場合、配線基板３０がガラス基板や石英基板等のように紫外線を透過させる基板であれば、裏面から紫外線を照射しながら半導体素子２０を剥離していけばよい。また、配線基板３０が不透明な基板の場合には、配線基板３０と半導体素子２０との隙間から紫外線を照射しながら半導体素子２０を剥離していけば、損傷なく剥がすことができる。

なお、本実施の形態では、チオール基（−ＳＨ）を有するチオール化合物を用いる場合について説明したが、ジスルフィド基（−ＳＳ−）やスルフィド基（−Ｓ−）を有する有機導電性化合物を用いてもよい。さらに、チオール基を両端に備えた単分子の中間にベンゼンとチオフェンとが交互に連なったｎ量体等であってもよい。

また、本実施の形態では、図３に模式的に示すようにバンプ２６と第２の接続端子３６とは直接的に接触していないが、本発明はこれに限定されない。例えば、図４に示すように、バンプ２６の表面に微細な凹凸をあらかじめ設けておいてもよい。図４は、バンプ２６と第２の接続端子３６との近傍領域を拡大して示した断面模式図である。バンプ２６の表面に微細な凹凸を設けておき、この状態でチオール化合物４０をバンプ２６の表面に付着させ、配線基板３０に対して加圧していくと図示するように、バンプ２６の凹凸領域の凸部２６１が第２の接続端子３６と直接接触してチオール化合物４０も第２の接続端子３６と近接する。この結果、チオール化合物４０と第２の接続端子３６の表面層の金（Ａｕ）とがＡｕ−Ｓ結合を生じて機械的および電気的な接続が行われるだけでなく、バンプ２６と第２の接続端子３６との直接的な接触による電気的導通も生じる。したがって、機械的な接続強度を維持しながら、導通抵抗をさらに低減することができる。

本発明の電子デバイス実装構造体１０は、図１に示す構成において使用することができる。したがって、このような実装構造体の作製後は電気的な検査が可能である。このため、半導体素子２０や接続部分を含めた電気的検査および外観検査等を行い、良否判定が可能である。その結果、良品と判断されたものについては、図５に示すようにバンプ２６と第２の接続端子３６とに隣接する空間領域部に絶縁性接着剤４２を充填して、半導体素子２０と配線基板３０との間をこの絶縁性接着剤４２により接着固定してもよい。このように絶縁性接着剤４２で接着固定すれば、さらに接続信頼性を向上させることができる。このような絶縁性接着剤４２としては、半導体素子の接着固定に使用されているものであれば、特に限定なく使用可能である。ただし、必要に応じて粘度を調節することが要求される場合がある。

以上のように本実施の形態においては、突起電極であるバンプ２６を形成後、チオール化合物４０をバンプ２６の表面に付着させてＡｕ−Ｓ結合を生じさせた後、さらにこのバンプ２６を配線基板３０の第２の接続端子３６に近接させて第２の接続端子３６との間でもＡｕ−Ｓ結合を生じさせることで、電子デバイス実装構造体１０を実現している。このため、従来に比べて低温のプロセスで実装が可能で、かつ不良と判別されれば容易にリペアができる。また、良品と判断されれば、絶縁性接着剤４２を充填してさらに接着強度を向上させることもできる。

なお、本実施の形態では、半導体素子２０には突起電極であるバンプ２６を形成したが、本発明はこれに限定されない。半導体素子２０の第１の接続端子２４および配線基板３０の第２の接続端子３６の少なくとも一方が隣接する面より突出しておればよい。

（実施の形態２）
図６は、本発明の実施の形態２にかかる電子デバイス実装構造体５０の断面構成を模式的に示す図である。本実施の形態では、第１の電子デバイスとしてパッケージされた半導体素子（以下、パッケージＩＣとよぶ）５２、第２の電子デバイスとして実施の形態１と同様な配線基板５６を用いた場合について説明する。以下では、第１の電子デバイスをパッケージＩＣ５２、第２の電子デバイスを配線基板５６とよぶ。

本実施の形態のパッケージＩＣ５２はボールグリッドアレイ（ＢＧＡ）タイプであり、一方の表面上に第１の接続端子５４が所定の間隔を有して配置されている。配線基板５６は、内層配線等が形成されている基材５８の表面に配線パターン６０が形成され、この配線パターン６０上で、かつ第１の接続端子５４と対向する位置に第２の接続端子６２が形成されている。本実施の形態では、第１の接続端子５４と第２の接続端子６２とは、それぞれ表面層が金（Ａｕ）膜により形成されている。

このような第１の接続端子５４と第２の接続端子６２との間に、チオール化合物６６で表面を覆われた電極体６４が配設されている。そして、この電極体６４の表面のチオール化合物６６により、第１の接続端子５４と電極体６４および第２の接続端子６２と電極体６４とがそれぞれＡｕ−Ｓ結合を生じて、パッケージＩＣ５２と配線基板５６とは機械的および電気的に接続される。このようにして、本実施の形態の電子デバイス実装構造体５０が構成されている。

つぎに、本実施の形態の電子デバイス実装構造体５０の製造方法について説明する。

パッケージＩＣ５２は、従来の製造方法と同じようにして作製することができる。すなわち、例えばベアチップＩＣとインターポーザとの間をワイヤボンド等により接続して樹脂モールド等を行えば、図６に示すようなパッケージＩＣ５２が作製できる。この場合、第１の接続端子５４となるインターポーザの電極の表面を金（Ａｕ）により作製しておけばよい。なお、図６においては、第１の接続端子５４は隣接面より突出した形状としているが、必ずしも突出している必要はない。

また、配線基板５６は実施の形態１で説明した配線基板３０と同様の方法で作製することができる。本実施の形態の場合には、この配線基板５６の第２の接続端子６２についても同様に、必ずしも隣接面より突出している必要はない。

図７は、本実施の形態の電子デバイス実装構造体５０に用いる電極体６４と、この電極体６４の表面に付着させたチオール化合物６６とを示す図である。図７（ａ）はその断面図であり、図７（ｂ）は電極体６４の金（Ａｕ）とチオール化合物６６とがＡｕ−Ｓ結合を生じている状態を示す模式図である。電極体６４としては、表面に金（Ａｕ）膜が形成されておれば、内部は樹脂でもよいし、全体が金（Ａｕ）からなる球状であってもよい。または、球状ではなく、柱状、多面体形状等、一定の高さを有し、かつ金（Ａｕ）や樹脂のように比較的軟質の材料であれば特に制約はない。ただし、チオール化合物６６を用いる場合には、表面が金（Ａｕ）膜であることが望ましい。

電極体６４の表面に形成する方法としては、チオール化合物をエタノール溶液中に溶解した液中に電極体６４を所定の時間浸漬後、引き上げて乾燥させればよい。これにより、電極体６４の表面にはＡｕ−Ｓ結合により強固に結合したチオール化合物６６が全表面に一定の厚みで形成される。なお、チオール化合物としては、実施の形態１で説明した材料を用いることができる。

以上のように、パッケージＩＣ５２、配線基板５６およびチオール化合物６６が形成された電極体６４を準備した後、配線基板５６の第２の接続端子６２の表面に電極体６４を配置する。この方法としては、電極体６４を個別に第２の接続端子６２上に配置してもよいし、あらかじめ第２の接続端子６２に電極体６４を配置するための窪みを形成しておき、この窪み中に電極体６４を落とし込むような配置方法でもよく、ボールグリッドアレイ（ＢＧＡ）を形成するときの金（Ａｕ）ボールや半田ボール等を配置する他の方法でもよい。

電極体６４を配線基板５６の第２の接続端子６２の表面上に固定した後、パッケージＩＣ５２の第１の接続端子５４を電極体６４および第２の接続端子６２に位置合わせして加圧する。この加圧により電極体６４が一部変形して第１の接続端子５４と第２の接続端子６２とに対して面接触を生じる。これにより、電極体６４の表面に形成されているチオール化合物６６は、第１の接続端子５４および第２の接続端子６２に対して非常に近接し、Ａｕ−Ｓ結合を生じる。この結果、第１の接続端子５４と電極体６４とがＡｕ−Ｓ結合により接合され、かつ第２の接続端子６２と電極体６４とも同様にＡｕ−Ｓ結合により接合される。したがって、パッケージＩＣ５２と配線基板５６とは電極体６４を介して機械的および電気的に接続されることになる。

本発明の実施の形態２にかかる電子デバイス実装構造体５０は、図６に示す構成において使用することができる。したがって、このような実装構造体の作製後は電気的な検査が可能である。このため、パッケージＩＣ５２や接続部分を含めた電気的検査および外観検査等を行い、良否判定が可能である。その結果、良品と判断されたものについては、図８に示すように電極体６４で形成される空間領域部に絶縁性接着剤６８を充填して、パッケージＩＣ５２と配線基板５６との間をこの絶縁性接着剤６８により接着固定してもよい。このように絶縁性接着剤６８で接着固定すれば、さらに接続信頼性を向上させることができる。このような絶縁性接着剤６８としては、半導体素子の接着固定に使用されているものであれば、特に限定なく使用可能である。ただし、必要に応じて粘度を調節することが要求される場合がある。

以上のように本実施の形態においては、電極体６４の表面にチオール化合物６６を形成して、パッケージＩＣ５２の第１の接続端子５４と配線基板５６の第２の接続端子６２の間に電極体６４を間挿した後、加圧するのみで機械的および電気的な接続が行える。このため、従来に比べて低温のプロセスで実装が可能で、かつ不良と判別されれば容易にリペアができる。また、良品と判断されれば、絶縁性接着剤６８を充填してさらに接着強度を向上させることもできる。

なお、本実施の形態では、チオール化合物は電極体の表面にのみ形成したが、本発明はこれに限定されない。例えば、電極体の表面のみでなく、第１の接続端子および第２の接続端子の少なくとも一方の表面にも形成しておいてもよい。また、電極体は球状の場合について説明したが、第１の接続端子と第２の接続端子とそれぞれ接触する面が平面形状である柱状であってもよい。この場合には、それぞれ接触する面に微細な凹凸を形成しておくと、実施の形態１と同様に電極体が第１の接続端子と第２の接続端子とに対して直接接触させることもできるので、接続抵抗をさらに低減することもできる。

（実施の形態３）
図９は、本発明の実施の形態３にかかる電子デバイス実装構造体７０を示す断面図である。本実施の形態では、第１の電子デバイスは高密度に半導体素子や各種電子部品が実装される配線基板７１であり、第２の電子デバイスはこの配線基板７１に接続するフレキシブル配線基板７５として説明する。

配線基板７１は、内層配線等が形成された基材７２の表面層上に配線パターン７３が形成されており、この配線パターン７３の所定箇所には金めっきされた第１の接続端子７４が形成されている。

なお、配線基板７１は、一般に多く使用されているガラスエポキシ樹脂等を用いて作製されたプリント基板でもよいし、シリコンやセラミックあるいはガラス等に配線を形成した構成でもよい。また、この配線基板７１には、必ずしも内層配線を形成する必要はなく、目的に応じて一層配線構成、両面配線構成または多層配線構成とすればよい。

一方、第２の電子デバイスであるフレキシブル配線基板７５は、ポリイミド等の樹脂基材７６上に配線パターン７７が形成されており、この配線パターン７７にも配線基板７１と同様に第２の接続端子７８が金めっきにより形成されている。なお、このフレキシブル配線基板７５は、上記のようなポリイミドの樹脂基材７６上に形成する構成だけでなく、ポリエチレンテレフタレート（ＰＥＴ）等の樹脂基材上に形成する構成でもよい。さらに、図示するような一層配線構成だけでなく、両面配線構成や多層配線構成としてもよい。

本実施の形態の電子デバイス実装構造体７０は、配線基板７１の第１の接続端子７４とフレキシブル配線基板７５の第２の接続端子７８との間にチオール化合物７９があり、このチオール化合物７９により第１の接続端子７４の金（Ａｕ）および第２の接続端子７８の金（Ａｕ）と、それぞれＡｕ−Ｓ結合を生じて機械的および電気的な接続が行われている。チオール化合物７９によるＡｕ−Ｓ結合については、実施の形態１と実施の形態２とで説明した材料および接合法を用いることができるので説明を省略する。

本実施の形態の場合にも、第１の接続端子７４および第２の接続端子７８の少なくとも一方の表面に微細な凹凸を設ければ、第１の接続端子７４と第２の接続端子７８とが一部で直接接触する領域が生じるので接続抵抗をさらに低減できる。

このようにして作製された電子デバイス実装構造体７０は、この構成において使用することができる。

さらに、このような実装構造体の作製後に電気的および外観検査を行い、接続部の良否判定をして、良品と判断されたものについては図１０に示すように第１の接続端子７４と第２の接続端子７８の隙間部分に絶縁性接着剤８０を充填して、フレキシブル配線基板７５と配線基板７１との間をこの絶縁性接着剤８０により接着固定してもよい。図１０（ａ）は絶縁性接着剤８０を塗布した状態を示し、図９に示す断面と同じ方向からみた断面図である。図１０（ｂ）は、図１０（ａ）に対して直交する方向からみた断面図である。このように絶縁性接着剤８０で接着固定すれば、フレキシブル配線基板７５を折り曲げたりしても、接続部分が剥離することもなくなりさらに信頼性を向上させることができる。このような絶縁性接着剤８０としては、フレキシブル配線基板を接着固定するために使用されているものであれば、特に限定なく使用可能である。ただし、必要に応じて粘度を調節することが要求される場合がある。

なお、本実施の形態においては、第１の電子デバイスを配線基板とし、第２の電子デバイスをフレキシブル配線基板としたが、本発明はこれに限定されない。例えば、第１の電子デバイスおよび第２の電子デバイスともにフレキシブル配線基板であってもよいし、またプリント基板のようにリジッド基板同士であってもよい。

また、本実施の形態の電子デバイス実装構造体においては、配線基板７１の第１の接続端子７４とフレキシブル配線基板７５の第２の接続端子７８との間をチオール化合物７９により接続したが、本発明はこれに限定されない。第１の接続端子７４または第２の接続端子７８のいずれか一方にＡｕバンプを形成しておいて、このＡｕバンプ上に形成したチオール化合物により接続してもよい。さらに、第１の接続端子７４と第２の接続端子７８との間にチオール化合物が表面に形成された金（Ａｕ）ボールを用いて接続してもよい。

（実施の形態４）
図１１は、実施の形態４にかかる電子デバイス実装構造体９０の断面図である。本実施の形態の電子デバイス実装構造体９０は、第１の電子デバイスが第１の半導体素子９１で、第２の電子デバイスが第２の半導体素子９５からなり、第１の半導体素子９１上に第２の半導体素子９５が実装された、いわゆるチップオンチップ構成を特徴とする。

図１１に示すように、第１の半導体素子９１は素子が形成されている単結晶シリコンチップ９２の外周部と内部の所定領域とに第１の接続端子９３が形成されている。内部の所定領域は第２の半導体素子９５のＡｕバンプ９８に対応する位置に形成されている。第２の半導体素子９５は第１の半導体素子９１よりも小さく、第１の半導体素子９１と同様に単結晶シリコンチップ９６に素子が形成されており、その外周部に第２の接続端子９７が形成され、さらにこの第２の接続端子９７上に突起電極であるＡｕバンプ９８が形成されている。

さらに、フレキシブル配線基板１００は、ポリイミド等の樹脂基材１０１の表面に配線パターン１０２が形成されており、この配線パターン１０２上で第１の接続端子９３と対応する位置に第３の接続端子１０３が形成されている。

本実施の形態では、第１の接続端子９３および第３の接続端子１０３の表面には金（Ａｕ）膜が形成されている。これにより、Ａｕバンプ９８の表面に付着されたチオール化合物９９と第１の接続端子９３とがＡｕ−Ｓ結合を生じて機械的および電気的に接続されている。また、第１の接続端子９３と第３の接続端子１０３とが、チオール化合物９９によりそれぞれＡｕ−Ｓ結合を生じて機械的および電気的に接続されている。

以下、本実施の形態の電子デバイス実装構造体９０の製造方法について、図１２を用いて説明する。図１２（ａ）は第１の半導体素子９１上に第２の半導体素子９５を接続して、いわゆるチップオンチップ構成とした形状を示す断面図である。また、図１２（ｂ）はチップオンチップ構成の半導体素子をフレキシブル配線基板１００と接続した構成を示す断面図である。

最初に、第１の半導体素子９１の第１の接続端子９３の表面に金（Ａｕ）膜を形成する。同様に、第２の半導体素子９５の第２の接続端子９７上にＡｕバンプ９８を形成する。Ａｕバンプ９８の形成は、実施の形態１と同様にめっき方式でもワイヤバンプ法でもよい。この後、第２の半導体素子９５のＡｕバンプ９８の表面に、例えばエタノール溶液中に溶解した液に浸漬し、乾燥させることでチオール化合物９９を付着させる。Ａｕバンプ９８の表面への塗布法については、実施の形態１と同様にＣＶＤ法やインクジェット方式でも可能である。チオール化合物９９は室温状態でもＡｕバンプ９８とＡｕ−Ｓ結合を生じて強固に付着する。

チオール化合物９９が付着した状態の第２の半導体素子９５を第１の半導体素子９１の表面に配置し、第１の接続端子９３とＡｕバンプ９８とを位置合わせして加圧すると、Ａｕバンプ９８が第１の接続端子９３と非常に近接する。この結果、Ａｕバンプ９８の表面に付着しているチオール化合物９９と第１の接続端子９３とがＡｕ−Ｓ結合を生じる。これにより、第１の半導体素子９１と第２の半導体素子９５とが機械的および電気的に接続される。

このようにチップオンチップ構成とした状態を図１２（ａ）に示す。この状態では電気的特性の検査が可能となるので、第１の接続端子９３にプローブを当てて電気的検査を行う。検査の結果、どちらかの半導体素子が不良の場合にはリペアを行う。このリペア方法については、実施の形態１で説明した方法で行えばよいので説明を省略する。

すべてが良品と判断されると、つぎにフレキシブル配線基板１００と第１の半導体素子９１とを接続する。この場合には、フレキシブル配線基板１００の第３の接続端子１０３の表面にチオール化合物９９を上記と同様な方法によりＡｕ−Ｓ結合を生じさせて付着させる。このように表面にチオール化合物９９が付着したフレキシブル配線基板１００の第３の接続端子１０３と、第１の半導体素子９１の外周部に設けられた第１の接続端子９３とを位置合わせする。この位置合わせした状態を図１２（ｂ）に示す。位置合わせ後、加圧すると両者が接触する程度に近接し、チオール化合物９９が第１の接続端子９３の金（Ａｕ）とＡｕ−Ｓ結合を生じる。これにより、フレキシブル配線基板１００と第１の半導体素子９１とが機械的および電気的に接続されて、図１１に示す電子デバイス実装構造体９０が得られる。

本実施の形態では、第１の半導体素子９１と第２の半導体素子９５との接続においてはＡｕバンプ９８を用いて、この表面にチオール化合物９９を付着させて接続したが、本発明はこれに限定されない。例えば、実施の形態２と同様に金（Ａｕ）ボールの表面にチオール化合物を付着させて用いてもよい。また、第１の接続端子９３と第２の接続端子９７のうちの少なくとも一方が突出した形状として、これらの間にチオール化合物を介在させて接続してもよい。

さらに、第１の半導体素子９１の第１の接続端子９３とフレキシブル配線基板１００の第３の接続端子１０３との接続についても、表面にチオール化合物を付着させた金（Ａｕ）ボールを用いて行ってもよい。

また、本実施の形態においても、第１の半導体素子９１とフレキシブル配線基板１００との接続を完了後、電気的検査で良品と判断された場合には、第１の半導体素子９１と第２の半導体素子９５との接続部の隙間に絶縁性接着剤を充填して、両者をこの絶縁性接着剤により接着固定し、かつ第１の半導体素子９１とフレキシブル配線基板１００との接続部の隙間にも同様に絶縁性接着剤を充填して接着固定してもよい。このように接着固定すれば、この電子デバイス実装構造体が衝撃等を受けても接続部がはずれる等の不良が生じにくくなり、さらに信頼性を向上できる。

なお、第１の半導体素子９１と第２の半導体素子９５とを接続して電気的検査を行った後に絶縁性接着剤を充填して接着固定し、その後、第１の半導体素子９１とフレキシブル配線基板１００との接続を行ってもよい。電気的検査と絶縁性接着剤により接着固定とは、半導体素子の回路規模等に応じて最適な工程で行えばよい。

また、本実施の形態ではフレキシブル配線基板を用いたが、これに限定されることはない。少なくとも第２の半導体素子が障害とならないように開口部が設けられてあれば、ＴＡＢ実装方式に用いられるフィルムキャリアでもよいし、リジッドな配線基板であってもよい。

なお、本発明は実施の形態１から実施の形態４までに説明した構成に限定されることはない。例えば、第１の電子デバイスとして液晶パネルやＥＬパネルを用い、第２の電子デバイスとしてこれらを駆動または制御するドライバＩＣや制御ＩＣとしてもよい。液晶パネル等を用いる場合には、リペア時に背面から紫外線を照射することもできるので、より効率的にリペアが可能となる。

さらに、実施の形態１から実施の形態４までにおいては、接続端子の表面には金（Ａｕ）膜を形成した例について説明したが、本発明はこれに限定されない。銀（Ａｇ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）、ニッケル（Ｎｉ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）等の金属材料を用いても、同様な接続が可能である。また、半導体素子として、単結晶シリコンチップを用いた場合について説明したが、本発明はこれに限定されない。例えば、ＳＯＩ基板、ＧａＡｓ基板、ＳｉＣ基板等を用いたチップであってもよい。

このように本発明の電子デバイス実装構造体は、第１の電子デバイスに設けられた第１の接続端子と、第２の電子デバイスに設けられた第２の接続端子とがチオール系官能基で修飾された導電性有機化合物により電気的に接続された構成からなり、安価な設備で、リペアも容易な接続構造体を実現できる。これにより半導体集積回路素子等の表面実装部品や配線基板等の電子デバイスの接続端子間の電気的接続を行う分野で有用である。

本発明の実施の形態１にかかる電子デバイス実装構造体の実装部の構造を示す断面図 同実施の形態にかかる電子デバイス実装構造体の主要な製造工程を説明するための断面図 同実施の形態にかかる電子デバイス実装構造体のバンプと第２の接続端子との近傍領域を拡大して示した断面模式図 同実施の形態にかかる電子デバイス実装構造体のバンプに微細な凹凸を設けて接続する構成を示す断面模式図 同実施の形態にかかる電子デバイス実装構造体において、絶縁性接着剤を充填して接着固定した構成を示す断面図 本発明の実施の形態２にかかる電子デバイス実装構造体の断面構成を模式的に示す図 同実施の形態にかかる電子デバイス実装構造体に用いる電極体と、この電極体の表面に付着させたチオール化合物とを示す図 同実施の形態にかかる電子デバイス実装構造体において、絶縁性接着剤を充填して接着固定した構成を示す断面図 本発明の実施の形態３にかかる電子デバイス実装構造体を示す断面図 同実施の形態にかかる電子デバイス実装構造体において、絶縁性接着剤を充填して接着固定した構成を示す断面図 本発明の実施の形態４にかかる電子デバイス実装構造体を示す断面図 同実施の形態にかかる電子デバイス実装構造体の製造方法を説明するための断面図 半導体集積回路素子をフリップチップ実装方式により配線基板に実装する従来構成を示す断面図 半導体集積回路素子を異方性導電性フィルムを用いて配線基板に実装する従来構成を示す断面図

符号の説明

１ 半導体集積回路素子
２，２２，９２，９６ 単結晶シリコンチップ
３ 電極端子
４，２６ バンプ
５，３０，５６，７１ 配線基板（第２の電子デバイス）
６，３２，５８，７２ 基材
７，３４，６０，７３，７７，１０２ 配線パターン
８ 接続端子
９ 半田
１０，５０，７０，９０ 電子デバイス実装構造体
１１ 導電粒子
１２ 接着用樹脂
１３ 異方性導電性フィルム
２０ 半導体素子（第１の電子デバイス）
２４，５４，７４，９３ 第１の接続端子
３６，６２，７８，９７ 第２の接続端子
４０，６６，７９，９９ チオール化合物
４２，６８，８０ 絶縁性接着剤
４５ 溶液皿
５２ パッケージＩＣ
６４ 電極体
７５，１００ フレキシブル配線基板
７６，１０１ 樹脂基材
９１ 第１の半導体素子
９５ 第２の半導体素子
９８ Ａｕバンプ
１０３ 第３の接続端子
２６１ 凸部

Claims (8)

1. 第１の接続端子が設けられた第１の電子デバイスに対して、前記第１の接続端子と対向する位置に第２の接続端子を有する第２の電子デバイスを形成する工程と、
   少なくとも表面が導電性を有する電極体の表面に、末端をチオール系官能基で修飾された導電性有機化合物を被覆する工程と、
   前記電極体を前記第１の接続端子と前記第２の接続端子との間に配置した後、加圧して、前記第１の接続端子と前記第２の接続端子とを前記電極体の表面に被覆された前記導電性有機化合物により前記電極体を介して電気的に接続する工程とを含むことを特徴とする電子デバイス実装構造体の製造方法。
2. 前記第１の接続端子および前記第２の接続端子を形成する工程において、前記第１の接続端子および前記第２の接続端子の少なくとも表面に金（Ａｕ）からなる膜を形成し、前記電極体の表面に被覆された前記導電性有機化合物の末端のチオール系官能基の硫黄（Ｓ）と金（Ａｕ）とのＡｕ−Ｓ結合により前記第１の接続端子と前記第２の接続端子とを、前記電極体を介して機械的および電気的に接続することを特徴とする請求項１に記載の電子デバイス実装構造体の製造方法。
3. 前記第１の接続端子と前記第２の接続端子とを前記導電性有機化合物により前記電極体を介して電気的に接続する工程後、
   電気的検査を行う工程と、
   前記電気的検査により良品と判断された場合には、前記導電性有機化合物が被覆された前記電極体、前記第１の接続端子および前記第２の接続端子に隣接する空間領域部に絶縁性接着剤を充填する工程とをさらに有することを特徴とする請求項１または請求項２に記載の電子デバイス実装構造体の製造方法。
4. 表面層が金（Ａｕ）で形成された第１の接続端子が設けられた第１の電子デバイスと、前記第１の接続端子と対向する位置に、表面層が金（Ａｕ）で形成された第２の接続端子を有する第２の電子デバイスとにおいて、前記第１の接続端子と前記第２の接続端子との少なくとも一方の表面に、末端をチオール系官能基で修飾された導電性有機化合物を塗布する工程と、
   前記導電性有機化合物が塗布された前記第１の接続端子と前記第２の接続端子とを対向させた後、加圧して、前記第１の接続端子と前記第２の接続端子の表面層の金（Ａｕ）と前記チオール系官能基の硫黄（Ｓ）とによりＡｕ−Ｓ結合を生ぜしめ、前記第１の接続端子と前記第２の接続端子とを前記導電性有機化合物により電気的に接続する工程と、
   前記第１の電子デバイスと前記第２の電子デバイのいずれかが不良の場合には、前記第１の接続端子と前記第２の接続端子の間に紫外光を照射して接続をはずし、良品を再度接続する工程とを含むことを特徴とする電子デバイス実装構造体の製造方法。
5. 前記第１の接続端子と前記第２の接続端子のいずれか一方に突起電極を形成する工程をさらに含むことを特徴とする請求項４に記載の電子デバイス実装構造体の製造方法。
6. 第１の接続端子が設けられた第１の電子デバイスに対して、前記第１の接続端子と対向する位置に第２の接続端子を有する第２の電子デバイスが形成され、
   少なくとも表面が導電性を有する電極体の表面に、末端をチオール系官能基で修飾された導電性有機化合物が被覆され、
   前記電極体が前記第１の接続端子と前記第２の接続端子との間に配置され、加圧されることにより、前記第１の接続端子と前記第２の接続端子とが前記電極体の表面に被覆された前記導電性有機化合物により前記電極体を介して電気的に接続されたことを特徴とする電子デバイス実装構造体。
7. 前記第１の接続端子および前記第２の接続端子の少なくとも表面に金（Ａｕ）からなる膜が形成され、前記電極体の表面に被覆された前記導電性有機化合物の末端のチオール系官能基の硫黄（Ｓ）と金（Ａｕ）とのＡｕ−Ｓ結合により前記第１の接続端子と前記第２の接続端子とが、前記電極体を介して機械的および電気的に接続されたことを特徴とする請求項１に記載の電子デバイス実装構造体。
8. 前記第１の接続端子と前記第２の接続端子とが前記導電性有機化合物により前記電極体を介して電気的に接続され、
   電気的検査により良品と判断された場合には、前記導電性有機化合物が被覆された前記電極体、前記第１の接続端子および前記第２の接続端子に隣接する空間領域部に絶縁性接着剤が充填されることを特徴とする請求項１または請求項２に記載の電子デバイス実装構造体。

Images