JP2006024721A - 電子部品モジュールおよびその製造方法 - Google Patents

電子部品モジュールおよびその製造方法 Download PDF

Info

Publication number
JP2006024721A
JP2006024721A JP2004201124A JP2004201124A JP2006024721A JP 2006024721 A JP2006024721 A JP 2006024721A JP 2004201124 A JP2004201124 A JP 2004201124A JP 2004201124 A JP2004201124 A JP 2004201124A JP 2006024721 A JP2006024721 A JP 2006024721A
Authority
JP
Japan
Prior art keywords
electronic component
insulating substrate
circuit pattern
component module
module according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004201124A
Other languages
English (en)
Inventor
Toshihiko Oguchi
壽彦 小口
Keiki Suganami
敬喜 菅波
Hidefumi Sumiuchi
秀文 隅内
Muneatsu Hironaka
宗篤 弘中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Morimura Chemicals Ltd
Morimura Bros Inc
Original Assignee
Morimura Chemicals Ltd
Morimura Bros Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Morimura Chemicals Ltd, Morimura Bros Inc filed Critical Morimura Chemicals Ltd
Priority to JP2004201124A priority Critical patent/JP2006024721A/ja
Publication of JP2006024721A publication Critical patent/JP2006024721A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半田などの熱融解型接続部材を使用することなく、貫通スルーホールによる層間接続も同時に達成できる信頼性の高い電極接続を達成できる電子部品モジュールおよびその製造方法を提供すること。
【解決手段】電子部品モジュールは、複数の貫通孔が穿設された絶縁基板と、接続電極を前記貫通孔に挿入又は当接させて前記絶縁基板の一主面に固定された表面実装用電子部品と、前記絶縁基板の他主面に、その一部が前記表面実装用電子部品の接続電極と電気的に接触するよう形成された金属微粒子による回路パターンと、前記金属微粒子による回路パターン上に形成された金属めっき層とを有することを特徴とする。
【選択図】図１

Description

本発明はプリント基板に半導体チップ、チップ型抵抗、チップ型コンデンサーなどの表面実装用電子部品が実装された電子モジュールおよびその製造方法に関する。
パーソナルコンピュータ、ハードディスクドライバー、携帯電話機などの内部には各種の電子部品を実装した電子部品モジュールが組み込まれている。
近年これらの電子部品モジュールは軽薄短小化が推し進められ、特にフレキシブルデイスプレー、ＲＦＩＤタグなどの新しい用途においては絶縁基板上に導電回路パターンを印刷し、この上に表面実装用電子部品を直接実装して電子部品モジュールを作製する試みがなされている。
このような印刷法を応用した電子部品モジュールでもっとも重要なことは、印刷された導電性塗布膜と表面実装用電子部品とが完全に接続して、この部分で接触抵抗が発生しないこと、高温から低温に至る温度サイクルあるいは高湿度から低湿度に至る湿度サイクルを経ても安定な接触状態を維持すること、曲げや衝撃などによって電極と回路とが断線状態にならないこと、などの接続の信頼性が確保されることである。
また、最近では接続に鉛フリーの半田が要求されており、半田を使用しない電極接続法として異方性導電接着剤や金属―金属接続法などが検討されている。
しかし、これらの方法は、接続の信頼性に問題がある上に、鉛フリー半田で信頼瀬のある接続状態を得るためにはリフロー温度が高くする必要があるため、ポリエステルフィルム基板などの熱可塑性の絶縁基板に適用することができないという問題がある。
本発明は、絶縁基板上の回路パターンに、直接表面実装用電子部品を接続した電子部品モジュールにおける上述した問題を解決すべくなされたもので、半田などの熱融解型接続部材を使用することなく、貫通スルーホールによる層間接続も同時に達成できる信頼性の高い電極接続を達成できる電子部品モジュールおよびその製造方法を提供することを目的とする。
本発明はまた、ポリエステルフィルムのような低融点で熱可塑性の絶縁基板上に形成された電子回路に表面実装用電子部品が接続された信頼性の高い電子部品モジュールおよびその製造方法を提供することを目的とする。
本発明はさらにまた、表面実装用電子部品の回路パターンへの接続にあたって熱工程をほとんど必要としない低温プロセスで得られる電子部品モジュールおよびその製造方法を提供することを目的とする。
本発明はさらにまた、絶縁基板上の回路パターンに表面実装用電子部品が接続された電子部品モジュールをロール ツウ ロールの製造プロセスで作成することが可能な表面実装用電子部品の製造方法を提供することを目的とする。
本発明のこれらの目的は、複数の貫通孔が穿設された絶縁基板と、接続電極を前記貫通孔に挿入又は当接させて前記絶縁基板の一主面に固定された表面実装用電子部品と、前記絶縁基板の他主面に、その一部が前記表面実装用電子部品の接続電極と電気的に接触するよう形成された金属微粒子による回路パターンと、前記金属微粒子による回路パターン上に形成された金属めっき層とを有することを特徴とする電子部品モジュール及びその製造方法によって達成される。
本発明に使用される表面実装用電子部品としては、たとえば半導体チップ、チップ抵抗器、チップコンデンサー、コネクターあるいは各種のセンサー等のこれらと同様に絶縁基板に回路パターンと直接接続して実装される各種の電子部品が挙げられる。これらの表面実装用電子部品の接続電極は、表面実装型電子部品の電極パッド部にバンプボンダーあるいはワイヤーボンダーで直接金属電極付着させる方法、半田リフローなどで電極パッド部に半田ボールを形成する方法、表面実装用電子部品に感光性レジスト膜を塗布して、露光、現像工程を経てレジスト膜の底部に電極部に相当する部分だけを除去したレジストパターンを作製し、In, Sn, Ｂi, Ａg, Ｃu, Zn, Ni, Ａu, Pt, Rh, Ru, W, Os, Ir, Ｆｅ, Mn, Mo, Gｅ などのイオンを含む無電解メッキ浴に浸漬して電極部上に柱状の接続電極を形成させ、続いてレジスト膜を除去する方法、などによって形成することができる。これらの方法で形成された接続電極は、一般に金属バンプとも呼ばれ、電極の先端は柱状、球面のものが多いが、他の形状、たとえば円錐状、角錐状をなすものにも本発明を適用することが可能である。
表面実装用電子部品の柱状電極の形成方法には種々の方法が提案されている。たとえば、表面実装用電子部品の表面をパッシベーション用樹脂で包んだのち、電極部の上部のみパッシベーション膜をくり貫いて電極上部を開口し、開口部分に上述と同様な金属めっきを施したのち、パッシベーション膜を除去して接続電極を露出させることによって形成することができる。
本発明に使用される絶縁基板としては、たとえば、ポリエステルフィルム、ポリカーボネートフィルム、ポリエチレンフィルム、ポリプロピレンフィルム、ポリイミドフィルム、ポリサルフォンフィルム、ガラスクロスへの樹脂含浸紙、エポキシ樹脂含浸紙、フェノール樹脂含浸紙、ガラス基板、セラミックス基板、などを用いることができ、なかでも数十 nm 〜数μmの細孔を有するインク受容層を絶縁基板表面に塗布あるいは貼り付けてなる絶縁基板や紫外線受容層を絶縁基板表面に貼り付けてなる絶縁基板は、特に本発明に適している。これらの絶縁基板の厚さは、通常、３０μｍ〜３００μｍの範囲が適当である。
本発明の回路パターンの形成に用いられる金属微粒子としては、In, Sn, Ｂi, Ａg, Pｄ, Ｃu, Zn, Ni, Ａu, Pt, Rh, Ru, W, Os, Ir, Ｆｅ, Mn, Gｅ, Mo などの平均粒径 １ｎｍ 〜３ μｍ の粒子が用いられる。これらは単一粒子であってもよいが、混合粒子として用いることもできる。また２種以上の金属で構成される合金粒子であってもよい。かかる金属微粒子としては、真空蒸発法やスパッター法などで得られるクラスター粒子を分散媒に分散させたもの、水中の金属イオンを還元させて析出した金属微粒子を析出と同時に保護コロイドで被覆したものなどが例示され、これらは、有機溶剤や水に分散させて塗料やインクとして用いられる。本発明においては、平均粒径がサブμm以下の粒子は、分散の確保と酸化防止のため金属微粒子表面に保護コロイド層を被覆した金属コロイド粒子として用いられ、このような金属コロイド粒子は、インクジェットインクに適した高濃度で低粘度の分散体とすることが可能である。これらの金属微粒子の分散体は、インクジェットやデイスペンサーにより絶縁基板上に回路パターンを形成した後、分散媒を揮散させ、熱あるいは紫外線を照射して保護コロイドを破壊して金属微粒子どうしを互いに接触させることにより導電性の回路パターンを形成する。これらの金属微粒子は、樹脂バインダーおよび有機溶剤と混練してペーストあるいは塗料として用いることもできる。これらのペーストあるいは塗料はデイスペンサーに入れて直接回路パターンを形成したり、シルクスクリーンなどを通して回路パターンを印刷し、これらの回路パターンを乾燥・熱硬化させることにより導電性の回路パターンを形成する。なお、本発明における回路パターンには、単なる配線のためのもののほか、配線に接続されたIＦIＤ用のアンテナコイル、インダクタンス、キャパシタンスなどの機能素子を構成する導電パターンも含まれる。
本発明における金属めっき層は所望のめっき金属イオンを含む無電解めっき浴に浸漬することにより形成することができるが、めっき層がある程度成長した段階ではこれを電極として使用して電解めっきに切り替えることが望ましい。電解めっきを用いた場合には、めっき層の成長速度を著しく速めることが可能である。また、めっき工程に先立って上記各種の方法で形成した金属微粒子層をパラジウムイオンを含む溶液を含む水溶液に浸漬した後、無電解めっきを行なって無電解めっき金属層の成長を促進させたり、金属微粒子とパラジウム粒子との混合粒子、あるいは金属コロイド粒子とパラジウムコロイド粒子の合金コロイド粒子で回路パターンを形成して、無電解めっき金属層の成長速度を速めることができる。
本発明の電子部品モジュールは、たとえば、次の方法で作製される。
まず、絶縁基板の表面実装用電子部品の接続端子が挿入又は当接される位置に、レーザービームその他の方法により複数の貫通孔を穿設する。これらの貫通孔は後述するように、表面実装用電子部品の接続端子を絶縁基板の一主面に当接させて固定した後、他主面側から穿設するようにしてもよい。貫通孔の直径は、通常、５μｍ〜１ｍｍの範囲が好ましい。
次に、この絶縁基板の対応する貫通孔に、一主面側から表面実装用電子部品の接続端子が挿入又は当接される。このとき、表面実装用電子部品の下方あるいはこれに接触する絶縁基板上に、あらかじめ接着剤を塗布しておき、表面実装用電子部品を絶縁基板上に接着することが望ましい。
次いで、絶縁基板の他主面側に、金属コロイドを含むインクジェットインクで貫通孔と連結するように回路パターンが形成される。このとき表面実装用電子部品の接続端子が挿入又は当接された貫通孔内に金属微粒子が充填されて、接続端子と回路パターンは金属微粒子を介して電気的に接続される。回路パターンの形成は、インクジェットによる描画により行ってもよいが、他の方法により形成することも可能である。たとえば、エキシマレーザーなどのレーザービームを用いて貫通孔を形成する場合には、レーザービームにより回路パターンも同時に溝状に刻印し、この溝状の凹部に金属コロイドインキを流し込んで金属微粒子による回路パターンを形成し、その後に表面実装型電子部品の接続端子を貫通孔に当接又は挿入して接続端子と金属微粒子による回路パターンを電気的に接続させるようにしてもよい。
このようにして金属微粒子により表面実装用電子部品の接続端子と電気的に接続する回路パターンを形成した後、この回路パターン上に、金属めっき層が形成されて本発明の電子部品モジュールが完成する。
なお、本発明の電子部品モジュールには、公知の手段により、さらに他の機能を付与することも可能である。たとえば、絶縁基板の一主面側の少なくとも前記表面実装用電子部品が固定された領域を、ポッテイングや注型などの公知の手段により封止樹脂で被覆したり、絶縁基板の他主面側の少なくとも前記金属めっき層が形成された領域を、公知のホトリソグラフィ技術を用いて樹脂保護膜で被覆して、機械的な保護と耐水性の改善を図ることができる。これらの方法は、主面と他主面のいずれか一方だけに適用してもよいし、両方に適用してもよい。
本発明においては、表面実装用電子部品の接続端子（パッド面）と金属微粒子による回路パターンが貫通孔を介して電気的に接続されており、かつ金属めっきの際に、めっき液が金属微粒子層の粒子間の微小な空隙に浸透して金属微粒子の表面から金属めっき層が成長するため、金属微粒子の粒子間の微小な空隙をめっき金属で完全に埋めることも可能である。このため、金属微粒子による回路パターンの導電率が高くなるとともに金属微粒子と接続電極との間の接触抵抗が低下し、さらに機械的な強度も向上するため、曲げや衝撃などの外部応力や環境変化に対する信頼性が向上する。さらに、本発明の表面実装用電子部品の製造方法では、表面実装用電子部品の接続端子と配線パターンの接続に、半田付けなどの熱工程を必要としないので、絶縁基板としてポリエステルフィルムなどの低融点の熱可塑性材料を使用することが可能となる。さらにまた、本発明の表面実装用電子部品の製造方法では、絶縁基板上の回路パターンに表面実装用電子部品が接続された電子部品モジュールをロール ツウ ロールプロセスで作成することが可能であり、絶縁基板上の回路パターンに表面実装用電子部品が接続された電子部品モジュールを生産性よく作製することができる。
以上の本発明の効果を要約すると次のとおりである。
（１）表面実装用電子部品を用いた電子部品モジュールの作製時に半田などの熱溶融型接続部材を全く使用することなく、貫通スルーホールによる層間接続も同時に達成した状態で信頼性の高い電極接続が可能な電子モジュールおよびその製造方法が実現できる。
（２）ポリエステルフィルムのような低融点で熱可塑性の絶縁基板上に形成された電子回路に高い信頼性で電子部品を接続した電子部品モジュールおよびその製造方法が実現できる。
（３）表面実装用電子部品の絶縁基板上に作製した回路パターンへの接続を全く熱を印加しない低温プロセスでおこなうことができるため絶縁基板や表面実装用電子部品の選択幅や製造プロセス上の制限を大幅に解除できる。
（４）表面実装用電子部品の装填、回路パターン描画、回路パターン上へのめっき、のすべてのプロセスを同一ラインで行うロール ツウ ロールの製造プロセスが可能になる。
次に、本発明の実施の形態について説明する。
図１は、本発明の第１の実施の形態の電子部品モジュールの製造プロセスを説明するための流れ図、図２は、この製造プロセスによって作製される電子部品モジュールの各工程における構造を模式的に示す断面図である。
図１に示すように、この電子部品モジュールは、絶縁基板へ表面実装型電子部品の接続電極に対応させて貫通孔を形成する工程と、この絶縁基板の貫通孔に絶縁基板の一主面側から表面実装型電子部品の接続端子を挿入するとともに接着剤により絶縁基板に固定する工程と、絶縁基板の他主面に金属コロイドインクにより回路パターンを印刷する工程と、金属コロイドインクによる回路パターン上へ銅めっき層を形成する工程を経ることによって作製される。
以下、これらの工程を図２ (ａ) 〜図２ (ｃ) を参照しながら説明する。
先ず、図２(ａ) に示すように表面実装用電子部品１００の接続電極 １０２に対応させて絶縁基板１０に貫通孔 １ を形成する。次いで図２(ｂ) に示すように、絶縁基板１０の貫通孔１に表面実装用電子部品１００の接続電極１０２を差し込むとともに表面実装用電子部品１００と絶縁基板１０とを接着剤１０３で装着する。次いで絶縁基板１０の裏面に上記貫通孔１を通して接続電極極 １０２と連結するように金属コロイドを含むインクジェットインキで回路パターン１０４が印字される。得られた回路パターンを持つ実装基板を銅の無電解メッキ浴中に浸漬した後水洗・乾燥すると、図２ (ｃ) に示すように銀コロイドによる回路パターン上１０４上に銅のめっき膜１０５が析出して銀コロイド粒子と銅で形成された回路パターンに実装された電子モジュールが得られる。
図３は、本発明の第２の実施の形態の表面実装用電子部品の製造プロセスを説明するための流れ図、図４は、この製造プロセスによって作製される電子部品モジュールの各工程における構造を模式的に示す断面図である。
図３に示すように、この電子部品モジュールは、絶縁基板の他主面に金属コロイドインクにより回路パターンを形成する工程と、絶縁基板に、表面実装型電子部品の接続電極に対応させて貫通孔を形成する工程と、この絶縁基板の貫通孔に一主面側から表面実装型電子部品の端子を差し込むとともに接着剤により絶縁基板に固定する工程と、金属コロイドインクによる回路パターン上へ銅めっき層を形成する工程を経ることによって作製される。
以下、これらの工程を図３ (ａ) 〜図３ (ｄ) を参照しながら説明する。
先ず、図３ (ａ) に示すようにインクジェットあるいはシルクスクリーンにより絶縁基板１０の裏面に表面実装用電子部品の接続端子の装着位置と関連させて銀コロイドインクを用いて回路パターン １０４を形成する。次いで図３ (ｂ) に示すように表面実装用電子部品１００の接続電極 １０２に合わせた貫通孔 １ を形成し、次いで、図３ (ｃ)、に示すように、この貫通孔１０２に表面実装用電子部品 １００ の接続電極１０２を差し込むとともに表面実装用電子部品と絶縁基板１０とを接着剤１０３で装着する。しかる後、この絶縁基板を銅の無電解メッキ浴中に浸漬して水洗・乾燥したところ、図３ (ｄ) に示すように銀コロイドによる回路パターン１０４上に銅のめっき膜１０５が析出して銀コロイド粒子と銅で形成された回路パターンに実装された電子モジュールが得られた。
この電子モジュール作製工程において、図 ３ (ｃ) で表面実装部品が装着されたのち、所望によっては貫通孔に再度銀コロイドインクを塗布・乾燥して得た回路パターン上に、上記同様に銅めっき層を施すことを検討した結果、実装部品と回路パターンとの接触の信頼性を高めることができた。
図５は、本発明の第１の実施の形態の製造プロセスを説明するための流れ図、図６は、この製造プロセスによって作製される電子部品モジュールの各工程における構造を模式的に示す断面図である。
図５に示すように、この電子部品モジュールは、絶縁基板へ表面実装型電子部品の接続電極に対応させて貫通孔を形成する工程と、この絶縁基板の貫通孔に表面実装型電子部品の接続端子を挿入するとともに接着剤により絶縁基板に固定する工程と、装着された表面実装電子部品を保護シートにより封止する工程と、絶縁基板裏面へ銀コロイドインクにより回路パターンを印刷する工程と、銀コロイドインクによる回路パターン上へ銅めっき層を形成する工程を経ることによって作製される。
以下、これらの工程を図６ (ａ) 〜図６ (ｃ) を参照しながら説明する。
先ず、図６ (ａ)に示すように表面実装用電子部品１００の接続電極 １０２に対応させて絶縁基板１０に貫通孔 １ を形成する。次いで図６ (ｂ) に示すようにこの貫通孔１に表面実装用電子部品１００の接続電極１０２を差し込むとともに表面実装用電子部品１００の上部から保護シート１３０を置いて熱あるいは圧力を印加して、表面実装用電子部品１００を絶縁基板１０上に固定して封止した。保護シート１３０には、熱によって融解硬化するような樹脂シートあるいはシートの下面に接着剤を塗布したものを用いた。次いで、絶縁基板１０の裏面に上記貫通孔１を通して接続電極極 １０２と連結するように銀コロイドを含むインクジェットインキで回路パターン１０４を形成した。この実装基板を銅の無電解メッキ浴中に浸漬したのち水洗・乾燥したところ、図６ (ｃ) に示すように銀コロイドによる回路パターン上１０４上に銅のめっき膜１０５が析出して銀コロイド粒子と銅で形成された回路パターンに実装された電子モジュールが得られた。
図７は、本発明の第４の実施の形態の製造プロセスを説明するための流れ図、図８は、この製造プロセスによって作製される電子部品モジュールの各工程における構造を模式的に示す断面図である。
図７に示すようにこの電子部品モジュールは、絶縁基板に表面実装型電子部品の接続電極に対応させて貫通孔１を形成する工程と、絶縁基板の貫通孔に表面実装型電子部品の接続端子を挿入するとともに接着剤により接着する工程と、装着された表面実装電子部品を封止樹脂により封止する工程と、絶縁基板の他主面に銀コロイドインクにより回路パターンを形成する工程と、銀コロイドインクにより形成された回路パターン上への銅めっき層を形成する工程を経ることによって作製される。
以下、これらの工程を図８ (ａ) 〜図８ (ｃ) を参照しながら説明する。
先ず、図８ (ａ)に示すように表面実装用電子部品１００の接続電極 １０２に対応させて絶縁基板１０に貫通孔１を形成した。次いで図８ (ｂ) に示すようにこの貫通孔１に表面実装用電子部品の接続電極１０２を差し込むとともに、この表面実装用電子部品を包み込むように上部から封止樹脂１３０を滴下し、熱あるいは圧力を印加して表面実装用電子部品を絶縁基板上に固定して封止した。次いで、絶縁基板１０の裏面に上記貫通孔１を通して接続電極極 １０２と連結するように銀コロイドを含むインクジェットインキで回路パターン１０４が形成される。 得られた回路パターンを持つ実装基板を銅の無電解メッキ浴中に浸漬したのち水洗・乾燥すると、図８ (ｃ) に示すように銀コロイドによる回路パターン上１０４上に銅のめっき膜１０５が析出して銀コロイド粒子と銅で形成された回路パターンに実装された電子モジュールが得られる。
図９(ａ)から図９ (ｄ) には各種表面実装型電子部品を絶縁基板に実装して作製した電子部品モジュールの例を示した。それぞれの図における番号は、１：貫通孔、１０：絶縁基板、１００，１０６，１０８，１０９：表面実装電子部品、１０２：接続電極、１０５：銅めっき層、を示す。これらの図において銅めっき層は銀コロイド粒子層（図示していない）の上にめっきされている。
図９(ａ) はリードフレームのある表面実装型電子部品が実装された電子部品モジュール、図９ (ｂ) は差込端子１０７を挿入して接続できるようにした表面実装型コネクター１０６が実装された電子部品モジュール、図９ (ｃ) は表面実装型のチップコンデンサー１０８あるいは抵抗が実装された電子部品モジュール、図 ９ (ｄ) は表面実装型ベアチップ１０９が実装された電子部品モジュール、の例をそれぞれ示した。
本発明の第１の実施形態の製作工程を示す流れ図。 本発明の第１の実施形態の製作工程における各段階の構造を模式的に示した断面図。 本発明の第２の実施形態の製作工程を示す流れ図。 本発明の第２の実施形態の製作工程における各段階の構造を模式的に示した断面図。 本発明の第３の実施形態の製作工程を示す流れ図。 本発明の第３の実施形態の製作工程における各段階の構造を模式的に示した断面図。 本発明の第４の実施形態の製作工程を示す流れ図。 本発明の第４の実施形態の製作工程における各段階の構造を模式的に示した断面図。 各種表面実装型電子部品を絶縁基板に実装して作製した電子部品モジュールの例を示した図。
符号の説明
１…貫通孔、１０…絶縁基板、１００…表面実装用電子部品、１０２…接続端子、１０３…接着剤、１０４…回路パターン。

Claims (12)

  1. 複数の貫通孔が穿設された絶縁基板と、
    接続電極を前記貫通孔に挿入又は当接させて前記絶縁基板の一主面に固定された表面実装用電子部品と、
    前記絶縁基板の他主面に、その一部が前記表面実装用電子部品の接続電極と電気的に接触するよう形成された金属微粒子による回路パターンと、
    前記金属微粒子による回路パターン上に形成された金属めっき層と
    を有することを特徴とする電子部品モジュール。
  2. 前記絶縁基板の一主面側の少なくとも前記表面実装用電子部品が固定された領域が封止樹脂で覆われていることを特徴とする請求項１記載の電子部品モジュール。
  3. 前記金属めっき層の形成された他主面側の少なくとも前記金属めっき層の形成された領域が樹脂保護膜で覆われていることを特徴とする請求項１又は２記載の電子部品モジュール。
  4. 前記表面実装電子部品が、半導体チップ、チップ抵抗器、チップコンデンサー、コネクターから選ばれた少なくとも１種からなることを特徴とする請求項１乃至３のいずれか１項記載の電子部品モジュール。
  5. 前記回路パターンを形成する金属微粒子の平均粒径が、１ｎｍ〜３μｍであることを特徴とする請求項１乃至４のいずれか１項記載の電子部品モジュール。
  6. 前記回路パターンが、金属微粒子を含むインクジェットインクを用いた描画により形成されていることを特徴とする請求項１乃至５のいずれか１項記載の電子部品モジュール。
  7. 前記絶縁基板の貫通孔の直径が、０．５ 〜５μmであることを特徴とする請求項１乃至６のいずれか１項記載の電子部品モジュール。
  8. 前記表面実装用電子部品の接続端子の挿入された絶縁基板の貫通孔の他主面側に、一辺の長さが１μｍ〜１ｍｍの正方形相当の面積と１μm〜５０μmの深さをもつ、金属微粒子が充填される凹部が形成されていることを特徴とする請求項１乃至７のいずれか１項記載の電子部品モジュール。
  9. 回路パターンがＩＦＩＤ用のアンテナコイルを含むことを特徴とする請求項１乃至８のいずれか１項記載の電子部品モジュール。
  10. 前記表面実装用電子部品は、前記絶縁基板に接着剤で固定されていることを特徴とする請求項１乃至９のいずれか１項記載の電子部品モジュール。
  11. 絶縁基板に、実装すべき表面実装用電子部品の接続電極に対応させて貫通孔を形成する工程と、
    前記絶縁基板の貫通孔に一主面側から接続電極を挿入又は当接させて表面実装用電子部品を固定する工程と、
    前記絶縁基板の他主面側に前記表面実装用電子部品の接続端子と電気的に接触させて金属微粒子による回路パターンを形成する工程と、
    前記回路パターン上に金属めっき層を形成する工程と
    を有することを特徴とする電子部品モジュールの製造方法。
  12. 絶縁基板の一主面側に、少なくとも接続電極を該主面に当接させて表面実装用電子部品を固定する工程と、
    前記絶縁基板の他主面側から、前記表面実装用電子部品の接続電極と対応する位置に貫通孔を形成する工程と、
    前記絶縁基板の他主面側に前記表面実装用電子部品の接続端子と電気的に接触させて金属微粒子による回路パターンを形成する工程と、
    前記回路パターン上に金属めっき層を形成する工程と
    を有することを特徴とする電子部品モジュールの製造方法。
JP2004201124A 2004-07-07 2004-07-07 電子部品モジュールおよびその製造方法 Withdrawn JP2006024721A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004201124A JP2006024721A (ja) 2004-07-07 2004-07-07 電子部品モジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004201124A JP2006024721A (ja) 2004-07-07 2004-07-07 電子部品モジュールおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2006024721A true JP2006024721A (ja) 2006-01-26

Family

ID=35797784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004201124A Withdrawn JP2006024721A (ja) 2004-07-07 2004-07-07 電子部品モジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2006024721A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11624499B2 (en) 2020-11-30 2023-04-11 Nichia Corporation Planar light source

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11624499B2 (en) 2020-11-30 2023-04-11 Nichia Corporation Planar light source

Similar Documents

Publication Publication Date Title
US7132366B2 (en) Method for fabricating semiconductor components using conductive layer and grooves
TW522772B (en) Double-sided circuit board and multilayer wiring board comprising the same and process for producing double-sided circuit board
JP5123664B2 (ja) 半導体装置およびその製造方法
JP2003031719A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
WO2001086716A1 (en) Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same
US7419897B2 (en) Method of fabricating circuit board having different electrical connection structures
US7656677B2 (en) Multilayer electronic component and structure for mounting multilayer electronic component
JP4674710B2 (ja) 無線ｉｃタグの製造方法
JP4661122B2 (ja) 部品実装配線基板および配線基板への部品の実装方法
US7928559B2 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
US6555758B1 (en) Multiple blank for electronic components such as SAW components, and method of building up bumps, solder frames, spacers and the like
US11310914B2 (en) Circuit board, circuit module, method of manufacturing circuit board, and method of manufacturing circuit module
US20060286716A1 (en) Flip-chip mounting electronic component and method for producing the same, circuit board and method for producing the same, method for producing package
JP2005026573A (ja) 部品内蔵モジュールの製造方法
US9532468B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP4847499B2 (ja) 無線ｉｃタグの製造方法
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP2006024721A (ja) 電子部品モジュールおよびその製造方法
JP2009212160A (ja) 配線基板およびその製造方法
JP4193712B2 (ja) ランドを備える基板の製造方法
JP2001250842A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP6087061B2 (ja) バンプ及びバンプ形成方法
CN114005760A (zh) 一种半导体封装基板的制备方法
JP4381657B2 (ja) 回路基板および電子部品実装方法
JP2003110061A (ja) フリップチップ実装用電子部品及びその製造法、回路板及びその製造法、実装体の製造法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071002