CN114005760A - 一种半导体封装基板的制备方法 - Google Patents
一种半导体封装基板的制备方法 Download PDFInfo
- Publication number
- CN114005760A CN114005760A CN202111304026.1A CN202111304026A CN114005760A CN 114005760 A CN114005760 A CN 114005760A CN 202111304026 A CN202111304026 A CN 202111304026A CN 114005760 A CN114005760 A CN 114005760A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- metal
- circuit
- solder mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 105
- 229910052751 metal Inorganic materials 0.000 claims abstract description 105
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 claims abstract description 17
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000003466 welding Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 220
- 229910000679 solder Inorganic materials 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 17
- 239000010949 copper Substances 0.000 claims description 17
- 229910052802 copper Inorganic materials 0.000 claims description 16
- 239000010931 gold Substances 0.000 claims description 14
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 13
- 229910052737 gold Inorganic materials 0.000 claims description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- 239000012790 adhesive layer Substances 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 4
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 claims description 3
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 abstract description 20
- 238000005476 soldering Methods 0.000 abstract description 10
- 239000000463 material Substances 0.000 abstract description 9
- 238000010438 heat treatment Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052500 inorganic mineral Inorganic materials 0.000 description 1
- 239000002905 metal composite material Substances 0.000 description 1
- 239000011707 mineral Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明公开了一种半导体封装基板的制备方法，包括以下步骤：提供一核心板，于其表面形成金属层；在金属层上形成第一阻层，且于其中开设多个第一开口；于其中形成金属柱，并移除第一阻层；在金属柱上形成第二阻层，且于其中开设多个第二开口；于第二开口中形成第一线路层并移除第二阻层，且于第一线路层上形成介电层，在介电层中开设多个第三开口；在介电层上形成第三阻层，且于其中开设多个第四开口；于第三开口中形成第二线路层；移除核心板及金属层，并于金属柱上焊接芯片。通过将金属柱的材质由电镀焊锡改为镍金，从而提高了金属柱的结合性，提高了基板的生产良率和生产效率，大大降低了生产成本。
Description
技术领域
本发明涉及了PCB板技术领域，具体的是一种半导体封装基板的制备方法。
背景技术
现有的封装基板制备过程中需先制备一核心基板，再于核心基板上形成介电层及线路层，此技术具有布线密度低，层数多，导线长且阻抗高的问题，对于高频基板较难应用；又因迭层数多，其制程步骤也较复杂；且在制备过程中形成的金属柱采用的材质是电镀焊锡，使得在形成金属柱的过程中，电镀焊锡与电镀铜的结合力不够，在后续基板的制备过程中受热易发生分离，大大降低了基板的成型良率，增加了生产成本，降低了生产效率。
发明内容
为了克服现有技术中的缺陷，本发明实施例提供了一种半导体封装基板的制备方法，其用于解决上述问题中的至少一种。
本申请实施例公开了一种半导体封装基板的制备方法，通过将金属柱的材质由电镀焊锡改为镍金，镍金与电镀铜的结合力更好，从而提高了金属柱的结合性，在后续基板制备过程中金属柱不会因受热产生分离，提高了基板的生产良率和生产效率，大大降低了生产成本。
其中，一种半导体封装基板的制备方法，包括以下步骤：
提供一核心板，于所述核心板的表面形成金属层；
在所述金属层上形成第一阻层，且于其中间隔开设多个第一开口，以使部分所述金属层显露出来；
于所述第一开口中形成金属柱，并移除所述第一阻层，其中，所述金属柱的材质为镍金；
在所述金属柱上形成第二阻层，且于其中间隔开设多个第二开口；
于所述第二开口中形成第一线路层并移除所述第二阻层，且于所述第一线路层上形成介电层，在所述介电层中间隔开设多个第三开口，以露出部分所述第一线路层；
在所述介电层上形成第三阻层，且于其中间隔开设多个第四开口，以露出所述第一线路层；
于所述第三开口中形成第二线路层，以使所述第二线路层与所述第一线路层电性连接；
移除所述核心板及所述金属层，以使所述金属柱显露出来，并于所述金属柱上焊接芯片。
进一步的，在步骤“于所述核心板的表面形成金属层”前，包括于所述核心板的表面形成粘着层，并于所述粘着层上形成金属层。
进一步的，所述第一开口位于所述金属层中的径宽大于其位于所述第一阻层中的径宽。
进一步的，所述金属柱的制备方法具体包括以下步骤：
于所述第一开口内的金属层上形成镍金；
于所述镍金上形成电镀铜。
进一步的，在步骤“在所述金属层上形成第二阻层”前，包括以下步骤：
于所述金属层上形成第一防焊层，且所述第一防焊层的端面与所述金属柱的端面相齐平；
于所述金属柱及所述第一防焊层的表面形成第二阻层。
进一步的，所述第一线路层具有第一电性接触垫，以电性连接所述金属柱。
进一步的，在步骤“在所述介电层上形成第三阻层”前，包括于所述介电层、多数第三开口的表面及部分所述第一线路层上形成导电层，并于所述导电层上形成第三阻层。
进一步的，在步骤“于所述第三开口中形成第二线路层，以使所述第二线路层与所述第一线路层电性连接”后，还包括以下步骤：
移除所述第三阻层及其覆盖的导电层，以形成由所述介电层及所述第二线路层构成的增层结构；
于所述增层结构上形成多个电性连接第二线路层的第二电性接触垫；
于所述增层结构上再形成第二防焊层；
其中，所述第二防焊层设于所述介电层及所述第二电性接触垫上；
于所述第二防焊层中间隔开设多个第五开口以使部分所述第二电性接触垫显露出来。
进一步的，在步骤“并于所述金属柱上焊接芯片”中，还包括于所述第一防焊层及所述第二防焊层上形成支撑层；
于所述支撑层中间隔开设多个第六开口，以露出所述第二电性接触垫、所述金属柱、部分所述第一防焊层及部分所述第二防焊层；
于所述第二电性接触垫上连接焊球，以供外接印刷电路板；
于所述金属柱上由电镀金连接芯片。
进一步的，所述电镀金及所述焊球的材质为锡铅(Sn/Pb)、锡银(Sn/Ag)、无铅焊料(SAC)、及锡(Sn)的低熔点焊料其中之一。
本发明的有益效果如下：
通过将金属柱的材质由电镀焊锡改为镍金，镍金与电镀铜的结合力更好，从而提高了金属柱的结合性，在后续基板制备过程中金属柱不会因受热产生分离，提高了基板的生产良率和生产效率，大大降低了生产成本。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例中半导体封装基板形成粘着层及金属层的剖面图；
图2是本发明实施例中半导体封装基板形成第一阻层及第一开口的剖面图；
图3至图4是本发明实施例中半导体封装基板形成金属柱的剖面图；
图5至图6是本发明实施例中半导体封装基板形成第一防焊层及第二阻层的剖面图；
图7至图8是本发明实施例中半导体封装基板形成第一线路层的剖面图；
图9至图12是本发明实施例中半导体封装基板形成增层结构的剖面图；
图13至图14是本发明实施例中半导体封装基板继续形成增层结构的剖面图；
图15至图16是本发明实施例中半导体封装基板移除核心板、粘着层及金属层的剖面图；
图17是本发明实施例中半导体封装基板连接焊球及芯片的剖面图。
以上附图的附图标记：20、核心板；201、粘着层；202、金属层；21、第一阻层；210、第一开口；22、第二阻层；220、第二开口；23、第一防焊层；24、金属柱；240、电镀镍金；240＇、化学镍金；241、电镀铜；25、增层结构；251、介电层；2510、第三开口；252、导电层；253、第三阻层；2530、第四开口；254、第二线路层；26、第二电性接触垫；27、第二防焊层；28、第五开口；29、支撑层；290、第六开口；30、芯片；31、焊球；32、第一电性接触垫；33、第一线路层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或隐含地包括一个或者更多个该特征。
本申请所述的半导体封装基板的制备方法，通过将金属柱的材质由电镀焊锡改为镍金，镍金与电镀铜的结合力更好，从而提高了金属柱的结合性，在后续基板制备过程中金属柱不会因受热产生分离，提高了基板的生产良率和生产效率，大大降低了生产成本。
下面结合附图1～图17及实施例对本发明进行详细说明。
本实施例所述半导体封装基板的制备方法，包括以下步骤：
首先，提供一核心板20。于所述核心板20的两个表面形成粘着层201。且于所述粘着层201上形成金属层202。所述金属层202的的材质为铜箔。
其次，在所述金属层202上形成第一阻层21。所述的第一阻层21为液态光阻或干膜等光阻层。且于所述第一阻层21中间隔开设多个第一开口210，以使部分所述金属层202显露出来。所述第一开口210通过蚀刻形成。其中，因等向性蚀刻效应，所述金属层202被移除范围的径宽大于所述第一阻层21被移除范围的径宽。
其次，于所述第一开口210中形成金属柱24，并移除所述第一阻层21。其中，所述金属柱24的材质更改为镍金，相对于现有技术中所述金属柱24采用的电镀焊锡材质，能大大提高其与电镀铜241的结合力，从而使得成型的基板结合力更好，质量更高。
其次，在所述金属柱24上形成第二阻层22。且于所述第二阻层22中间隔开设多个第二开口220，以使所述金属柱24显露出来。
其次，于所述第二开口220中形成第一线路层33并移除所述第二阻层22。所述第一线路层33具有第一电性接触垫32以于第一防焊层23上电性连接所述金属柱24。且进行增层制程。于所述第一线路层33上形成介电层251。在所述介电层251中间隔开设多个第三开口2510，以露出部分所述第一线路层33。
其次，在所述介电层251上形成第三阻层253。且于所述第三阻层253中间隔开设多个第四开口2530，以露出所述第一线路层33。所述第三阻层253为干膜或液态光阻等光阻层。所述第三阻层253通过印刷、旋涂或贴合等方式形成。所述第三开口2510是通过曝光、显影等方式对所述第三阻层253加以图案化，以形成所述第三开口2510。
然后，于所述第三开口2510中形成第二线路层254，以使所述第二线路层254与所述第一线路层33电性连接。所述第一线路层33及所述第二线路层254的材料均系为铜(Cu)、金(Au)及高铅(High Lead)的高熔点金属其中之一。根据本领域技术人员实际操作的经验，由于铜为成熟的电矿材料且成本较低，因此，以电镀铜241较佳，但非以此为限。
最后，移除所述核心板20及所述金属层202，以使所述金属柱24显露出来。并于所述金属柱24上由电镀金焊接芯片30，再进行回焊。
具体的，在本实施例中，因等向性蚀刻效应，所述第一开口210位于所述金属层202中的径宽大于其位于所述第一阻层21中的径宽。
具体参照图3，在本实施例中，所述金属柱24的制备方法具体包括以下步骤：
于所述第一开口210内的金属层202上形成电镀镍金240。
于所述电镀镍金240上形成电镀铜241，使所述金属柱24由电镀镍金240及电镀铜241构成。
具体参照图4，在一个可选的实施方式中，所述金属柱24的制备方法具体还可包括以下步骤：
于所述第一开口210内的金属层202上沉积化学镍金240＇。
于所述化学镍金240＇上形成一层电镀铜241，使所述金属柱24由所述化学镍金240＇及所述电镀铜241构成。
具体的，在本实施例中，在步骤“在所述金属层202上形成第二阻层22”前，包括以下步骤：
首先，于所述金属层202上形成第一防焊层23，并移除所述第一阻层21，且使所述第一防焊层23的端面与所述金属柱24的端面相齐平。
然后，于所述金属柱24及所述第一防焊层23的表面形成第二阻层22，并于所述第二阻层22中形成多个第二开口220，以使所述金属柱24及所述第一防焊层23显露出来。
具体的，在本实施例中，所述第一线路层33具有第一电性接触垫32，以电性连接所述金属柱24。
具体的，在本实施例中，在步骤“在所述介电层251上形成第三阻层253”前，包括于所述介电层251、多数第三开口2510的表面及部分所述第一线路层33上形成导电层252，并于所述导电层252上形成第三阻层253。所述的导电层252主要作为后述电镀金属所需的电流传导路径，其可由金属、合金、沉积数层金属层202、或导电高分子材料所构成。
具体参照图11、图12、图13，在本实施例中，在步骤“于所述第三开口2510中形成第二线路层254，以使所述第二线路层254与所述第一线路层33电性连接”后，还包括以下步骤：
首先，移除所述第三阻层253及其覆盖的导电层252，以形成由所述介电层251及所述第二线路层254构成的增层结构25。
其次，依照此增层制法继续增加线路，于所述增层结构25上形成多个电性连接第二线路层254的第二电性接触垫26。
然后，于所述增层结构25上再形成第二防焊层27；其中，所述第二防焊层27设于所述介电层251及所述第二电性接触垫26上。
最后，于所述第二防焊层27中间隔开设多个第五开口28以使部分所述第二电性接触垫26显露出来。
具体参照图15、图16，在本实施例中，在步骤“并于所述金属柱24上焊接芯片30”中，还包括以下步骤：
首先，为避免封装基板产生翘曲，于所述第一防焊层23及所述第二防焊层27上形成支撑层29。所述支撑层29的材质为金属、陶瓷或金属复合材料。所述金属层202以材质为环氧树脂接合剂的黏着剂结合于所述第一防焊层23及所述第二防焊层27上。
其次，于所述支撑层29中间隔开设多个第六开口290，以露出所述第二电性接触垫26、所述金属柱24、部分所述第一防焊层23及部分所述第二防焊层27。
然后，于所述第二电性接触垫26上连接焊球31，以供外接印刷电路板。
最后，于所述金属柱24上由电镀金连接芯片30。
具体的，在本实施例中，所述电镀金及所述焊球31的材质为锡铅(Sn/Pb)、锡银(Sn/Ag)、无铅焊料(SAC)、及锡(Sn)的低熔点焊料其中之一。
本发明中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种半导体封装基板的制备方法，其特征在于，包括以下步骤：
提供一核心板，于所述核心板的表面形成金属层；
在所述金属层上形成第一阻层，且于其中间隔开设多个第一开口，以使部分所述金属层显露出来；
于所述第一开口中形成金属柱，并移除所述第一阻层，其中，所述金属柱的材质为镍金；
在所述金属柱上形成第二阻层，且于其中间隔开设多个第二开口；
于所述第二开口中形成第一线路层并移除所述第二阻层，且于所述第一线路层上形成介电层，在所述介电层中间隔开设多个第三开口，以露出部分所述第一线路层；
在所述介电层上形成第三阻层，且于其中间隔开设多个第四开口，以露出所述第一线路层；
于所述第三开口中形成第二线路层，以使所述第二线路层与所述第一线路层电性连接；
移除所述核心板及所述金属层，以使所述金属柱显露出来，并于所述金属柱上焊接芯片。
2.根据权利要求1所述的半导体封装基板的制备方法，其特征在于，在步骤“于所述核心板的表面形成金属层”前，包括于所述核心板的表面形成粘着层，并于所述粘着层上形成金属层。
3.根据权利要求1所述的半导体封装基板的制备方法，其特征在于，所述第一开口位于所述金属层中的径宽大于其位于所述第一阻层中的径宽。
4.根据权利要求1所述的半导体封装基板的制备方法，其特征在于，所述金属柱的制备方法具体包括以下步骤：
于所述第一开口内的金属层上形成镍金；
于所述镍金上形成电镀铜。
5.根据权利要求1所述的半导体封装基板的制备方法，其特征在于，在步骤“在所述金属层上形成第二阻层”前，包括以下步骤：
于所述金属层上形成第一防焊层，且所述第一防焊层的端面与所述金属柱的端面相齐平；
于所述金属柱及所述第一防焊层的表面形成第二阻层。
6.根据权利要求1所述的半导体封装基板的制备方法，其特征在于，所述第一线路层具有第一电性接触垫，以电性连接所述金属柱。
7.根据权利要求1所述的半导体封装基板的制备方法，其特征在于，在步骤“在所述介电层上形成第三阻层”前，包括于所述介电层、多数第三开口的表面及部分所述第一线路层上形成导电层，并于所述导电层上形成第三阻层。
8.根据权利要求1所述的半导体封装基板的制备方法，其特征在于，在步骤“于所述第三开口中形成第二线路层，以使所述第二线路层与所述第一线路层电性连接”后，还包括以下步骤：
移除所述第三阻层及其覆盖的导电层，以形成由所述介电层及所述第二线路层构成的增层结构；
于所述增层结构上形成多个电性连接第二线路层的第二电性接触垫；
于所述增层结构上再形成第二防焊层；
其中，所述第二防焊层设于所述介电层及所述第二电性接触垫上；
于所述第二防焊层中间隔开设多个第五开口以使部分所述第二电性接触垫显露出来。
9.根据权利要求1所述的半导体封装基板的制备方法，其特征在于，在步骤“并于所述金属柱上焊接芯片”中，还包括于所述第一防焊层及所述第二防焊层上形成支撑层；
于所述支撑层中间隔开设多个第六开口，以露出所述第二电性接触垫、所述金属柱、部分所述第一防焊层及部分所述第二防焊层；
于所述第二电性接触垫上连接焊球，以供外接印刷电路板；
于所述金属柱上由电镀金连接芯片。
10.根据权利要求9所述的半导体封装基板的制备方法，其特征在于，所述电镀金及所述焊球的材质为锡铅(Sn/Pb)、锡银(Sn/Ag)、无铅焊料(SAC)、及锡(Sn)的低熔点焊料其中之一。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111304026.1A CN114005760A (zh) | 2021-11-05 | 2021-11-05 | 一种半导体封装基板的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111304026.1A CN114005760A (zh) | 2021-11-05 | 2021-11-05 | 一种半导体封装基板的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114005760A true CN114005760A (zh) | 2022-02-01 |
Family
ID=79927775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111304026.1A Pending CN114005760A (zh) | 2021-11-05 | 2021-11-05 | 一种半导体封装基板的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114005760A (zh) |
-
2021
- 2021-11-05 CN CN202111304026.1A patent/CN114005760A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3670917B2 (ja) | 半導体装置及びその製造方法 | |
| JP5326281B2 (ja) | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ | |
| KR101168263B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| WO2014155455A1 (ja) | 配線基板 | |
| CN103794515B (zh) | 芯片封装基板和结构及其制作方法 | |
| US8671564B2 (en) | Substrate for flip chip bonding and method of fabricating the same | |
| JP6210777B2 (ja) | バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法 | |
| US10080295B2 (en) | Circuit board structure | |
| US20080185711A1 (en) | Semiconductor package substrate | |
| US6708398B2 (en) | Substrate for use in package of semiconductor device, semiconductor package using the substrate, and methods for manufacturing the substrate and the semiconductor package | |
| JP2004134679A (ja) | コア基板とその製造方法、および多層配線基板 | |
| JP4835629B2 (ja) | 半導体装置の製造方法 | |
| CN114005760A (zh) | 一种半导体封装基板的制备方法 | |
| JP2014192177A (ja) | 配線基板 | |
| JP4429435B2 (ja) | バンプ付き二層回路テープキャリアおよびその製造方法 | |
| US20110061907A1 (en) | Printed circuit board and method of manufacturing the same | |
| CN115706017A (zh) | 一种封装机构及其制备方法 | |
| JP4161463B2 (ja) | チップキャリアの製造方法 | |
| US9673063B2 (en) | Terminations | |
| CN108305864A (zh) | 新型端子 | |
| JP2013077726A (ja) | 半導体パッケージの製造方法 | |
| CN216288317U (zh) | 一种封装机构 | |
| JP5066311B2 (ja) | 配線基板 | |
| JP2000340594A (ja) | 転写バンプシートとその製造方法 | |
| JP2002151627A (ja) | 半導体装置、その製造方法および実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |