JP2003282769A - チップ実装基板、チップ実装基板の製造方法、及び、電子機器 - Google Patents
チップ実装基板、チップ実装基板の製造方法、及び、電子機器Info
- Publication number
- JP2003282769A JP2003282769A JP2002082495A JP2002082495A JP2003282769A JP 2003282769 A JP2003282769 A JP 2003282769A JP 2002082495 A JP2002082495 A JP 2002082495A JP 2002082495 A JP2002082495 A JP 2002082495A JP 2003282769 A JP2003282769 A JP 2003282769A
- Authority
- JP
- Japan
- Prior art keywords
- chip mounting
- substrate
- elastic body
- elastic
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Abstract
(57)【要約】
【課題】 チップ実装基板、チップ実装基板の製造方
法、及び、電子機器に関し、基板の剛性に依存せずに高
い接合力を維持して信頼性を向上する。 【解決手段】 チップ実装基板１上に設置した電極の外
部接続部３、前記外部接続部３の一部に形成された弾性
体４、及び、前記外部接続部３とともに前記弾性体４を
被覆するように形成された金属膜５とから構成された弾
性体電極パッド２を設ける。
法、及び、電子機器に関し、基板の剛性に依存せずに高
い接合力を維持して信頼性を向上する。 【解決手段】 チップ実装基板１上に設置した電極の外
部接続部３、前記外部接続部３の一部に形成された弾性
体４、及び、前記外部接続部３とともに前記弾性体４を
被覆するように形成された金属膜５とから構成された弾
性体電極パッド２を設ける。
Description
【０００１】
【発明の属する技術分野】本発明はチップ実装基板、チ
ップ実装基板の製造方法、及び、電子機器に関するもの
であり、特に、半導体ベアチップを接着剤を用いて回路
基板上にフリップチップ実装する際の接合力を高めるた
めの電極パッドの構成に特徴のあるチップ実装基板、チ
ップ実装基板の製造方法、及び、電子機器に関するもの
である。
ップ実装基板の製造方法、及び、電子機器に関するもの
であり、特に、半導体ベアチップを接着剤を用いて回路
基板上にフリップチップ実装する際の接合力を高めるた
めの電極パッドの構成に特徴のあるチップ実装基板、チ
ップ実装基板の製造方法、及び、電子機器に関するもの
である。
【０００２】
【従来の技術】近年、電子機器の小型化や高機能化の進
展に伴い、その回路部品の実装方法においても高密度化
が要求されつつあり、特に、半導体集積回路チップの実
装分野においては、パッケージをなくして半導体ベアチ
ップを実装基板に直接実装するフリップチップ実装が行
われるようになり、それによって、電子機器の小型化及
び高密度化に対応している。
展に伴い、その回路部品の実装方法においても高密度化
が要求されつつあり、特に、半導体集積回路チップの実
装分野においては、パッケージをなくして半導体ベアチ
ップを実装基板に直接実装するフリップチップ実装が行
われるようになり、それによって、電子機器の小型化及
び高密度化に対応している。
【０００３】ここで、図６を参照して従来のベアチップ
のフリップチップ実装の一例を説明する。 図６参照 図６は、従来のベアチップのフリップチップ実装の状態
を示す概略的要部断面図であり、チップ側電極３２を介
してバンプ３３を設けた半導体ベアチップ３１と、基板
側電極３５を設けたガラスエポキシ基板３４とを対向さ
せ、バンプ３３と基板側電極３５とを接触させた状態で
半導体ベアチップ３１とガラスエポキシ基板３４との間
に接着剤３６を充填させたのち、硬化させる。
のフリップチップ実装の一例を説明する。 図６参照 図６は、従来のベアチップのフリップチップ実装の状態
を示す概略的要部断面図であり、チップ側電極３２を介
してバンプ３３を設けた半導体ベアチップ３１と、基板
側電極３５を設けたガラスエポキシ基板３４とを対向さ
せ、バンプ３３と基板側電極３５とを接触させた状態で
半導体ベアチップ３１とガラスエポキシ基板３４との間
に接着剤３６を充填させたのち、硬化させる。
【０００４】この場合、接着剤３６の硬化収縮力による
バンプ３３と基板側電極３５との物理的接触によって、
はんだやＡｕ−Ａｕ間の固相拡散反応を用いることなく
半導体ベアチップ３１とガラスエポキシ基板３４との間
の電気的な導通が得られることになる。
バンプ３３と基板側電極３５との物理的接触によって、
はんだやＡｕ−Ａｕ間の固相拡散反応を用いることなく
半導体ベアチップ３１とガラスエポキシ基板３４との間
の電気的な導通が得られることになる。
【０００５】この様な接着剤を用いた接合構造は、あく
まで機械的に接触しているだけであり、はんだを用いた
接合や、Ａｕ−Ａｕ間の固相拡散反応を利用した接合と
は性格を異にしているので、図７を参照して接合原理を
説明する。
まで機械的に接触しているだけであり、はんだを用いた
接合や、Ａｕ−Ａｕ間の固相拡散反応を利用した接合と
は性格を異にしているので、図７を参照して接合原理を
説明する。
【０００６】図７参照
図７は、従来のベアチップのフリップチップ実装の接合
原理を示すバンプ近傍の拡大断面図であり、接触が維持
されている状況ではバンプ３３の先端と、基板側電極３
５は向きが逆で大きさの等しい接触抗力３７によって互
いに押し合っている。
原理を示すバンプ近傍の拡大断面図であり、接触が維持
されている状況ではバンプ３３の先端と、基板側電極３
５は向きが逆で大きさの等しい接触抗力３７によって互
いに押し合っている。
【０００７】この接合方式において接触抗力３７が発生
し続ける、即ち、接触状態を維持することができるの
は、接合後のバンプ３３の周辺部分に残留応力が蓄えら
れているためであると推定されている。
し続ける、即ち、接触状態を維持することができるの
は、接合後のバンプ３３の周辺部分に残留応力が蓄えら
れているためであると推定されている。
【０００８】この場合の残留応力の蓄えられ方には様々
な形態が考えられるが、最も支配的なメカニズムとして
は、ガラスエポキシ基板３４のような樹脂基板の場合に
は、接合の際の加圧によって基板側電極３５の撓みやガ
ラスエポキシ基板３４の変形が発生し、これらがバネの
ように元に戻ろうとする力が弾性ひずみとして蓄えられ
ていると考えられる。
な形態が考えられるが、最も支配的なメカニズムとして
は、ガラスエポキシ基板３４のような樹脂基板の場合に
は、接合の際の加圧によって基板側電極３５の撓みやガ
ラスエポキシ基板３４の変形が発生し、これらがバネの
ように元に戻ろうとする力が弾性ひずみとして蓄えられ
ていると考えられる。
【０００９】
【発明が解決しようとする課題】しかし、接合の信頼性
を確認するために温度サイクル試験などを行うと、サイ
クル数を重ねていくうちに接合部がオープン不良を発生
するという問題がある。
を確認するために温度サイクル試験などを行うと、サイ
クル数を重ねていくうちに接合部がオープン不良を発生
するという問題がある。
【００１０】この様なオープン不良の原因にはさまざま
なモードが考えられるが、その一つとして、接合部で接
触状態を維持していた残留応力が度重なる熱ストレスに
よって緩和されて失われて接触抗力３７がゼロになって
接触状態を維持できなくなるため、結果的にオープンと
なることが挙げられる。
なモードが考えられるが、その一つとして、接合部で接
触状態を維持していた残留応力が度重なる熱ストレスに
よって緩和されて失われて接触抗力３７がゼロになって
接触状態を維持できなくなるため、結果的にオープンと
なることが挙げられる。
【００１１】一方、例えば、アルミナ基板のような、ガ
ラスエポキシ基板と比べると極めて剛性の高い材質も基
板材料として用いられているが、アルミナ基板の場合に
は、接合プロセスの過程でバンプを基板側電極に押し付
けても、アルミナ基板はまったく変形せず、当然なが
ら、基板側電極も全く撓むことがない。したがって、ガ
ラスエポキシ基板の場合と異なり、アルミナ基板や基板
側電極の変形によって、弾性ひずみが蓄えられることは
ない。
ラスエポキシ基板と比べると極めて剛性の高い材質も基
板材料として用いられているが、アルミナ基板の場合に
は、接合プロセスの過程でバンプを基板側電極に押し付
けても、アルミナ基板はまったく変形せず、当然なが
ら、基板側電極も全く撓むことがない。したがって、ガ
ラスエポキシ基板の場合と異なり、アルミナ基板や基板
側電極の変形によって、弾性ひずみが蓄えられることは
ない。
【００１２】そこで、実装基板の材料の違いだけを比較
できるような条件、即ち、接着剤の種類、接合後の接着
剤層の厚さ、或いは、バンプやパターンなどの形状とい
った、信頼性に影響を与える因子をすべて同一とした条
件のもとで、ガラスエポキシ基板とアルミナ基板を用い
て素子接合試料を製作し、温度サイクル試験を行うと、
アルミナ基板を用いた試料のほうに、ガラスエポキシ基
板を用いた試料の１０分の１程度の少ないサイクル数に
おいて、オープン不良が発生し始めることが判明した。
できるような条件、即ち、接着剤の種類、接合後の接着
剤層の厚さ、或いは、バンプやパターンなどの形状とい
った、信頼性に影響を与える因子をすべて同一とした条
件のもとで、ガラスエポキシ基板とアルミナ基板を用い
て素子接合試料を製作し、温度サイクル試験を行うと、
アルミナ基板を用いた試料のほうに、ガラスエポキシ基
板を用いた試料の１０分の１程度の少ないサイクル数に
おいて、オープン不良が発生し始めることが判明した。
【００１３】これは、実装基板側の変形による弾性ひず
みの蓄えが、どれだけ接着剤接合の信頼性に寄与してい
るかを示していると言え、アルミナ基板のような剛性の
高い基板材料は、接着剤接合の不得手とする対象であ
り、接着剤接合の適用用途を制限する要因の一つとなっ
ていた。
みの蓄えが、どれだけ接着剤接合の信頼性に寄与してい
るかを示していると言え、アルミナ基板のような剛性の
高い基板材料は、接着剤接合の不得手とする対象であ
り、接着剤接合の適用用途を制限する要因の一つとなっ
ていた。
【００１４】したがって、本発明は、基板の剛性に依存
せずに高い接合力を維持して信頼性を向上することを目
的とする。
せずに高い接合力を維持して信頼性を向上することを目
的とする。
【００１５】
【課題を解決するための手段】図１は、本発明の原理的
構成の説明図であり、ここで、図１を参照して本発明に
おける課題を解決するための手段を説明する。 図１参照 上記の目的を達成するために、本発明は、チップ実装基
板において、チップ実装基板１上に設置した電極の外部
接続部３、前記外部接続部３上の一部に形成された弾性
体４、及び、前記外部接続部３とともに前記弾性体４を
被覆するように形成された金属膜５とから構成された弾
性体電極パッド２を備えたことを特徴とする。
構成の説明図であり、ここで、図１を参照して本発明に
おける課題を解決するための手段を説明する。 図１参照 上記の目的を達成するために、本発明は、チップ実装基
板において、チップ実装基板１上に設置した電極の外部
接続部３、前記外部接続部３上の一部に形成された弾性
体４、及び、前記外部接続部３とともに前記弾性体４を
被覆するように形成された金属膜５とから構成された弾
性体電極パッド２を備えたことを特徴とする。
【００１６】このように、軟らかい実装基板材料のたわ
みに相当する弾性ひずみを蓄積させる機構、即ち、弾性
体電極パッド２を電極の外部接続部３上に設けることに
より、剛性の高い材質の基板を用いる場合でも、他の構
造部材に応力緩和が発生しても端子間の接続が失われる
ことがなく、接着剤接合によって優れた信頼性を発揮さ
せることが可能となる。
みに相当する弾性ひずみを蓄積させる機構、即ち、弾性
体電極パッド２を電極の外部接続部３上に設けることに
より、剛性の高い材質の基板を用いる場合でも、他の構
造部材に応力緩和が発生しても端子間の接続が失われる
ことがなく、接着剤接合によって優れた信頼性を発揮さ
せることが可能となる。
【００１７】即ち、弾性体４は応力を受けて変形する
が、応力が取り除かれると元の形状に速やかに回復する
特性を備えている。そのため、接合プロセスの過程でバ
ンプから応力を受けた場合、弾性体４が応力により激し
く変形するが、変形した弾性体４は、元の形状に回復し
ようとする弾性力を以って金属膜５およびバンプを押し
返すため、バンプと金属膜５の界面には常に接触抗力が
生じている。また、バンプに押しつぶされた状態でも、
金属膜５と基板側の電極の外部接続部３の接続は維持さ
れるため、接触抗力が失われない限り、バンプと外部接
続部３の間の電気的な接触が維持されることになる。
が、応力が取り除かれると元の形状に速やかに回復する
特性を備えている。そのため、接合プロセスの過程でバ
ンプから応力を受けた場合、弾性体４が応力により激し
く変形するが、変形した弾性体４は、元の形状に回復し
ようとする弾性力を以って金属膜５およびバンプを押し
返すため、バンプと金属膜５の界面には常に接触抗力が
生じている。また、バンプに押しつぶされた状態でも、
金属膜５と基板側の電極の外部接続部３の接続は維持さ
れるため、接触抗力が失われない限り、バンプと外部接
続部３の間の電気的な接触が維持されることになる。
【００１８】この場合、弾性体４としては、ヤング率が
室温下で１ＧＰａ以下、好適には１００ＭＰａ以下、よ
り好適には１０ＭＰａ以下の材料から構成されることが
望ましく、例えば、シリコーンゴム、クロロプレンゴ
ム、イソプレンゴム、或いは、ブタジェンゴム等が望ま
しく、特に、弾性力と取扱の容易性の観点からシリコー
ンゴムが望ましい。
室温下で１ＧＰａ以下、好適には１００ＭＰａ以下、よ
り好適には１０ＭＰａ以下の材料から構成されることが
望ましく、例えば、シリコーンゴム、クロロプレンゴ
ム、イソプレンゴム、或いは、ブタジェンゴム等が望ま
しく、特に、弾性力と取扱の容易性の観点からシリコー
ンゴムが望ましい。
【００１９】また、弾性体４を被覆する金属膜５として
は、弾性体４側から少なくとも安価で導電性に優れるＣ
ｕを主成分とする導電層、Ｎｉ等のバリアメタル層、及
び、導電性に優れるともに酸化されにくいＡｕ或いはＰ
ｔ等の導電性被覆層から構成することが望ましい。
は、弾性体４側から少なくとも安価で導電性に優れるＣ
ｕを主成分とする導電層、Ｎｉ等のバリアメタル層、及
び、導電性に優れるともに酸化されにくいＡｕ或いはＰ
ｔ等の導電性被覆層から構成することが望ましい。
【００２０】また、本発明は、チップ実装基板の製造方
法において、チップ実装基板上に設置した電極の外部接
続部３に、シリコーンゴムの主剤と硬化剤を混合した液
体をマスクを用いて塗布したのち、８０〜１５０℃に加
熱して硬化させて弾性体４を形成する工程、及び、前記
弾性体４が露出しないように金属膜５で完全に被覆する
工程を有することを特徴とする。
法において、チップ実装基板上に設置した電極の外部接
続部３に、シリコーンゴムの主剤と硬化剤を混合した液
体をマスクを用いて塗布したのち、８０〜１５０℃に加
熱して硬化させて弾性体４を形成する工程、及び、前記
弾性体４が露出しないように金属膜５で完全に被覆する
工程を有することを特徴とする。
【００２１】この様に、弾性体４を形成する際に、シリ
コーンゴムの主剤と硬化剤を混合した液体をマスクを用
いて塗布したのち、８０〜１５０℃に加熱して硬化させ
ることによって、硬化物から低分子量のシロキサン等の
電気的な障害を誘発する副生物を除去することができ
る。
コーンゴムの主剤と硬化剤を混合した液体をマスクを用
いて塗布したのち、８０〜１５０℃に加熱して硬化させ
ることによって、硬化物から低分子量のシロキサン等の
電気的な障害を誘発する副生物を除去することができ
る。
【００２２】また、上述のチップ実装基板１に半導体ベ
アチップ或いは強誘電体光集積回路チップ等のベアチッ
プを実装するためには、弾性体電極パッド２と、ベアチ
ップに設けたバンプとが対向するように接触させたの
ち、接着剤を用いて接合すれば良い。
アチップ或いは強誘電体光集積回路チップ等のベアチッ
プを実装するためには、弾性体電極パッド２と、ベアチ
ップに設けたバンプとが対向するように接触させたの
ち、接着剤を用いて接合すれば良い。
【００２３】また、上述のベアチップをチップ実装基板
１に実装したチップ実装体を搭載することによって、稼
働中の熱サイクルによってバンプと弾性体電極パッド２
とが電気的にオープン状態になることがなく、電子機器
の信頼性を向上することができる。
１に実装したチップ実装体を搭載することによって、稼
働中の熱サイクルによってバンプと弾性体電極パッド２
とが電気的にオープン状態になることがなく、電子機器
の信頼性を向上することができる。
【００２４】
【発明の実施の形態】ここで、図２乃至図５を参照し
て、本発明の実施の形態を説明するが、まず、図２及び
図３を参照して本発明の実施の形態の弾性体電極パッド
の製造工程を説明する。なお、各図は、弾性体電極パッ
ドを形成する基板側電極の外部接続部近傍の要部断面図
である。
て、本発明の実施の形態を説明するが、まず、図２及び
図３を参照して本発明の実施の形態の弾性体電極パッド
の製造工程を説明する。なお、各図は、弾性体電極パッ
ドを形成する基板側電極の外部接続部近傍の要部断面図
である。
【００２５】図２（ａ）参照
まず、基板側電極１２を形成したアルミナ実装基板１１
を用意する。この場合の基板側電極１２は、端部におい
て、後述する図４（ａ）に示すパッド電極層１９とほぼ
同じ形状の矩形状の外部接続部を有している。
を用意する。この場合の基板側電極１２は、端部におい
て、後述する図４（ａ）に示すパッド電極層１９とほぼ
同じ形状の矩形状の外部接続部を有している。
【００２６】図２（ｂ）参照
次いで、例えば、厚さ１０μｍ、開口部直径５０μｍの
メタルマスク（図示を省略）を用いて、シリコーンゴム
を印刷法によって、各開口部の中央に、例えば、約０．
０２μｇの原液を塗布したのち、硬化させることによっ
て弾性体１３を形成する。この場合のシリコーンゴム
は、高重合度・直鎖状のジオルガノポリシロキサンに、
補強のためのシリカなどの微粉末フィラーを混和したも
のであり、硬化した場合に強化させたゴム状の弾性体と
なる。
メタルマスク（図示を省略）を用いて、シリコーンゴム
を印刷法によって、各開口部の中央に、例えば、約０．
０２μｇの原液を塗布したのち、硬化させることによっ
て弾性体１３を形成する。この場合のシリコーンゴム
は、高重合度・直鎖状のジオルガノポリシロキサンに、
補強のためのシリカなどの微粉末フィラーを混和したも
のであり、硬化した場合に強化させたゴム状の弾性体と
なる。
【００２７】より具体的には、塗布の際に便利である２
液性液状シリコーンゴム（ＴＳＥ３３２０：ＧＥ東芝シ
リコーン社製商品名）を利用するものであり、この２液
性液状シリコーンゴムは、主剤と硬化剤を混合して原液
とし、この原液を８０〜１５０℃、例えば、１００℃前
後の温度で約１時間加熱することで、容易にゴム状の弾
性体が得られる物である。
液性液状シリコーンゴム（ＴＳＥ３３２０：ＧＥ東芝シ
リコーン社製商品名）を利用するものであり、この２液
性液状シリコーンゴムは、主剤と硬化剤を混合して原液
とし、この原液を８０〜１５０℃、例えば、１００℃前
後の温度で約１時間加熱することで、容易にゴム状の弾
性体が得られる物である。
【００２８】この場合の加熱は、例えば、ホットプレー
トを用いて行うものであり、硬化したのちの弾性体１３
は基板側電極１２の表面に良好に密着した。なお、シリ
コーンゴムの硬化には、常温での自然硬化や空気中の水
分による硬化もあるが、最終的な硬化物から低分子量の
化合物、特に環状の低分子量の化合物であるシロキサン
などの電気的な障害を誘発する副生物を除去するために
も、加熱によって硬化させることが望ましい。
トを用いて行うものであり、硬化したのちの弾性体１３
は基板側電極１２の表面に良好に密着した。なお、シリ
コーンゴムの硬化には、常温での自然硬化や空気中の水
分による硬化もあるが、最終的な硬化物から低分子量の
化合物、特に環状の低分子量の化合物であるシロキサン
などの電気的な障害を誘発する副生物を除去するために
も、加熱によって硬化させることが望ましい。
【００２９】この様なシリコーンゴムは、一般に、耐熱
性・耐寒性に優れており、−６０℃から２５０℃の温度
範囲で物性の変化が極めて小さく、電気的性質も安定し
ており、且つ、耐薬品性にも優れている。
性・耐寒性に優れており、−６０℃から２５０℃の温度
範囲で物性の変化が極めて小さく、電気的性質も安定し
ており、且つ、耐薬品性にも優れている。
【００３０】図２（ｃ）参照
次いで、メタルマスク（図示を省略）を用いて、基板側
電極１２の先端の外部接続部とほぼ同じ形状の開口部を
有するレジストパターン１４を形成する。
電極１２の先端の外部接続部とほぼ同じ形状の開口部を
有するレジストパターン１４を形成する。
【００３１】図２（ｄ）参照
次いで、スパッタリング法を用いて全面に厚さが、例え
ば、０．１μｍのＣｕ膜を堆積させてＣｕメッキシード
層１５とする。
ば、０．１μｍのＣｕ膜を堆積させてＣｕメッキシード
層１５とする。
【００３２】図３（ｅ）参照
次いで、Ｃｕメッキシード層１５を給電層として硫酸銅
系の電解メッキ液を用いて電解メッキを施すことによっ
て、全面に厚さが、例えば、５μｍの主メッキ層となる
Ｃｕメッキ層１６を形成する。
系の電解メッキ液を用いて電解メッキを施すことによっ
て、全面に厚さが、例えば、５μｍの主メッキ層となる
Ｃｕメッキ層１６を形成する。
【００３３】図３（ｆ）参照
次いで、無電解メッキ法を用いて、全面に厚さが、例え
ば、０．２μｍのバリアメタルとなるＮｉ層１７及び厚
さが、例えば、０．１μｍの導電性被覆層となるＡｕ層
１８を順次堆積させる。
ば、０．２μｍのバリアメタルとなるＮｉ層１７及び厚
さが、例えば、０．１μｍの導電性被覆層となるＡｕ層
１８を順次堆積させる。
【００３４】図３（ｇ）参照
次いで、リフトオフによりレジストパターン１４を剥離
することによって、不要な部分の金属膜を除去すること
によって、弾性体１３を完全に被覆するとともに基板側
電極１２と密着するパッド電極層１９を形成することに
よって弾性体電極パッドが完成する。
することによって、不要な部分の金属膜を除去すること
によって、弾性体１３を完全に被覆するとともに基板側
電極１２と密着するパッド電極層１９を形成することに
よって弾性体電極パッドが完成する。
【００３５】図４（ａ）及び（ｂ）参照
図４（ａ）は上述のようにして出来上がった弾性体電極
パッド近傍の平面図であり、また、図４（ｂ）は図４
（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った概略的
断面図である。図に示すように、弾性体電極パッドは弾
性体１３と弾性体１３を完全に被覆する幅広の矩形状の
パッド電極層１９とから構成される。
パッド近傍の平面図であり、また、図４（ｂ）は図４
（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った概略的
断面図である。図に示すように、弾性体電極パッドは弾
性体１３と弾性体１３を完全に被覆する幅広の矩形状の
パッド電極層１９とから構成される。
【００３６】次に、図５を参照して、本発明の実施の形
態の弾性体電極パッドの作用効果を説明する。 図５参照 図５は、Ａｕからなるバンプ２０を形成したＴＥＧチッ
プ（図示を省略）を素子接合用のエポキシ系接着剤（図
示を省略）により接合した状態における弾性体電極パッ
ド近傍の要部断面図である。
態の弾性体電極パッドの作用効果を説明する。 図５参照 図５は、Ａｕからなるバンプ２０を形成したＴＥＧチッ
プ（図示を省略）を素子接合用のエポキシ系接着剤（図
示を省略）により接合した状態における弾性体電極パッ
ド近傍の要部断面図である。
【００３７】図に示すように、接合プロセスの過程でバ
ンプ２０から応力を受けて弾性体１３はパッド電極層１
９とともに変形するが、変形した弾性体１３は、元の形
状に回復しようとする弾性力を以ってパッド電極層１９
およびバンプ２０を押し返すため、バンプ２０とパッド
電極層１９の界面には常に接触抗力２１が生じている。
ンプ２０から応力を受けて弾性体１３はパッド電極層１
９とともに変形するが、変形した弾性体１３は、元の形
状に回復しようとする弾性力を以ってパッド電極層１９
およびバンプ２０を押し返すため、バンプ２０とパッド
電極層１９の界面には常に接触抗力２１が生じている。
【００３８】また、バンプ２０に押しつぶされた状態で
も、パッド電極層１９と基板側電極１２の外部接続部の
接続は成膜時の密着性によって維持されるため、接触抗
力２１が失われない限り、バンプ２０と基板側電極１２
の外部接続部の間の電気的な接触が維持されることにな
る。
も、パッド電極層１９と基板側電極１２の外部接続部の
接続は成膜時の密着性によって維持されるため、接触抗
力２１が失われない限り、バンプ２０と基板側電極１２
の外部接続部の間の電気的な接触が維持されることにな
る。
【００３９】このような接合状態において、接続抵抗を
測定し、さらに温度サイクル試験によるその変化を測定
し、弾性体電極パッドのないアルミナ基板を用いた場
合、弾性体電極パッドのないガラスエポキシ基板を用い
た場合と比較した。
測定し、さらに温度サイクル試験によるその変化を測定
し、弾性体電極パッドのないアルミナ基板を用いた場
合、弾性体電極パッドのないガラスエポキシ基板を用い
た場合と比較した。
【００４０】その結果、本発明の実施の形態のアルミナ
実装基板における接合直後の初期の接続抵抗は、１接続
端子当たり２〜３ｍΩであり、弾性体電極パッドのない
アルミナ基板の場合や、弾性体電極パッドのないガラス
エポキシ基板を用いた場合とほとんど同程度であった。
実装基板における接合直後の初期の接続抵抗は、１接続
端子当たり２〜３ｍΩであり、弾性体電極パッドのない
アルミナ基板の場合や、弾性体電極パッドのないガラス
エポキシ基板を用いた場合とほとんど同程度であった。
【００４１】また、温度サイクル試験の結果、本発明の
実施の形態のアルミナ実装基板の場合は、弾性体電極パ
ッドのないアルミナ基板に比べて約１０倍のサイクル数
まで、また、弾性体電極パッドのないガラスエポキシ基
板を用いた場合と比べてほぼ同程度のサイクル数まで、
オープン不良が発生せず、従来のアルミナ基板を用いた
接着剤接合に比べて非常に高い信頼性を示すことが確認
できた。
実施の形態のアルミナ実装基板の場合は、弾性体電極パ
ッドのないアルミナ基板に比べて約１０倍のサイクル数
まで、また、弾性体電極パッドのないガラスエポキシ基
板を用いた場合と比べてほぼ同程度のサイクル数まで、
オープン不良が発生せず、従来のアルミナ基板を用いた
接着剤接合に比べて非常に高い信頼性を示すことが確認
できた。
【００４２】以上、本発明の実施の形態を説明してきた
が、本発明は実施の形態に記載した構成に限られるもの
ではなく、各種の変更が可能である。例えば、上記実施
の形態の説明においては、弾性体としてシリコーンゴム
を用いているが、シリコーンゴムに限られるものではな
く、ヤング率が常温下で１ＧＰａ以下、好適には１００
ＭＰａ以下、より好適には１０ＭＰａ以下の材料であれ
ば良い。
が、本発明は実施の形態に記載した構成に限られるもの
ではなく、各種の変更が可能である。例えば、上記実施
の形態の説明においては、弾性体としてシリコーンゴム
を用いているが、シリコーンゴムに限られるものではな
く、ヤング率が常温下で１ＧＰａ以下、好適には１００
ＭＰａ以下、より好適には１０ＭＰａ以下の材料であれ
ば良い。
【００４３】さらに、その様な弾性材料は、シリコーン
ゴムに相当する耐候性や、化学的安定性を有することが
望ましく、例えば、クロロプレンゴム、イソプレンゴ
ム、或いは、ブタジェンゴム等の他の弾性材料を用いて
も良いものであり、また、必要に応じてフィラーを混合
して熱膨張係数を調整しても良い。
ゴムに相当する耐候性や、化学的安定性を有することが
望ましく、例えば、クロロプレンゴム、イソプレンゴ
ム、或いは、ブタジェンゴム等の他の弾性材料を用いて
も良いものであり、また、必要に応じてフィラーを混合
して熱膨張係数を調整しても良い。
【００４４】また、上記の実施の形態においては、フリ
ップチップ実装する際の接着剤としてエポキシ樹脂を用
いているが、この場合も熱膨張係数を調整するために
は、エポキシ樹脂にフィラーを混合しても良いものであ
る。
ップチップ実装する際の接着剤としてエポキシ樹脂を用
いているが、この場合も熱膨張係数を調整するために
は、エポキシ樹脂にフィラーを混合しても良いものであ
る。
【００４５】また、上記の実施の形態においては、チッ
プ実装基板としてアルミナ実装基板を挙げているが、ア
ルミナ実装基板に限られるものではなく、ガラスエポキ
シ実装基板等の他の基板を用いても良いものであり、そ
の場合にも、熱サイクルによるオープン不良を低減する
効果がある。
プ実装基板としてアルミナ実装基板を挙げているが、ア
ルミナ実装基板に限られるものではなく、ガラスエポキ
シ実装基板等の他の基板を用いても良いものであり、そ
の場合にも、熱サイクルによるオープン不良を低減する
効果がある。
【００４６】また、本発明は、適用対象が、プリント回
路基板等に限られるものではなく、実装基板と半導体集
積回路装置との間に設けられるインターポーザー等にも
適用されるものである。
路基板等に限られるものではなく、実装基板と半導体集
積回路装置との間に設けられるインターポーザー等にも
適用されるものである。
【００４７】さらには、チップ実装基板としては、能動
デバイスを形成したＳｉＬＳＩチップ等の半導体基板も
挙げられるものであり、例えば、ＳｉＬＳＩチップ上に
他のＳｉＬＳＩチップをバンプを介して実装する場合に
も適用されるものである。
デバイスを形成したＳｉＬＳＩチップ等の半導体基板も
挙げられるものであり、例えば、ＳｉＬＳＩチップ上に
他のＳｉＬＳＩチップをバンプを介して実装する場合に
も適用されるものである。
【００４８】また、上記の実施の形態の説明において
は、実装回路部品を半導体ベアチップとして説明してい
るが、半導体ベアチップに限られるものではなく、強誘
電体材料を用いた光集積回路装置等の他のベアチップの
実装にも適用されるものである。
は、実装回路部品を半導体ベアチップとして説明してい
るが、半導体ベアチップに限られるものではなく、強誘
電体材料を用いた光集積回路装置等の他のベアチップの
実装にも適用されるものである。
【００４９】また、上記の実施の形態においては、弾性
体を印刷塗布法によって形成しているが、印刷塗布法に
限られるものではなく、弾性体となる原液を必要箇所に
必要量滴下して形成しても良いものである。
体を印刷塗布法によって形成しているが、印刷塗布法に
限られるものではなく、弾性体となる原液を必要箇所に
必要量滴下して形成しても良いものである。
【００５０】また、上記の実施の形態においては、パッ
ド電極層をＡｕ／Ｎｉ／Ｃｕ構造で形成しているが、こ
の様な構造に限られるものではなく、例えば、Ｃｕは純
粋なＣｕである必要は必ずしもなく、また、ＡｕはＡｕ
と同様に導電性に優れ且つ酸化されにくいＰｔを用いて
も良いものである。
ド電極層をＡｕ／Ｎｉ／Ｃｕ構造で形成しているが、こ
の様な構造に限られるものではなく、例えば、Ｃｕは純
粋なＣｕである必要は必ずしもなく、また、ＡｕはＡｕ
と同様に導電性に優れ且つ酸化されにくいＰｔを用いて
も良いものである。
【００５１】また、上記の実施の形態においては、パッ
ド電極層をスパッタ法−電解メッキ法−無電解メッキ法
を組み合わせて形成しているが、他の成膜法を用いても
良いことは言うまでもなく、例えば、全ての膜をスパッ
タリング法によって成膜しても良いものであり、それに
よって、製造装置構成を簡素化することができる。
ド電極層をスパッタ法−電解メッキ法−無電解メッキ法
を組み合わせて形成しているが、他の成膜法を用いても
良いことは言うまでもなく、例えば、全ての膜をスパッ
タリング法によって成膜しても良いものであり、それに
よって、製造装置構成を簡素化することができる。
【００５２】ここで、再び図１を参照して、改めて本発
明の詳細な特徴を説明する。 再び、図１参照 （付記１） チップ実装基板１上に設置した電極の外部
接続部３、前記外部接続部３上の一部に形成された弾性
体４、及び、前記外部接続部３とともに前記弾性体４を
被覆するように形成された金属膜５とから構成された弾
性体電極パッド２を備えたことを特徴とするチップ実装
基板。 （付記２） 上記弾性体４が、ヤング率が室温下で１Ｇ
Ｐａ以下の材料から構成されることを特徴とする付記１
記載のチップ実装基板。 （付記３） 上記弾性体４が、シリコーンゴムからなる
ことを特徴とする付記２記載のチップ実装基板。 （付記４） 上記弾性体４を被覆する金属膜５が、前記
弾性体４側から少なくともＣｕを主成分とする導電層、
バリアメタル層、及び、導電性被覆層からなることを特
徴とする付記１乃至３のいずれか１に記載のチップ実装
基板。 （付記５） 上記バリアメタル層がＮｉからなり、ま
た、導電性被覆層がＡｕまたはＰｔのいずれかからなる
ことを特徴とする付記４記載のチップ実装基板。 （付記６） チップ実装基板１上に設置した電極の外部
接続部３に、シリコーンゴムの主剤と硬化剤を混合した
液体をマスクを用いて塗布したのち、８０〜１５０℃に
加熱して硬化させて弾性体４を形成する工程、及び、前
記弾性体４が露出しないように金属膜５で完全に被覆す
る工程を有することを特徴とするチップ実装基板の製造
方法。 （付記７） 付記１乃至５のいずれか１に記載のチップ
実装基板１に設けた弾性体電極パッド２と、ベアチップ
に設けたバンプとが対向するように接触させたのち、接
着剤を用いて接合することを特徴とするベアチップの実
装方法。 （付記８） 付記１乃至５のいずれか１に記載のチップ
実装基板１に設けた弾性体電極パッド２と、ベアチップ
に設けたバンプとを対向させた状態で接着剤によって接
合したチップ実装体を搭載したことを特徴とする電子機
器。
明の詳細な特徴を説明する。 再び、図１参照 （付記１） チップ実装基板１上に設置した電極の外部
接続部３、前記外部接続部３上の一部に形成された弾性
体４、及び、前記外部接続部３とともに前記弾性体４を
被覆するように形成された金属膜５とから構成された弾
性体電極パッド２を備えたことを特徴とするチップ実装
基板。 （付記２） 上記弾性体４が、ヤング率が室温下で１Ｇ
Ｐａ以下の材料から構成されることを特徴とする付記１
記載のチップ実装基板。 （付記３） 上記弾性体４が、シリコーンゴムからなる
ことを特徴とする付記２記載のチップ実装基板。 （付記４） 上記弾性体４を被覆する金属膜５が、前記
弾性体４側から少なくともＣｕを主成分とする導電層、
バリアメタル層、及び、導電性被覆層からなることを特
徴とする付記１乃至３のいずれか１に記載のチップ実装
基板。 （付記５） 上記バリアメタル層がＮｉからなり、ま
た、導電性被覆層がＡｕまたはＰｔのいずれかからなる
ことを特徴とする付記４記載のチップ実装基板。 （付記６） チップ実装基板１上に設置した電極の外部
接続部３に、シリコーンゴムの主剤と硬化剤を混合した
液体をマスクを用いて塗布したのち、８０〜１５０℃に
加熱して硬化させて弾性体４を形成する工程、及び、前
記弾性体４が露出しないように金属膜５で完全に被覆す
る工程を有することを特徴とするチップ実装基板の製造
方法。 （付記７） 付記１乃至５のいずれか１に記載のチップ
実装基板１に設けた弾性体電極パッド２と、ベアチップ
に設けたバンプとが対向するように接触させたのち、接
着剤を用いて接合することを特徴とするベアチップの実
装方法。 （付記８） 付記１乃至５のいずれか１に記載のチップ
実装基板１に設けた弾性体電極パッド２と、ベアチップ
に設けたバンプとを対向させた状態で接着剤によって接
合したチップ実装体を搭載したことを特徴とする電子機
器。
【００５３】
【発明の効果】本発明によれば、チップ実装基板側に弾
性体電極パッドを設けているので、これまで接着剤によ
る接合が不得手としてきたアルミナなどの剛性の高い基
板材料の場合でも、より高い信頼性を備えた接合を実現
することが可能となり、接着剤による接合の適用用途の
拡大に大きく寄与することになる。
性体電極パッドを設けているので、これまで接着剤によ
る接合が不得手としてきたアルミナなどの剛性の高い基
板材料の場合でも、より高い信頼性を備えた接合を実現
することが可能となり、接着剤による接合の適用用途の
拡大に大きく寄与することになる。
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施の形態の弾性体電極パッドの途中
までの製造工程の説明図である。
までの製造工程の説明図である。
【図３】本発明の実施の形態の弾性体電極パッドの図２
以降の製造工程の説明図である。
以降の製造工程の説明図である。
【図４】本発明の実施の形態の弾性体電極パッドの構造
説明図である。
説明図である。
【図５】本発明の実施の形態の弾性体電極パッドの作用
効果の説明図である。
効果の説明図である。
【図６】従来のベアチップのフリップチップ実装の説明
図である。
図である。
【図７】従来のベアチップのフリップチップ実装の接合
原理の説明図である。
原理の説明図である。
１ チップ実装基板
２ 弾性体電極パッド
３ 外部接続部
４ 弾性体
５ 金属膜
１１ アルミナ実装基板
１２ 基板側電極
１３ 弾性体
１４ レジストパターン
１５ Ｃｕメッキシード層
１６ Ｃｕメッキ層
１７ Ｎｉ層
１８ Ａｕ層
１９ パッド電極層
２０ バンプ
２１ 接触抗力
３１ 半導体ベアチップ
３２ チップ側電極
３３ バンプ
３４ ガラスエポキシ基板
３５ 基板側電極
３６ 接着剤
３７ 接触抗力
３８ 硬化収縮力
Claims (5)
- 【請求項１】 チップ実装基板上に設置した電極の外部
接続部、前記外部接続部上の一部に形成された弾性体、
及び、前記外部接続部とともに前記弾性体を被覆するよ
うに形成された金属膜とから構成された弾性体電極パッ
ドを備えたことを特徴とするチップ実装基板。 - 【請求項２】 上記弾性体が、シリコーンゴムからなる
ことを特徴とする請求項１記載のチップ実装基板。 - 【請求項３】 上記弾性体を被覆する金属膜が、前記弾
性体側から少なくともＣｕを主成分とする導電層、バリ
アメタル層、及び、導電性被覆層からなることを特徴と
する請求項１または２に記載のチップ実装基板。 - 【請求項４】 チップ実装基板上に設置した電極の外部
接続部に、シリコーンゴムの主剤と硬化剤を混合した液
体をマスクを用いて塗布したのち、８０〜１５０℃に加
熱して硬化させて弾性体を形成する工程、及び、前記弾
性体が露出しないように金属膜で完全に被覆する工程を
有することを特徴とするチップ実装基板の製造方法。 - 【請求項５】 請求項１乃至３のいずれか１項に記載の
チップ実装基板に設けた弾性体電極パッドと、ベアチッ
プに設けたバンプとを対向させた状態で接着剤によって
接合したチップ実装体を搭載したことを特徴とする電子
機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002082495A JP3952375B2 (ja) | 2002-03-25 | 2002-03-25 | チップ実装体、チップ実装体の製造方法、及び、電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002082495A JP3952375B2 (ja) | 2002-03-25 | 2002-03-25 | チップ実装体、チップ実装体の製造方法、及び、電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003282769A true JP2003282769A (ja) | 2003-10-03 |
| JP3952375B2 JP3952375B2 (ja) | 2007-08-01 |
Family
ID=29230657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002082495A Expired - Fee Related JP3952375B2 (ja) | 2002-03-25 | 2002-03-25 | チップ実装体、チップ実装体の製造方法、及び、電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3952375B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008510309A (ja) * | 2004-08-19 | 2008-04-03 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 外部接触部の外部接触パッドを含んだ半導体部品の配線基板、および、その製造方法 |
| JP2009033100A (ja) * | 2007-07-05 | 2009-02-12 | Nec Corp | 半導体装置 |
| US9148957B2 (en) | 2011-03-04 | 2015-09-29 | Sharp Kabushiki Kaisha | Electronic circuit substrate, display device, and wiring substrate |
-
2002
- 2002-03-25 JP JP2002082495A patent/JP3952375B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008510309A (ja) * | 2004-08-19 | 2008-04-03 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | 外部接触部の外部接触パッドを含んだ半導体部品の配線基板、および、その製造方法 |
| JP2009033100A (ja) * | 2007-07-05 | 2009-02-12 | Nec Corp | 半導体装置 |
| US9148957B2 (en) | 2011-03-04 | 2015-09-29 | Sharp Kabushiki Kaisha | Electronic circuit substrate, display device, and wiring substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3952375B2 (ja) | 2007-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6767819B2 (en) | Apparatus with compliant electrical terminals, and methods for forming same | |
| KR100386758B1 (ko) | 이방성 도전막 및 반도체 칩의 실장 방법 및 반도체 장치 | |
| JP2001085560A (ja) | 半導体装置およびその製造方法 | |
| TWI257676B (en) | Semiconductor chip, semiconductor device, method for producing semiconductor device, and electronic equipment | |
| JP4494785B2 (ja) | 異方導電性接着性フィルム、その製造方法、および半導体装置 | |
| JP3727587B2 (ja) | 半導体装置の実装方法 | |
| JPH09505444A (ja) | 接着シートを用いたマルチチップ電子パッケージモジュール | |
| JP4771658B2 (ja) | コンプライアント電気端末付き半導体デバイス、半導体デバイスを含む装置、及びその製造方法 | |
| JP2000286299A (ja) | 半導体装置の接続方法 | |
| JP2005191541A (ja) | 半導体装置、半導体チップ、半導体装置の製造方法及び電子機器 | |
| JPS63150930A (ja) | 半導体装置 | |
| KR20090082370A (ko) | 회로 기판을 접속하는 방법 및 접속 구조체 | |
| JP3952375B2 (ja) | チップ実装体、チップ実装体の製造方法、及び、電子機器 | |
| JP2001217281A (ja) | 半導体装置とその製造方法 | |
| JP4479582B2 (ja) | 電子部品実装体の製造方法 | |
| US7413935B2 (en) | Semiconductor device and method of fabricating the same | |
| JP2002231765A (ja) | 半導体装置 | |
| Connell et al. | Conductive adhesive flip-chip bonding for bumped and unbumped die | |
| JP2002118210A (ja) | 半導体装置用インタポーザ及びこれを用いた半導体装置 | |
| JP2004349561A (ja) | 半導体装置の接着方法とそれに使用される接着剤 | |
| JP2001077516A (ja) | 電子部品装置及びその製造方法、並びに、回路基板 | |
| TWI294676B (en) | Semiconductor package structure | |
| JP2000174066A (ja) | 半導体装置の実装方法 | |
| JP3454223B2 (ja) | 半導体装置の製造方法 | |
| JP2001308230A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060919 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070419 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |