JP3952375B2 - チップ実装体、チップ実装体の製造方法、及び、電子機器 - Google Patents
チップ実装体、チップ実装体の製造方法、及び、電子機器 Download PDFInfo
- Publication number
- JP3952375B2 JP3952375B2 JP2002082495A JP2002082495A JP3952375B2 JP 3952375 B2 JP3952375 B2 JP 3952375B2 JP 2002082495 A JP2002082495 A JP 2002082495A JP 2002082495 A JP2002082495 A JP 2002082495A JP 3952375 B2 JP3952375 B2 JP 3952375B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- chip mounting
- elastic
- elastic body
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Description
【０００１】
【発明の属する技術分野】
本発明はチップ実装体、チップ実装体の製造方法、及び、電子機器に関するものであり、特に、半導体ベアチップを接着剤を用いて回路基板上にフリップチップ実装する際の接合力を高めるための電極パッドの構成に特徴のあるチップ実装体、チップ実装体の製造方法、及び、電子機器に関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化や高機能化の進展に伴い、その回路部品の実装方法においても高密度化が要求されつつあり、特に、半導体集積回路チップの実装分野においては、パッケージをなくして半導体ベアチップを実装基板に直接実装するフリップチップ実装が行われるようになり、それによって、電子機器の小型化及び高密度化に対応している。
【０００３】
ここで、図６を参照して従来のベアチップのフリップチップ実装の一例を説明する。
図６参照
図６は、従来のベアチップのフリップチップ実装の状態を示す概略的要部断面図であり、チップ側電極３２を介してバンプ３３を設けた半導体ベアチップ３１と、基板側電極３５を設けたガラスエポキシ基板３４とを対向させ、バンプ３３と基板側電極３５とを接触させた状態で半導体ベアチップ３１とガラスエポキシ基板３４との間に接着剤３６を充填させたのち、硬化させる。
【０００４】
この場合、接着剤３６の硬化収縮力によるバンプ３３と基板側電極３５との物理的接触によって、はんだやＡｕ−Ａｕ間の固相拡散反応を用いることなく半導体ベアチップ３１とガラスエポキシ基板３４との間の電気的な導通が得られることになる。
【０００５】
この様な接着剤を用いた接合構造は、あくまで機械的に接触しているだけであり、はんだを用いた接合や、Ａｕ−Ａｕ間の固相拡散反応を利用した接合とは性格を異にしているので、図７を参照して接合原理を説明する。
【０００６】
図７参照
図７は、従来のベアチップのフリップチップ実装の接合原理を示すバンプ近傍の拡大断面図であり、接触が維持されている状況ではバンプ３３の先端と、基板側電極３５は向きが逆で大きさの等しい接触抗力３７によって互いに押し合っている。
【０００７】
この接合方式において接触抗力３７が発生し続ける、即ち、接触状態を維持することができるのは、接合後のバンプ３３の周辺部分に残留応力が蓄えられているためであると推定されている。
【０００８】
この場合の残留応力の蓄えられ方には様々な形態が考えられるが、最も支配的なメカニズムとしては、ガラスエポキシ基板３４のような樹脂基板の場合には、接合の際の加圧によって基板側電極３５の撓みやガラスエポキシ基板３４の変形が発生し、これらがバネのように元に戻ろうとする力が弾性ひずみとして蓄えられていると考えられる。
【０００９】
【発明が解決しようとする課題】
しかし、接合の信頼性を確認するために温度サイクル試験などを行うと、サイクル数を重ねていくうちに接合部がオープン不良を発生するという問題がある。
【００１０】
この様なオープン不良の原因にはさまざまなモードが考えられるが、その一つとして、接合部で接触状態を維持していた残留応力が度重なる熱ストレスによって緩和されて失われて接触抗力３７がゼロになって接触状態を維持できなくなるため、結果的にオープンとなることが挙げられる。
【００１１】
一方、例えば、アルミナ基板のような、ガラスエポキシ基板と比べると極めて剛性の高い材質も基板材料として用いられているが、アルミナ基板の場合には、接合プロセスの過程でバンプを基板側電極に押し付けても、アルミナ基板はまったく変形せず、当然ながら、基板側電極も全く撓むことがない。
したがって、ガラスエポキシ基板の場合と異なり、アルミナ基板や基板側電極の変形によって、弾性ひずみが蓄えられることはない。
【００１２】
そこで、実装基板の材料の違いだけを比較できるような条件、即ち、接着剤の種類、接合後の接着剤層の厚さ、或いは、バンプやパターンなどの形状といった、信頼性に影響を与える因子をすべて同一とした条件のもとで、ガラスエポキシ基板とアルミナ基板を用いて素子接合試料を製作し、温度サイクル試験を行うと、アルミナ基板を用いた試料のほうに、ガラスエポキシ基板を用いた試料の１０分の１程度の少ないサイクル数において、オープン不良が発生し始めることが判明した。
【００１３】
これは、実装基板側の変形による弾性ひずみの蓄えが、どれだけ接着剤接合の信頼性に寄与しているかを示していると言え、アルミナ基板のような剛性の高い基板材料は、接着剤接合の不得手とする対象であり、接着剤接合の適用用途を制限する要因の一つとなっていた。
【００１４】
したがって、本発明は、基板の剛性に依存せずに高い接合力を維持して信頼性を向上することを目的とする。
【００１５】
【課題を解決するための手段】
図１は、本発明の原理的構成の説明図であり、ここで、図１を参照して本発明における課題を解決するための手段を説明する。
図１参照
上記の目的を達成するために、本発明は、チップ実装体において、チップ実装基板１上に設置した電極の外部接続部３、前記外部接続部３上の一部に形成された弾性体４、及び、前記外部接続部３とともに前記弾性体４を被覆するように形成された金属膜５とから構成された弾性体電極パッド２と、前記弾性体電極パッド２と金属バンプとの界面の接触抗力により接続されたベアチップと、前記チップ実装基板１と前記ベアチップとの間に充填された接着剤とを備え、前記チップ実装基板と前記ベアチップとが前記接着剤のみで接合されていることを特徴とする。
【００１６】
このように、軟らかい実装基板材料のたわみに相当する弾性ひずみを蓄積させる機構、即ち、弾性体電極パッド２を電極の外部接続部３上に設けることにより、剛性の高い材質の基板を用いる場合でも、他の構造部材に応力緩和が発生しても端子間の接続が失われることがなく、接着剤接合によって優れた信頼性を発揮させることが可能となる。
【００１７】
即ち、弾性体４は応力を受けて変形するが、応力が取り除かれると元の形状に速やかに回復する特性を備えている。
そのため、接合プロセスの過程でベアチップの金属バンプから応力を受けた場合、弾性体４が応力により激しく変形するが、変形した弾性体４は、元の形状に回復しようとする弾性力を以って金属膜５および金属バンプを押し返すため、金属バンプと金属膜５の界面には常に接触抗力が生じている。
また、金属バンプに押しつぶされた状態でも、金属膜５と基板側の電極の外部接続部３の接続は維持されるため、接触抗力が失われない限り、金属バンプと外部接続部３の間の電気的な接触が維持されることになる。
【００１８】
この場合、弾性体４としては、ヤング率が室温下で１ＧＰａ以下、好適には１００ＭＰａ以下、より好適には１０ＭＰａ以下の材料から構成されることが望ましく、例えば、シリコーンゴム、クロロプレンゴム、イソプレンゴム、或いは、ブタジェンゴム等が望ましく、特に、弾性力と取扱の容易性の観点からシリコーンゴムが望ましい。
【００１９】
また、弾性体４を被覆する金属膜５としては、弾性体４側から少なくとも安価で導電性に優れるＣｕを主成分とする導電層、Ｎｉ等のバリアメタル層、及び、導電性に優れるともに酸化されにくいＡｕ或いはＰｔ等の導電性被覆層から構成することが望ましい。
【００２０】
また、本発明は、チップ実装体の製造方法において、チップ実装基板上に設置した電極の外部接続部３に、弾性体４を形成する工程と、前記弾性体４を被覆する金属膜５を形成して弾性体電極パッドとする工程と、前記金属膜５上にベアチップの金属バンプを接触させる工程と、前記接触した状態で、前記チップ実装基板１と前記ベアチップとの間に、接着剤を充填する工程と、前記接着剤を硬化させて前記チップ実装基板と前記ベアチップとを前記接着剤のみで接合することによって前記ベアチップを前記弾性体電極パッドと前記金属バンプとの界面の接触抗力により接続する工程とを有することを特徴とする。
【００２１】
このように、上述のチップ実装基板１に半導体ベアチップ或いは強誘電体光集積回路チップ等のベアチップを実装するためには、弾性体電極パッド２と、ベアチップに設けた金属バンプとが対向するように接触させたのち、接着剤を用いて接合すれば良い。
【００２２】
なお、弾性体４を形成する際に、シリコーンゴムの主剤と硬化剤を混合した液体をマスクを用いて塗布したのち、８０〜１５０℃に加熱して硬化させることによって、硬化物から低分子量のシロキサン等の電気的な障害を誘発する副生物を除去することができる。
【００２３】
また、上述のベアチップをチップ実装基板１に実装したチップ実装体を搭載することによって、稼働中の熱サイクルによってバンプと弾性体電極パッド２とが電気的にオープン状態になることがなく、電子機器の信頼性を向上することができる。
【００２４】
【発明の実施の形態】
ここで、図２乃至図５を参照して、本発明の実施の形態を説明するが、まず、図２及び図３を参照して本発明の実施の形態の弾性体電極パッドの製造工程を説明する。
なお、各図は、弾性体電極パッドを形成する基板側電極の外部接続部近傍の要部断面図である。
【００２５】
図２（ａ）参照
まず、基板側電極１２を形成したアルミナ実装基板１１を用意する。
この場合の基板側電極１２は、端部において、後述する図４（ａ）に示すパッド電極層１９とほぼ同じ形状の矩形状の外部接続部を有している。
【００２６】
図２（ｂ）参照
次いで、例えば、厚さ１０μｍ、開口部直径５０μｍのメタルマスク（図示を省略）を用いて、シリコーンゴムを印刷法によって、各開口部の中央に、例えば、約０．０２μｇの原液を塗布したのち、硬化させることによって弾性体１３を形成する。
この場合のシリコーンゴムは、高重合度・直鎖状のジオルガノポリシロキサンに、補強のためのシリカなどの微粉末フィラーを混和したものであり、硬化した場合に強化させたゴム状の弾性体となる。
【００２７】
より具体的には、塗布の際に便利である２液性液状シリコーンゴム（ＴＳＥ３３２０：ＧＥ東芝シリコーン社製商品名）を利用するものであり、この２液性液状シリコーンゴムは、主剤と硬化剤を混合して原液とし、この原液を８０〜１５０℃、例えば、１００℃前後の温度で約１時間加熱することで、容易にゴム状の弾性体が得られる物である。
【００２８】
この場合の加熱は、例えば、ホットプレートを用いて行うものであり、硬化したのちの弾性体１３は基板側電極１２の表面に良好に密着した。
なお、シリコーンゴムの硬化には、常温での自然硬化や空気中の水分による硬化もあるが、最終的な硬化物から低分子量の化合物、特に環状の低分子量の化合物であるシロキサンなどの電気的な障害を誘発する副生物を除去するためにも、加熱によって硬化させることが望ましい。
【００２９】
この様なシリコーンゴムは、一般に、耐熱性・耐寒性に優れており、−６０℃から２５０℃の温度範囲で物性の変化が極めて小さく、電気的性質も安定しており、且つ、耐薬品性にも優れている。
【００３０】
図２（ｃ）参照
次いで、メタルマスク（図示を省略）を用いて、基板側電極１２の先端の外部接続部とほぼ同じ形状の開口部を有するレジストパターン１４を形成する。
【００３１】
図２（ｄ）参照
次いで、スパッタリング法を用いて全面に厚さが、例えば、０．１μｍのＣｕ膜を堆積させてＣｕメッキシード層１５とする。
【００３２】
図３（ｅ）参照
次いで、Ｃｕメッキシード層１５を給電層として硫酸銅系の電解メッキ液を用いて電解メッキを施すことによって、全面に厚さが、例えば、５μｍの主メッキ層となるＣｕメッキ層１６を形成する。
【００３３】
図３（ｆ）参照
次いで、無電解メッキ法を用いて、全面に厚さが、例えば、０．２μｍのバリアメタルとなるＮｉ層１７及び厚さが、例えば、０．１μｍの導電性被覆層となるＡｕ層１８を順次堆積させる。
【００３４】
図３（ｇ）参照
次いで、リフトオフによりレジストパターン１４を剥離することによって、不要な部分の金属膜を除去することによって、弾性体１３を完全に被覆するとともに基板側電極１２と密着するパッド電極層１９を形成することによって弾性体電極パッドが完成する。
【００３５】
図４（ａ）及び（ｂ）参照
図４（ａ）は上述のようにして出来上がった弾性体電極パッド近傍の平面図であり、また、図４（ｂ）は図４（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った概略的断面図である。
図に示すように、弾性体電極パッドは弾性体１３と弾性体１３を完全に被覆する幅広の矩形状のパッド電極層１９とから構成される。
【００３６】
次に、図５を参照して、本発明の実施の形態の弾性体電極パッドの作用効果を説明する。
図５参照
図５は、Ａｕからなるバンプ２０を形成したＴＥＧチップ（図示を省略）を素子接合用のエポキシ系接着剤（図示を省略）により接合した状態における弾性体電極パッド近傍の要部断面図である。
【００３７】
図に示すように、接合プロセスの過程でバンプ２０から応力を受けて弾性体１３はパッド電極層１９とともに変形するが、変形した弾性体１３は、元の形状に回復しようとする弾性力を以ってパッド電極層１９およびバンプ２０を押し返すため、バンプ２０とパッド電極層１９の界面には常に接触抗力２１が生じている。
【００３８】
また、バンプ２０に押しつぶされた状態でも、パッド電極層１９と基板側電極１２の外部接続部の接続は成膜時の密着性によって維持されるため、接触抗力２１が失われない限り、バンプ２０と基板側電極１２の外部接続部の間の電気的な接触が維持されることになる。
【００３９】
このような接合状態において、接続抵抗を測定し、さらに温度サイクル試験によるその変化を測定し、弾性体電極パッドのないアルミナ基板を用いた場合、弾性体電極パッドのないガラスエポキシ基板を用いた場合と比較した。
【００４０】
その結果、本発明の実施の形態のアルミナ実装基板における接合直後の初期の接続抵抗は、１接続端子当たり２〜３ｍΩであり、弾性体電極パッドのないアルミナ基板の場合や、弾性体電極パッドのないガラスエポキシ基板を用いた場合とほとんど同程度であった。
【００４１】
また、温度サイクル試験の結果、本発明の実施の形態のアルミナ実装基板の場合は、弾性体電極パッドのないアルミナ基板に比べて約１０倍のサイクル数まで、また、弾性体電極パッドのないガラスエポキシ基板を用いた場合と比べてほぼ同程度のサイクル数まで、オープン不良が発生せず、従来のアルミナ基板を用いた接着剤接合に比べて非常に高い信頼性を示すことが確認できた。
【００４２】
以上、本発明の実施の形態を説明してきたが、本発明は実施の形態に記載した構成に限られるものではなく、各種の変更が可能である。
例えば、上記実施の形態の説明においては、弾性体としてシリコーンゴムを用いているが、シリコーンゴムに限られるものではなく、ヤング率が常温下で１ＧＰａ以下、好適には１００ＭＰａ以下、より好適には１０ＭＰａ以下の材料であれば良い。
【００４３】
さらに、その様な弾性材料は、シリコーンゴムに相当する耐候性や、化学的安定性を有することが望ましく、例えば、クロロプレンゴム、イソプレンゴム、或いは、ブタジェンゴム等の他の弾性材料を用いても良いものであり、また、必要に応じてフィラーを混合して熱膨張係数を調整しても良い。
【００４４】
また、上記の実施の形態においては、フリップチップ実装する際の接着剤としてエポキシ樹脂を用いているが、この場合も熱膨張係数を調整するためには、エポキシ樹脂にフィラーを混合しても良いものである。
【００４５】
また、上記の実施の形態においては、チップ実装基板としてアルミナ実装基板を挙げているが、アルミナ実装基板に限られるものではなく、ガラスエポキシ実装基板等の他の基板を用いても良いものであり、その場合にも、熱サイクルによるオープン不良を低減する効果がある。
【００４６】
また、本発明は、適用対象が、プリント回路基板等に限られるものではなく、実装基板と半導体集積回路装置との間に設けられるインターポーザー等にも適用されるものである。
【００４７】
さらには、チップ実装基板としては、能動デバイスを形成したＳｉＬＳＩチップ等の半導体基板も挙げられるものであり、例えば、ＳｉＬＳＩチップ上に他のＳｉＬＳＩチップをバンプを介して実装する場合にも適用されるものである。
【００４８】
また、上記の実施の形態の説明においては、実装回路部品を半導体ベアチップとして説明しているが、半導体ベアチップに限られるものではなく、強誘電体材料を用いた光集積回路装置等の他のベアチップの実装にも適用されるものである。
【００４９】
また、上記の実施の形態においては、弾性体を印刷塗布法によって形成しているが、印刷塗布法に限られるものではなく、弾性体となる原液を必要箇所に必要量滴下して形成しても良いものである。
【００５０】
また、上記の実施の形態においては、パッド電極層をＡｕ／Ｎｉ／Ｃｕ構造で形成しているが、この様な構造に限られるものではなく、例えば、Ｃｕは純粋なＣｕである必要は必ずしもなく、また、ＡｕはＡｕと同様に導電性に優れ且つ酸化されにくいＰｔを用いても良いものである。
【００５１】
また、上記の実施の形態においては、パッド電極層をスパッタ法−電解メッキ法−無電解メッキ法を組み合わせて形成しているが、他の成膜法を用いても良いことは言うまでもなく、例えば、全ての膜をスパッタリング法によって成膜しても良いものであり、それによって、製造装置構成を簡素化することができる。
【００５２】
ここで、再び図１を参照して、改めて本発明の詳細な特徴を説明する。
再び、図１参照
（付記１） チップ実装基板１上に設置した電極の外部接続部３、前記外部接続部３上の一部に形成された弾性体４、及び、前記外部接続部３とともに前記弾性体４を被覆するように形成された金属膜５とから構成された弾性体電極パッド２と、前記弾性体電極パッド２と金属バンプとの界面の接触抗力により接続されたベアチップと、前記チップ実装基板１と前記ベアチップとの間に充填された接着剤とを備え、前記チップ実装基板と前記ベアチップとが前記接着剤のみで接合されていることを特徴とするチップ実装体。
（付記２） 上記弾性体４が、ヤング率が室温下で１ＧＰａ以下の材料から構成されることを特徴とする付記１記載のチップ実装体。
（付記３） 上記弾性体４が、シリコーンゴムからなることを特徴とする付記２記載のチップ実装体。
（付記４） 上記弾性体４を被覆する金属膜５が、前記弾性体４側から少なくともＣｕを主成分とする導電層、バリアメタル層、及び、導電性被覆層からなることを特徴とする付記１乃至３のいずれか１に記載のチップ実装体。
（付記５） 上記バリアメタル層がＮｉからなり、また、導電性被覆層がＡｕまたはＰｔのいずれかからなることを特徴とする付記４記載のチップ実装体。
（付記６） チップ実装基板１上に設置した電極の外部接続部３に、弾性体４を形成する工程と、前記弾性体４を被覆する金属膜５を形成して弾性体電極パッドとする工程と、前記金属膜５上にベアチップの金属バンプを接触させる工程と、前記接触した状態で、前記チップ実装基板１と前記ベアチップとの間に、接着剤を充填する工程と、前記接着剤を硬化させて前記チップ実装基板と前記ベアチップとを前記接着剤のみで接合することによって前記ベアチップを前記弾性体電極パッドと前記金属バンプとの界面の接触抗力により接続する工程とを有することを特徴とするチップ実装体の製造方法。
（付記７） 付記１乃至５のいずれか１に記載のチップ実装体を搭載したことを特徴とする電子機器。
【００５３】
【発明の効果】
本発明によれば、チップ実装基板側に弾性体電極パッドを設けているので、これまで接着剤による接合が不得手としてきたアルミナなどの剛性の高い基板材料の場合でも、より高い信頼性を備えた接合を実現することが可能となり、接着剤による接合の適用用途の拡大に大きく寄与することになる。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施の形態の弾性体電極パッドの途中までの製造工程の説明図である。
【図３】本発明の実施の形態の弾性体電極パッドの図２以降の製造工程の説明図である。
【図４】本発明の実施の形態の弾性体電極パッドの構造説明図である。
【図５】本発明の実施の形態の弾性体電極パッドの作用効果の説明図である。
【図６】従来のベアチップのフリップチップ実装の説明図である。
【図７】従来のベアチップのフリップチップ実装の接合原理の説明図である。
【符号の説明】
１ チップ実装基板
２ 弾性体電極パッド
３ 外部接続部
４ 弾性体
５ 金属膜
１１ アルミナ実装基板
１２ 基板側電極
１３ 弾性体
１４ レジストパターン
１５ Ｃｕメッキシード層
１６ Ｃｕメッキ層
１７ Ｎｉ層
１８ Ａｕ層
１９ パッド電極層
２０ バンプ
２１ 接触抗力
３１ 半導体ベアチップ
３２ チップ側電極
３３ バンプ
３４ ガラスエポキシ基板
３５ 基板側電極
３６ 接着剤
３７ 接触抗力
３８ 硬化収縮力
【発明の属する技術分野】
本発明はチップ実装体、チップ実装体の製造方法、及び、電子機器に関するものであり、特に、半導体ベアチップを接着剤を用いて回路基板上にフリップチップ実装する際の接合力を高めるための電極パッドの構成に特徴のあるチップ実装体、チップ実装体の製造方法、及び、電子機器に関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化や高機能化の進展に伴い、その回路部品の実装方法においても高密度化が要求されつつあり、特に、半導体集積回路チップの実装分野においては、パッケージをなくして半導体ベアチップを実装基板に直接実装するフリップチップ実装が行われるようになり、それによって、電子機器の小型化及び高密度化に対応している。
【０００３】
ここで、図６を参照して従来のベアチップのフリップチップ実装の一例を説明する。
図６参照
図６は、従来のベアチップのフリップチップ実装の状態を示す概略的要部断面図であり、チップ側電極３２を介してバンプ３３を設けた半導体ベアチップ３１と、基板側電極３５を設けたガラスエポキシ基板３４とを対向させ、バンプ３３と基板側電極３５とを接触させた状態で半導体ベアチップ３１とガラスエポキシ基板３４との間に接着剤３６を充填させたのち、硬化させる。
【０００４】
この場合、接着剤３６の硬化収縮力によるバンプ３３と基板側電極３５との物理的接触によって、はんだやＡｕ−Ａｕ間の固相拡散反応を用いることなく半導体ベアチップ３１とガラスエポキシ基板３４との間の電気的な導通が得られることになる。
【０００５】
この様な接着剤を用いた接合構造は、あくまで機械的に接触しているだけであり、はんだを用いた接合や、Ａｕ−Ａｕ間の固相拡散反応を利用した接合とは性格を異にしているので、図７を参照して接合原理を説明する。
【０００６】
図７参照
図７は、従来のベアチップのフリップチップ実装の接合原理を示すバンプ近傍の拡大断面図であり、接触が維持されている状況ではバンプ３３の先端と、基板側電極３５は向きが逆で大きさの等しい接触抗力３７によって互いに押し合っている。
【０００７】
この接合方式において接触抗力３７が発生し続ける、即ち、接触状態を維持することができるのは、接合後のバンプ３３の周辺部分に残留応力が蓄えられているためであると推定されている。
【０００８】
この場合の残留応力の蓄えられ方には様々な形態が考えられるが、最も支配的なメカニズムとしては、ガラスエポキシ基板３４のような樹脂基板の場合には、接合の際の加圧によって基板側電極３５の撓みやガラスエポキシ基板３４の変形が発生し、これらがバネのように元に戻ろうとする力が弾性ひずみとして蓄えられていると考えられる。
【０００９】
【発明が解決しようとする課題】
しかし、接合の信頼性を確認するために温度サイクル試験などを行うと、サイクル数を重ねていくうちに接合部がオープン不良を発生するという問題がある。
【００１０】
この様なオープン不良の原因にはさまざまなモードが考えられるが、その一つとして、接合部で接触状態を維持していた残留応力が度重なる熱ストレスによって緩和されて失われて接触抗力３７がゼロになって接触状態を維持できなくなるため、結果的にオープンとなることが挙げられる。
【００１１】
一方、例えば、アルミナ基板のような、ガラスエポキシ基板と比べると極めて剛性の高い材質も基板材料として用いられているが、アルミナ基板の場合には、接合プロセスの過程でバンプを基板側電極に押し付けても、アルミナ基板はまったく変形せず、当然ながら、基板側電極も全く撓むことがない。
したがって、ガラスエポキシ基板の場合と異なり、アルミナ基板や基板側電極の変形によって、弾性ひずみが蓄えられることはない。
【００１２】
そこで、実装基板の材料の違いだけを比較できるような条件、即ち、接着剤の種類、接合後の接着剤層の厚さ、或いは、バンプやパターンなどの形状といった、信頼性に影響を与える因子をすべて同一とした条件のもとで、ガラスエポキシ基板とアルミナ基板を用いて素子接合試料を製作し、温度サイクル試験を行うと、アルミナ基板を用いた試料のほうに、ガラスエポキシ基板を用いた試料の１０分の１程度の少ないサイクル数において、オープン不良が発生し始めることが判明した。
【００１３】
これは、実装基板側の変形による弾性ひずみの蓄えが、どれだけ接着剤接合の信頼性に寄与しているかを示していると言え、アルミナ基板のような剛性の高い基板材料は、接着剤接合の不得手とする対象であり、接着剤接合の適用用途を制限する要因の一つとなっていた。
【００１４】
したがって、本発明は、基板の剛性に依存せずに高い接合力を維持して信頼性を向上することを目的とする。
【００１５】
【課題を解決するための手段】
図１は、本発明の原理的構成の説明図であり、ここで、図１を参照して本発明における課題を解決するための手段を説明する。
図１参照
上記の目的を達成するために、本発明は、チップ実装体において、チップ実装基板１上に設置した電極の外部接続部３、前記外部接続部３上の一部に形成された弾性体４、及び、前記外部接続部３とともに前記弾性体４を被覆するように形成された金属膜５とから構成された弾性体電極パッド２と、前記弾性体電極パッド２と金属バンプとの界面の接触抗力により接続されたベアチップと、前記チップ実装基板１と前記ベアチップとの間に充填された接着剤とを備え、前記チップ実装基板と前記ベアチップとが前記接着剤のみで接合されていることを特徴とする。
【００１６】
このように、軟らかい実装基板材料のたわみに相当する弾性ひずみを蓄積させる機構、即ち、弾性体電極パッド２を電極の外部接続部３上に設けることにより、剛性の高い材質の基板を用いる場合でも、他の構造部材に応力緩和が発生しても端子間の接続が失われることがなく、接着剤接合によって優れた信頼性を発揮させることが可能となる。
【００１７】
即ち、弾性体４は応力を受けて変形するが、応力が取り除かれると元の形状に速やかに回復する特性を備えている。
そのため、接合プロセスの過程でベアチップの金属バンプから応力を受けた場合、弾性体４が応力により激しく変形するが、変形した弾性体４は、元の形状に回復しようとする弾性力を以って金属膜５および金属バンプを押し返すため、金属バンプと金属膜５の界面には常に接触抗力が生じている。
また、金属バンプに押しつぶされた状態でも、金属膜５と基板側の電極の外部接続部３の接続は維持されるため、接触抗力が失われない限り、金属バンプと外部接続部３の間の電気的な接触が維持されることになる。
【００１８】
この場合、弾性体４としては、ヤング率が室温下で１ＧＰａ以下、好適には１００ＭＰａ以下、より好適には１０ＭＰａ以下の材料から構成されることが望ましく、例えば、シリコーンゴム、クロロプレンゴム、イソプレンゴム、或いは、ブタジェンゴム等が望ましく、特に、弾性力と取扱の容易性の観点からシリコーンゴムが望ましい。
【００１９】
また、弾性体４を被覆する金属膜５としては、弾性体４側から少なくとも安価で導電性に優れるＣｕを主成分とする導電層、Ｎｉ等のバリアメタル層、及び、導電性に優れるともに酸化されにくいＡｕ或いはＰｔ等の導電性被覆層から構成することが望ましい。
【００２０】
また、本発明は、チップ実装体の製造方法において、チップ実装基板上に設置した電極の外部接続部３に、弾性体４を形成する工程と、前記弾性体４を被覆する金属膜５を形成して弾性体電極パッドとする工程と、前記金属膜５上にベアチップの金属バンプを接触させる工程と、前記接触した状態で、前記チップ実装基板１と前記ベアチップとの間に、接着剤を充填する工程と、前記接着剤を硬化させて前記チップ実装基板と前記ベアチップとを前記接着剤のみで接合することによって前記ベアチップを前記弾性体電極パッドと前記金属バンプとの界面の接触抗力により接続する工程とを有することを特徴とする。
【００２１】
このように、上述のチップ実装基板１に半導体ベアチップ或いは強誘電体光集積回路チップ等のベアチップを実装するためには、弾性体電極パッド２と、ベアチップに設けた金属バンプとが対向するように接触させたのち、接着剤を用いて接合すれば良い。
【００２２】
なお、弾性体４を形成する際に、シリコーンゴムの主剤と硬化剤を混合した液体をマスクを用いて塗布したのち、８０〜１５０℃に加熱して硬化させることによって、硬化物から低分子量のシロキサン等の電気的な障害を誘発する副生物を除去することができる。
【００２３】
また、上述のベアチップをチップ実装基板１に実装したチップ実装体を搭載することによって、稼働中の熱サイクルによってバンプと弾性体電極パッド２とが電気的にオープン状態になることがなく、電子機器の信頼性を向上することができる。
【００２４】
【発明の実施の形態】
ここで、図２乃至図５を参照して、本発明の実施の形態を説明するが、まず、図２及び図３を参照して本発明の実施の形態の弾性体電極パッドの製造工程を説明する。
なお、各図は、弾性体電極パッドを形成する基板側電極の外部接続部近傍の要部断面図である。
【００２５】
図２（ａ）参照
まず、基板側電極１２を形成したアルミナ実装基板１１を用意する。
この場合の基板側電極１２は、端部において、後述する図４（ａ）に示すパッド電極層１９とほぼ同じ形状の矩形状の外部接続部を有している。
【００２６】
図２（ｂ）参照
次いで、例えば、厚さ１０μｍ、開口部直径５０μｍのメタルマスク（図示を省略）を用いて、シリコーンゴムを印刷法によって、各開口部の中央に、例えば、約０．０２μｇの原液を塗布したのち、硬化させることによって弾性体１３を形成する。
この場合のシリコーンゴムは、高重合度・直鎖状のジオルガノポリシロキサンに、補強のためのシリカなどの微粉末フィラーを混和したものであり、硬化した場合に強化させたゴム状の弾性体となる。
【００２７】
より具体的には、塗布の際に便利である２液性液状シリコーンゴム（ＴＳＥ３３２０：ＧＥ東芝シリコーン社製商品名）を利用するものであり、この２液性液状シリコーンゴムは、主剤と硬化剤を混合して原液とし、この原液を８０〜１５０℃、例えば、１００℃前後の温度で約１時間加熱することで、容易にゴム状の弾性体が得られる物である。
【００２８】
この場合の加熱は、例えば、ホットプレートを用いて行うものであり、硬化したのちの弾性体１３は基板側電極１２の表面に良好に密着した。
なお、シリコーンゴムの硬化には、常温での自然硬化や空気中の水分による硬化もあるが、最終的な硬化物から低分子量の化合物、特に環状の低分子量の化合物であるシロキサンなどの電気的な障害を誘発する副生物を除去するためにも、加熱によって硬化させることが望ましい。
【００２９】
この様なシリコーンゴムは、一般に、耐熱性・耐寒性に優れており、−６０℃から２５０℃の温度範囲で物性の変化が極めて小さく、電気的性質も安定しており、且つ、耐薬品性にも優れている。
【００３０】
図２（ｃ）参照
次いで、メタルマスク（図示を省略）を用いて、基板側電極１２の先端の外部接続部とほぼ同じ形状の開口部を有するレジストパターン１４を形成する。
【００３１】
図２（ｄ）参照
次いで、スパッタリング法を用いて全面に厚さが、例えば、０．１μｍのＣｕ膜を堆積させてＣｕメッキシード層１５とする。
【００３２】
図３（ｅ）参照
次いで、Ｃｕメッキシード層１５を給電層として硫酸銅系の電解メッキ液を用いて電解メッキを施すことによって、全面に厚さが、例えば、５μｍの主メッキ層となるＣｕメッキ層１６を形成する。
【００３３】
図３（ｆ）参照
次いで、無電解メッキ法を用いて、全面に厚さが、例えば、０．２μｍのバリアメタルとなるＮｉ層１７及び厚さが、例えば、０．１μｍの導電性被覆層となるＡｕ層１８を順次堆積させる。
【００３４】
図３（ｇ）参照
次いで、リフトオフによりレジストパターン１４を剥離することによって、不要な部分の金属膜を除去することによって、弾性体１３を完全に被覆するとともに基板側電極１２と密着するパッド電極層１９を形成することによって弾性体電極パッドが完成する。
【００３５】
図４（ａ）及び（ｂ）参照
図４（ａ）は上述のようにして出来上がった弾性体電極パッド近傍の平面図であり、また、図４（ｂ）は図４（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った概略的断面図である。
図に示すように、弾性体電極パッドは弾性体１３と弾性体１３を完全に被覆する幅広の矩形状のパッド電極層１９とから構成される。
【００３６】
次に、図５を参照して、本発明の実施の形態の弾性体電極パッドの作用効果を説明する。
図５参照
図５は、Ａｕからなるバンプ２０を形成したＴＥＧチップ（図示を省略）を素子接合用のエポキシ系接着剤（図示を省略）により接合した状態における弾性体電極パッド近傍の要部断面図である。
【００３７】
図に示すように、接合プロセスの過程でバンプ２０から応力を受けて弾性体１３はパッド電極層１９とともに変形するが、変形した弾性体１３は、元の形状に回復しようとする弾性力を以ってパッド電極層１９およびバンプ２０を押し返すため、バンプ２０とパッド電極層１９の界面には常に接触抗力２１が生じている。
【００３８】
また、バンプ２０に押しつぶされた状態でも、パッド電極層１９と基板側電極１２の外部接続部の接続は成膜時の密着性によって維持されるため、接触抗力２１が失われない限り、バンプ２０と基板側電極１２の外部接続部の間の電気的な接触が維持されることになる。
【００３９】
このような接合状態において、接続抵抗を測定し、さらに温度サイクル試験によるその変化を測定し、弾性体電極パッドのないアルミナ基板を用いた場合、弾性体電極パッドのないガラスエポキシ基板を用いた場合と比較した。
【００４０】
その結果、本発明の実施の形態のアルミナ実装基板における接合直後の初期の接続抵抗は、１接続端子当たり２〜３ｍΩであり、弾性体電極パッドのないアルミナ基板の場合や、弾性体電極パッドのないガラスエポキシ基板を用いた場合とほとんど同程度であった。
【００４１】
また、温度サイクル試験の結果、本発明の実施の形態のアルミナ実装基板の場合は、弾性体電極パッドのないアルミナ基板に比べて約１０倍のサイクル数まで、また、弾性体電極パッドのないガラスエポキシ基板を用いた場合と比べてほぼ同程度のサイクル数まで、オープン不良が発生せず、従来のアルミナ基板を用いた接着剤接合に比べて非常に高い信頼性を示すことが確認できた。
【００４２】
以上、本発明の実施の形態を説明してきたが、本発明は実施の形態に記載した構成に限られるものではなく、各種の変更が可能である。
例えば、上記実施の形態の説明においては、弾性体としてシリコーンゴムを用いているが、シリコーンゴムに限られるものではなく、ヤング率が常温下で１ＧＰａ以下、好適には１００ＭＰａ以下、より好適には１０ＭＰａ以下の材料であれば良い。
【００４３】
さらに、その様な弾性材料は、シリコーンゴムに相当する耐候性や、化学的安定性を有することが望ましく、例えば、クロロプレンゴム、イソプレンゴム、或いは、ブタジェンゴム等の他の弾性材料を用いても良いものであり、また、必要に応じてフィラーを混合して熱膨張係数を調整しても良い。
【００４４】
また、上記の実施の形態においては、フリップチップ実装する際の接着剤としてエポキシ樹脂を用いているが、この場合も熱膨張係数を調整するためには、エポキシ樹脂にフィラーを混合しても良いものである。
【００４５】
また、上記の実施の形態においては、チップ実装基板としてアルミナ実装基板を挙げているが、アルミナ実装基板に限られるものではなく、ガラスエポキシ実装基板等の他の基板を用いても良いものであり、その場合にも、熱サイクルによるオープン不良を低減する効果がある。
【００４６】
また、本発明は、適用対象が、プリント回路基板等に限られるものではなく、実装基板と半導体集積回路装置との間に設けられるインターポーザー等にも適用されるものである。
【００４７】
さらには、チップ実装基板としては、能動デバイスを形成したＳｉＬＳＩチップ等の半導体基板も挙げられるものであり、例えば、ＳｉＬＳＩチップ上に他のＳｉＬＳＩチップをバンプを介して実装する場合にも適用されるものである。
【００４８】
また、上記の実施の形態の説明においては、実装回路部品を半導体ベアチップとして説明しているが、半導体ベアチップに限られるものではなく、強誘電体材料を用いた光集積回路装置等の他のベアチップの実装にも適用されるものである。
【００４９】
また、上記の実施の形態においては、弾性体を印刷塗布法によって形成しているが、印刷塗布法に限られるものではなく、弾性体となる原液を必要箇所に必要量滴下して形成しても良いものである。
【００５０】
また、上記の実施の形態においては、パッド電極層をＡｕ／Ｎｉ／Ｃｕ構造で形成しているが、この様な構造に限られるものではなく、例えば、Ｃｕは純粋なＣｕである必要は必ずしもなく、また、ＡｕはＡｕと同様に導電性に優れ且つ酸化されにくいＰｔを用いても良いものである。
【００５１】
また、上記の実施の形態においては、パッド電極層をスパッタ法−電解メッキ法−無電解メッキ法を組み合わせて形成しているが、他の成膜法を用いても良いことは言うまでもなく、例えば、全ての膜をスパッタリング法によって成膜しても良いものであり、それによって、製造装置構成を簡素化することができる。
【００５２】
ここで、再び図１を参照して、改めて本発明の詳細な特徴を説明する。
再び、図１参照
（付記１） チップ実装基板１上に設置した電極の外部接続部３、前記外部接続部３上の一部に形成された弾性体４、及び、前記外部接続部３とともに前記弾性体４を被覆するように形成された金属膜５とから構成された弾性体電極パッド２と、前記弾性体電極パッド２と金属バンプとの界面の接触抗力により接続されたベアチップと、前記チップ実装基板１と前記ベアチップとの間に充填された接着剤とを備え、前記チップ実装基板と前記ベアチップとが前記接着剤のみで接合されていることを特徴とするチップ実装体。
（付記２） 上記弾性体４が、ヤング率が室温下で１ＧＰａ以下の材料から構成されることを特徴とする付記１記載のチップ実装体。
（付記３） 上記弾性体４が、シリコーンゴムからなることを特徴とする付記２記載のチップ実装体。
（付記４） 上記弾性体４を被覆する金属膜５が、前記弾性体４側から少なくともＣｕを主成分とする導電層、バリアメタル層、及び、導電性被覆層からなることを特徴とする付記１乃至３のいずれか１に記載のチップ実装体。
（付記５） 上記バリアメタル層がＮｉからなり、また、導電性被覆層がＡｕまたはＰｔのいずれかからなることを特徴とする付記４記載のチップ実装体。
（付記６） チップ実装基板１上に設置した電極の外部接続部３に、弾性体４を形成する工程と、前記弾性体４を被覆する金属膜５を形成して弾性体電極パッドとする工程と、前記金属膜５上にベアチップの金属バンプを接触させる工程と、前記接触した状態で、前記チップ実装基板１と前記ベアチップとの間に、接着剤を充填する工程と、前記接着剤を硬化させて前記チップ実装基板と前記ベアチップとを前記接着剤のみで接合することによって前記ベアチップを前記弾性体電極パッドと前記金属バンプとの界面の接触抗力により接続する工程とを有することを特徴とするチップ実装体の製造方法。
（付記７） 付記１乃至５のいずれか１に記載のチップ実装体を搭載したことを特徴とする電子機器。
【００５３】
【発明の効果】
本発明によれば、チップ実装基板側に弾性体電極パッドを設けているので、これまで接着剤による接合が不得手としてきたアルミナなどの剛性の高い基板材料の場合でも、より高い信頼性を備えた接合を実現することが可能となり、接着剤による接合の適用用途の拡大に大きく寄与することになる。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施の形態の弾性体電極パッドの途中までの製造工程の説明図である。
【図３】本発明の実施の形態の弾性体電極パッドの図２以降の製造工程の説明図である。
【図４】本発明の実施の形態の弾性体電極パッドの構造説明図である。
【図５】本発明の実施の形態の弾性体電極パッドの作用効果の説明図である。
【図６】従来のベアチップのフリップチップ実装の説明図である。
【図７】従来のベアチップのフリップチップ実装の接合原理の説明図である。
【符号の説明】
１ チップ実装基板
２ 弾性体電極パッド
３ 外部接続部
４ 弾性体
５ 金属膜
１１ アルミナ実装基板
１２ 基板側電極
１３ 弾性体
１４ レジストパターン
１５ Ｃｕメッキシード層
１６ Ｃｕメッキ層
１７ Ｎｉ層
１８ Ａｕ層
１９ パッド電極層
２０ バンプ
２１ 接触抗力
３１ 半導体ベアチップ
３２ チップ側電極
３３ バンプ
３４ ガラスエポキシ基板
３５ 基板側電極
３６ 接着剤
３７ 接触抗力
３８ 硬化収縮力
Claims (5)
- チップ実装基板上に設置した電極の外部接続部、前記外部接続部上の一部に形成された弾性体、及び、前記外部接続部とともに前記弾性体を被覆するように形成された金属膜とから構成された弾性体電極パッドと、前記弾性体電極パッドと金属バンプとの界面の接触抗力により接続されたベアチップと、前記チップ実装基板と前記ベアチップとの間に充填された接着剤とを備え、前記チップ実装基板と前記ベアチップとが前記接着剤のみで接合されていることを特徴とするチップ実装体。
- 上記弾性体が、シリコーンゴムからなることを特徴とする請求項１記載のチップ実装体。
- 上記弾性体を被覆する金属膜が、前記弾性体側から少なくともＣｕを主成分とする導電層、バリアメタル層、及び、導電性被覆層からなることを特徴とする請求項１または２に記載のチップ実装体。
- チップ実装基板上に設置した電極の外部接続部に、弾性体を形成する工程と、前記弾性体を被覆する金属膜を形成して弾性体電極パッドとする工程と、前記金属膜上にベアチップの金属バンプを接触させる工程と、前記接触した状態で、前記チップ実装基板と前記ベアチップとの間に、接着剤を充填する工程と、前記接着剤を硬化させて前記チップ実装基板と前記ベアチップとを前記接着剤のみで接合することによって前記ベアチップを前記弾性体電極パッドと前記金属バンプとの界面の接触抗力により接続する工程とを有することを特徴とするチップ実装体の製造方法。
- 請求項１乃至３のいずれか１項に記載のチップ実装体を搭載したことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002082495A JP3952375B2 (ja) | 2002-03-25 | 2002-03-25 | チップ実装体、チップ実装体の製造方法、及び、電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002082495A JP3952375B2 (ja) | 2002-03-25 | 2002-03-25 | チップ実装体、チップ実装体の製造方法、及び、電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003282769A JP2003282769A (ja) | 2003-10-03 |
| JP3952375B2 true JP3952375B2 (ja) | 2007-08-01 |
Family
ID=29230657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002082495A Expired - Fee Related JP3952375B2 (ja) | 2002-03-25 | 2002-03-25 | チップ実装体、チップ実装体の製造方法、及び、電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3952375B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004040414B4 (de) * | 2004-08-19 | 2006-08-31 | Infineon Technologies Ag | Verfahren zur Herstellung eines Verdrahtungssubstrats eines Halbleiterbauteils mit Außenkontaktanschlussflecken für Außenkontakte |
| JP5012577B2 (ja) * | 2007-07-05 | 2012-08-29 | 日本電気株式会社 | 半導体装置 |
| US9148957B2 (en) | 2011-03-04 | 2015-09-29 | Sharp Kabushiki Kaisha | Electronic circuit substrate, display device, and wiring substrate |
-
2002
- 2002-03-25 JP JP2002082495A patent/JP3952375B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003282769A (ja) | 2003-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100386758B1 (ko) | 이방성 도전막 및 반도체 칩의 실장 방법 및 반도체 장치 | |
| JP2001085560A (ja) | 半導体装置およびその製造方法 | |
| JP2001189337A (ja) | 電極バンプおよびそれを用いた半導体素子並びに半導体装置 | |
| TWI257676B (en) | Semiconductor chip, semiconductor device, method for producing semiconductor device, and electronic equipment | |
| JPH1145954A (ja) | フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器 | |
| US6660942B2 (en) | Semiconductor device with an exposed external-connection terminal | |
| JP4494785B2 (ja) | 異方導電性接着性フィルム、その製造方法、および半導体装置 | |
| JPH09505444A (ja) | 接着シートを用いたマルチチップ電子パッケージモジュール | |
| JP3727587B2 (ja) | 半導体装置の実装方法 | |
| JP3436170B2 (ja) | 異方性導電フィルム、これを用いた半導体装置及びその製造方法 | |
| WO1997033313A1 (fr) | Dispositif a semi-conducteur et son procede de production | |
| TW440977B (en) | Semiconductor device, connection for semiconductor chip, circuit board and electronic machine | |
| JP2003007922A (ja) | 回路装置の製造方法 | |
| JP3952375B2 (ja) | チップ実装体、チップ実装体の製造方法、及び、電子機器 | |
| JPH11176870A (ja) | 半導体装置及びその製造方法 | |
| KR20090082370A (ko) | 회로 기판을 접속하는 방법 및 접속 구조체 | |
| JP2001217281A (ja) | 半導体装置とその製造方法 | |
| JP2000269269A (ja) | 半導体実装用基板と半導体装置および半導体装置の製造方法 | |
| JP4479582B2 (ja) | 電子部品実装体の製造方法 | |
| US7413935B2 (en) | Semiconductor device and method of fabricating the same | |
| JPH11135568A (ja) | 半導体装置及びその製造方法 | |
| JP2002118210A (ja) | 半導体装置用インタポーザ及びこれを用いた半導体装置 | |
| JP2000068321A (ja) | 半導体装置およびその製造方法 | |
| JP4243077B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004349561A (ja) | 半導体装置の接着方法とそれに使用される接着剤 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060919 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070419 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |