DE102020124955A1 - Elektronikeinheit mit einem integrierten Schaltkreis und Verfahren zu deren Herstellung - Google Patents

Elektronikeinheit mit einem integrierten Schaltkreis und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102020124955A1
DE102020124955A1 DE102020124955.1A DE102020124955A DE102020124955A1 DE 102020124955 A1 DE102020124955 A1 DE 102020124955A1 DE 102020124955 A DE102020124955 A DE 102020124955A DE 102020124955 A1 DE102020124955 A1 DE 102020124955A1
Authority
DE
Germany
Prior art keywords
component
capsules
contacts
electrical contacts
electronic unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020124955.1A
Other languages
English (en)
Inventor
Janine-Melanie Potreck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sphera Tech GmbH
Sphera Technology GmbH
Original Assignee
Sphera Tech GmbH
Sphera Technology GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sphera Tech GmbH, Sphera Technology GmbH filed Critical Sphera Tech GmbH
Priority to DE102020124955.1A priority Critical patent/DE102020124955A1/de
Priority to US18/246,394 priority patent/US20230377880A1/en
Priority to EP21783464.7A priority patent/EP4218044A2/de
Priority to CA3193519A priority patent/CA3193519A1/en
Priority to JP2023518406A priority patent/JP2023542215A/ja
Priority to CN202180075917.6A priority patent/CN116438637A/zh
Priority to PCT/EP2021/076343 priority patent/WO2022063977A2/de
Priority to TW110135653A priority patent/TW202230547A/zh
Publication of DE102020124955A1 publication Critical patent/DE102020124955A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0343—Manufacturing methods by blanket deposition of the material of the bonding area in solid form
    • H01L2224/03442—Manufacturing methods by blanket deposition of the material of the bonding area in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05693—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/056 - H01L2224/05691, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1141—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form
    • H01L2224/1142—Curtain coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13193—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/131 - H01L2224/13191, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/1369—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13693—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/136 - H01L2224/13691, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81493—Material with a principal constituent of the material being a solid not provided for in groups H01L2224/814 - H01L2224/81491, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8192—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83026—Applying a precursor material to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/0257—Nanoparticles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Conductive Materials (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

Die Erfindung betrifft eine Elektronikeinheit (1), umfassend: eine erste Komponente (2) mit mehreren ersten elektrischen Kontakten (3), die einen integrierten Schaltkreis (6) aufweist, und eine zweite Komponente (4) mit mehreren zweiten elektrischen Kontakten (5). Gemäß der Erfindung sind die ersten elektrischen Kontakte (3) und die zweiten elektrischen Kontakte (5) jeweils über eine elektrisch leitfähige Struktur (8) elektrisch miteinander verbunden, die eine Vielzahl von elektrisch leitfähigen Partikeln (9) umfasst.

Description

  • Die Erfindung betrifft eine Elektronikeinheit mit einem integrierten Schaltkreis sowie eine Verbindungstechnologie zum elektrischen Verbinden zweier Komponenten einer Elektronikeinheit.
  • In der Elektronik-Fertigung werden die vereinzelten Bruchstücke (Chips; engl. die) eines Wafers üblicherweise auf einer Trägerstruktur befestigt und mit dieser elektrisch verbunden. Dies wird auch als Chipbonden oder Die-Bonden bezeichnet. Die Trägerstruktur kann z. B. das Gehäuse eines Chips oder bei der Chip-On-Board-Technologie ein Substrat sein, wie z. B. eine Leiterplatte, ein Keramiksubstrat oder einer Dickschichtschaltung, das auch weitere Bauteile tragen kann. Ein Chip kann aber auch auf einem weiteren Chip angeordnet werden (Chip on Chip-Technik), wobei eine Stapelanordnung aus mehreren Chips hergestellt wird. In diesem Fall wäre die Trägerstruktur ein weiterer Chip.
  • Aus dem Stand der Technik sind verschiedene Methoden zur Montage von Chips auf einer Trägerstruktur bekannt: Kleben mit leitfähigen oder nicht leitfähigen Klebstoffen, Heißluft-Löten, Wellenlöten, Reflow-Löten (Aufschmelzen von Lotkugeln) oder Drahtbonden, um nur einige davon zu nennen. Die Montage der Chips kann prinzipiell mittels Anschlussdrähten (Bonddrähten) oder direkt, ohne weitere Anschlussdrähte erfolgen.
  • Bei der so-genannten Flip-Chip-Montage zum Beispiel wird der ungehauste Chip mittels Kontaktierhügeln - sogenannter „Bumps“ - direkt, ohne weitere Anschlussdrähte auf einem Substrat befestigt. Die Chips sind in diesem Fall mit einer Vielzahl kleiner Lotkugeln (engl. balls) versehen, die nebeneinander in einem Raster (engl. grid) aus Spalten und Zeilen angeordnet sind (BGA, Ball Grid Array). Bei der Montage werden die Chips mit den Lotkugeln nach unten auf das Substrat aufgesetzt. Die Lotkugeln werden dann mit einem Flussmittel benetzt und der Aufbau erwärmt, so dass das Lot aufschmilzt und eine elektrische Verbindung zwischen den Kontaktflächen des Chips und den Kontakten des Substrates (Gehäuse, Package) herstellt. Dies wird auch als Reflow-Löten bezeichnet.
  • Die BGA-Technik ermöglicht besonders kleine Abmessungen zwischen Chip und Substrat und kurze Leiterlängen. Die Größe der Bumps beträgt mittlerweile weniger als 100 µm. Für spezielle Anwendungen, insbesondere in der Mobilfunktechnik, sind aber noch kleinere Abmessungen wünschenswert.
  • Eine Aufgabe der vorliegenden Erfindung besteht somit darin, den Abstand zwischen Chip und Trägerstruktur weiter zu verringern und ein Verfahren zur Herstellung entsprechender Elektronikeinheiten zu entwickeln.
  • Gelöst wird diese Aufgabe gemäß der Erfindung durch die in den unabhängigen Ansprüchen angegebenen Merkmale. Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Gemäß der Erfindung wird eine Elektronikeinheit vorgeschlagen, die eine erste Komponente mit einem integrierten Schaltkreis und mehreren ersten elektrischen Kontakten und eine zweite Komponente mit mehreren zweiten elektrischen Kontakten umfasst. Gemäß der Erfindung sind die ersten und zweiten elektrischen Kontakte über eine elektrisch leitfähige Struktur elektrisch miteinander verbunden, die eine Vielzahl von elektrisch leitfähigen Partikeln umfasst, welche aufgrund ihrer physikalischen oder chemischen Eigenschaften ein Agglomerat bilden und sich mit den ersten und zweiten elektrischen Kontakten verbinden. Die Partikel und/oder elektrischen Kontakte sind vorzugsweise mittels wenigstens einer funktionellen Gruppe versehen, so dass sich die Partikel bevorzugt mit den elektrischen Kontakten verbinden. Der Einsatz herkömmlicher Verbindungstechnologien, wie z. B. Löten, Kleben oder Ultraschallschweißen ist in diesem Fall nicht erforderlich.
  • Die genannten Partikel können beispielsweise Mikro- oder Nanopartikel sein und verschiedenste Formen aufweisen, wie z. B. stäbchenförmig, kugelig, sternförmig, oder weitere Geometrien etc..
  • Gemäß einer bevorzugten Ausführungsform der Erfindung sind die Partikel stäbchenförmige Nanopartikel. In diesem Fall umfasst die leitfähige Struktur eine Vielzahl von in einer vorgegebenen Richtung parallel ausgerichteter Nanopartikel, die in Kontakt zueinander stehen.
  • Die Partikel sind elektrisch leitend und bestehen vorzugsweise (zumindest zum Teil) aus einem halbmetallischen- und/ oder metallischen Werkstoff, und/ oder Polymer, Keramik und/ oder wie z. B. Gold, Silber, Kupfer und/oder Bronze, Zinn, Zink, Blei, Wolfram, Quecksilber oder dessen Legierungen und/ oder besitzen eine metallische Oberflächenbeschichtung. Zudem wären weitere Werkstoffe denkbar, wie z.B. Carbonanotubes, Graphen, Graphit, Halbleiter (Silicium, Germanium), Fullerene, Polytetrafluorethylen
  • Eine Oberflächenbeschichtung der Partikel kann z. B. über eine Funktionalisierung mit endständigen reaktiven Gruppen erreicht werden, insbesondere mit Polymeren, welche mindestens eine Thiolgruppe aufweisen, wie z.B. 11-Mercaptoundecanoic acid oder ähnliche, oder mehrere Thiolgruppen, wie Dithiole, insbesondere 1,2 Ethandithiol, 1,3-Propanedithiol, 1,4-Butanedithiol, 1,5-Pentandithiol, Benzene-1,4-dithiol, 2,2'-Ethylendioxydiethanethiol, 1,6-Hexanedithiol, Tetra(ethylenglycol)dithiol, 1,8-Octanedithiol, 1,9-Nonanedithiol, 1,11-Undecanedithiol, Hexa(ethylenglycol)dithiol, 1,16-Hexadecanedithiol oder ähnliche. Die funktionalisierten Partikel binden selektiv an Metallpartikel, die sich entlang der Oberfläche der funktionalisierten Partikel anlagern und die Beschichtung bilden.
  • Gemäß einer Ausführungsform der Erfindung ist wenigstens eines der nachfolgend genannten Elemente funktionalisiert, d.h. mit wenigstens einer funktionellen Gruppe versehen: die Partikel, die ersten Kontakte, die zweiten Kontakte. Durch die Funktionalisierung wird eine selektive Bindung des betreffenden Elements an einem anderen Stoff erreicht. So führt beispielsweise eine Funktionalisierung eines Elements mit einer Thiolgruppe zu einer verstärkten Bindung des betreffenden Elements an metallische Oberflächen.
  • In einer ersten Ausführungsform können z. B. nur die Partikel funktionalisiert sein, so dass sie an den Metalloberflächen der ersten und zweiten Kontakte besser haften. In einer anderen Ausführungsform können die elektrischen Kontakte oder beide Elemente, nämlich die elektrischen Kontakte und die Partikel, funktionalisiert sein.
  • Die Funktionalisierung metallischer Nanopartikel ist beispielsweise aus der WO2015/103028A1 , der CA2712306C und der US 8,790,552 B2 bekannt. Thiol-Funktionalisierungen sind beispielsweise aus Kellon J.E., Young S.L., & Hutchison J. E. (2019), „Engineering the Nanoparticle-Electrode Interface“, Chemistry of Materials, 31(8), 2685-2701, weiter aus Kubackova J., et al. (2014), „Sensitive surface-enhanced Raman spectroscopy (SERS) detection of organochlorine pesticides by alkyl dithiol-functionalized metal nanoparticles-induced plasmonic hot spots“, Analytical chemistry 87.1, 663-669, außerdem aus Ahonen P., Laaksonen T., Nykänen A., Ruokolainen J., & Kontturi K. (2006), „Formation of stable Agnanoparticle aggregates induced by dithiol cross-linking“, The Journal of Physical Chemistry B, 110(26), 12954-12958 und aus Dong T. Y., Huang C., Chen C. P., & Lin M. C. (2007), „Molecular self-assembled monolayers of ruthenium (II)-terpyridine dithiol complex on gold electrode and nanoparticles“, Journal of Organometallic Chemistry, 692(23), 5147-5155, bekannt.
  • Je nach Applikation gibt es verschiedene geeignete funktionelle Gruppen, wie z. B.: Alkane, Cycloalkane, Alkene, Alkine, Phenyl-Substituenten, Benzyl-Substituenten, Vinyl, Allyl, Carbene, Alkylhalogenide, Phenol, Ether, Epoxide, Ether, Peroxide, Ozonide, Aldehyde, Hydrate, Imine, Oxime, Hydrazone, Semicarbazone, Halbacetale, Halbketale, Lactole, Acetal/ Ketal, Aminale, Carbönsäure, Carbonsäureester, Lactone, Orthoester, Anhydride, Imide, Carbonsäurehalogenide, Carboxylgruppen, Carbonsäurederivate, Amide, Lactame, Peroxisäuren, Nitrile, Carbamate, Hernstoff, Guanidine, Carbodiimide, Amine, Anilin, Hydroxylamine, Hydrazine, Hydrazone, Azoverbindungen, Nitroverbindungen, Thiole, Mercaptane, Sulfide, Phosphine, P-Ylene, P-Ylide, Biotin, Streptavidin, Metallocene, oder dgl.., die unterschiedlich stark binden oder an verschiedene Partner binden.
  • Gemäß einer bevorzugten Ausführungsform der Erfindung ist eines der vorstehend genannten Elemente (z. B. die Partikel) mit einer Carboxylgruppe und ein anderes Element (z. B. die elektrischen Kontakte) mit primären Aminen funktionalisiert. Die Carboxylgruppe wird vorzugsweise mit EDC/ NHS aktiviert, wodurch die beiden Elemente (Partikel und elektrische Kontakte) eine kovalente Bindung eingehen. Anschließend werden die noch freien funktionellen Gruppen mit Ethanolamin blockiert.
  • Gemäß einer anderen Ausführungsform der Erfindung ist eines der vorstehend genannten Elemente (z. B. die Partikel) mit einer Thiolgruppe funktionalisiert; das andere Element (z. B. die elektrischen Kontakte) sind nicht funktionalisiert. In diesem Fall findet eine selektive Bindung zwischen den Elemente über schwache Wechselwirkung statt.
  • Die Partikel und elektrischen Kontakte können jeweils mit einer oder mehreren identischen, oder mit unterschiedlichen funktionellen Gruppen funktionalisiert sein.
  • Die Partikel sind vorzugsweise in der Lage, sich selbstständig in einer bestimmten Richtung auszurichten. Diese Eigenschaft der Selbstausrichtung kann beispielsweise durch Thiolgruppen und/oder Janus-(Nano)-Partikel und/oder patchy particles und/oder durch Magnetismus (Partikel und Oberfläche sind magnetisch) und/ oder über eine elektrostatische Wechselwirkung erreicht werden. Derartige Wechselwirkungen können beispielsweise durch eine positiv geladene oder negativ geladene Oberfläche und/oder über schwache Wechselwirkungen und/oder über chemische Reaktion(en) wie Click-Chemie (z.B. Thiol-Ene-Click-Chemie), Michael-Reaktion oder dergleichen erreicht werden.
  • Die eingangs genannte erste Komponente kann z. B. ein verpackter (eingehauster) Chip, ein Rohchip (engl. die) oder ein elektronisches System mit mehreren Chips und ggf. weiteren Bauelementen (mit oder ohne Gehäuse) sein. Die zweite Komponente kann z. B. ein Gehäuse, ein Chip, eine Leiterplatte oder ein anderes Substrat sein.
  • Gemäß einer speziellen Ausführungsform der Erfindung ist die erste Komponente ein Rohchip und die zweite Komponente eine Leiterplatte, ein Chip-Gehäuse oder ein anderes Substrat.
  • Gemäß einer Ausführungsform der Erfindung umfasst die erste und/oder zweite Komponente einen oder mehrere Abstandshalter, die so dimensioniert sind, dass gegenüberliegende Kontaktflächen der ersten und zweiten Kontakte im Abstand gegenüberliegen. Der Abstand kann z. B. wenige µm, z. B. 20 µm betragen oder auch im nm-Bereich liegen und z. B. 100 nm oder weniger betragen.
  • Die Kontakte der ersten und/oder zweiten Komponente haben vorzugsweise eine flache Kontaktfläche, sie können aber auch eine ballförmige, konkave oder konvexe Fläche aufweisen. Eine konkave Kontaktfläche ist insbesondere von Vorteil, wenn Kapseln auf die elektrischen Kontakte aufgebracht werden, welche die leitfähigen Partikel enthalten. Die Kontakte einer Komponente liegen vorzugsweise in derselben Ebene.
  • Die eingangs genannte elektrisch leitfähige Struktur aus elektrisch leitfähigen Partikeln kann in unterschiedlichen Prozessen hergestellt werden. Gemäß einer ersten, hier vorgeschlagenen Variante wird eine Suspension, in der sich die Partikel als Schwebstoff befinden, direkt auf wenigstens eine der Komponenten aufgebracht. Gemäß einer zweiten Variante wird eine Suspension mit Kapseln, welche die elektrisch leitfähigen Partikel enthalten, auf wenigstens eine der Komponenten aufgebracht. Alternativ können die Kapseln aber auch als Pulver aufgebracht werden.
  • In Bezug auf die erste Variante betrifft die Erfindung ein Verfahren zum Herstellen einer Elektronikeinheit mit einer ersten Komponente, die einen integrierten Schaltkreis und mehrere erste elektrische Kontakte aufweist, und einer zweiten Komponente mit mehreren zweiten elektrischen Kontakten, wobei wenigstens folgende Schritte ausgeführt werden:
    • - Herstellen einer Suspension, in der Partikel als Schwebstoff enthalten sind,
    • - Aufbringen der Suspension auf wenigstens eine der Komponenten, so dass sich auf den elektrischen Kontakten der wenigstens einen Komponente eine elektrisch leitfähige Struktur bildet, die einen oder mehrere der elektrisch leitfähigen Partikel umfasst,
    • - Anordnen der ersten und zweiten Komponente in einem vorgegebenen Abstand, mit gegenüberliegenden ersten und zweiten Kontakten, wobei das Aufbringen der Suspension vor oder nach dem Anordnen der ersten und zweiten Komponente stattfinden kann; und
    • - Abwaschen der elektrisch leitfähigen Partikel, die nicht an die elektrischen Kontakte gebunden sind.
  • Wenigstens eines der nachfolgend genannten Elemente ist vorzugsweise, wie bereits beschrieben, mit einer oder mehreren funktionellen Gruppen versehen: die Partikel, die ersten Kontakte, die zweiten Kontakte.
  • Die vorstehend genannte Suspension umfasst ein Lösemittel als Grundsubstanz mit wenigstens einem der nachfolgend genannten Stoffe: Wasser, Ethanol.
  • Nach dem Aufbringen der Suspension auf wenigstens eine der Komponenten wird vorzugsweise ein Trocknungsschritt durchgeführt, in dem die wenigstens eine Komponente getrocknet wird.
  • Die Elektronikeinheit kann zudem kurzfristig über den Schmelzpunkt der in der elektrisch leitfähigen Struktur enthaltenen Partikel erhitzt werden. Das Erhitzen der Einheit kann beispielsweise in einem Reflow-Ofen bei Temperaturen zwischen 40°C und 250 °C durchgeführt werden. Dadurch schmelzen die einzelnen Partikel und bilden einen massiven, leitfähigen Festkörper, der die gegenüberliegenden Kontakte elektrisch und mechanisch verbindet. Alternativ oder zusätzlich können die Partikel und/ oder das Underfill durch den Reflow-Prozess freigesetzt und/oder vernetzt werden.
  • Schließlich kann noch ein elektrisch isolierender Stoff auf wenigstens eine der Komponenten aufgebracht werden, wobei das Aufbringen des elektrisch isolierenden Stoffs vor oder nach dem Zusammenfügen der beiden Komponenten stattfinden kann. In der Elektronik-Fertigung, insbesondere der Montage von Flip Chips, wird der elektrisch isolierende Stoff auch als Underfill bezeichnet. Der Hauptgrund für den Einsatz von Underfill ist der unterschiedliche Wärmeausdehnungskoeffizient zwischen dem Silizium Chip und dem Substrat. Ohne Underfill kann bei einem Temperaturwechsel eine sehr hohe Belastung für die Verbindung von Chip zu Substrat entstehen, die zu einer Ermüdung und Rissbildung führt. Außerdem dient das Underfill zur Vermeidung von Kurzschlüssen.
  • Als Underfill bzw. elektrisch isolierender Stoff kann beispielsweise ein Klebstoff, insbesondere ein Epoxidharz oder ein PU-Klebstoff oder ein Acrylatklebstoff verwendet werden.
  • Gemäß der zweiten Variante werden auf wenigstens eine der Komponenten Nano- und/oder Mikrokapseln aufgebracht, welche die elektrisch leitfähigen Partikel enthalten. Durch die Kapselung wird es möglich, eine definierte Masse bzw. ein definiertes Volumen an Partikeln oder eines anderen Stoffes an einem bestimmten Ort bereitzustellen und diesen über einen Aktivierungsmechanismus gezielt freizusetzen.
  • In Bezug auf die zweite Variante betrifft die Erfindung ein Verfahren zum Herstellen einer Elektronikeinheit mit einer ersten Komponente mit mehreren ersten elektrischen Kontakten, die einen integrierten Schaltkreis umfasst, und einer zweiten Komponente mit mehreren zweiten elektrischen Kontakten, wobei wenigstens folgende Schritte ausgeführt werden:
    • - Herstellen von Kapseln, in denen jeweils ein oder mehrere elektrisch leitfähige Partikel enthalten sind,
    • - Aufbringen der Kapseln auf wenigstens eine der Komponenten (z. B. als Suspension oder Pulver),
    • - Anordnen der ersten und zweiten Komponente in einem vorgegebenen Abstand, mit gegenüberliegenden ersten und zweiten Kontakten, wobei das Aufbringen der Suspension vor oder nach dem Anordnen der ersten und zweiten Komponente stattfinden kann;
    • - Aktivieren der Kapseln, so dass die elektrisch leitfähigen Partikel freigesetzt werden und sich auf den elektrischen Kontakten der wenigstens einen Komponente anordnen und eine elektrisch leitfähige Struktur bilden, die einen einzelnen oder eine Vielzahl der elektrisch leitfähigen Partikel umfasst.
  • Gemäß einer bevorzugten Ausführungsform der Erfindung wird eine Suspension hergestellt, in der die Kapseln als Schwebstoff enthalten sind. Die Suspension wird dann auf eine oder beide Komponenten aufgebracht. Alternativ können die Kapseln auch als Pulver oder als Paste auf die Komponente(n) aufgebracht werden zusätzlich unter zu Hilfe nahme einer Schablone.
  • Aus dem Stand der Technik sind verschiedenste Verfahren zum Herstellen von Nano- oder Mikrokapseln bekannt. So ist es beispielsweise möglich, Kapseln durch Lösungsmittelverdampfung, Thermogelierung, Gelbildung, Grenzflächenpolykondensation, Polymerisation, Sprühtrocknung, Wirbelschicht, Tröpfchenfrosten, Extrusion, überkritisches Fluid, Koazervation, Luftfederung, Pfannenbeschichtung, Co-Extrusion, Lösungsmittelextraktion, molekulare Einbindung, Sprühkristallisation, Phasentrennung, Emulsion, in situ Polymerisation, Grenzflächenabscheidung, Emulgierung mit einem Nanomolsieb, ionotrope Gelationsmethode, Koazervationsphasentrennung, Matrix-Polymerisation, interfaziale Vernetzung, congealing Methode, Zentrifugationsextrusion und/oder ein oder mehrere weitere Verfahren herzustellen.
  • Die Hülle der Kapseln, welche die elektrisch leitfähigen Partikel enthalten, ist vorzugsweise funktionalisiert, so dass die Kapseln besonders stark an die Metalloberfläche der elektrischen Kontakte binden. Alternativ oder zusätzlich können auch die elektrischen Kontakte und ggf. auch die Partikel selbst funktionalisiert sein.
  • Gemäß einer Ausführungsform der Erfindung sind die Kapseln mit den darin enthaltenen Partikeln mit einer oder mehreren Thiolgruppen funktionalisiert; die elektrischen Kontakte sind vorzugsweise nicht funktionalisiert. Bezüglich der Funktionalisierung der Kapseln gilt im Übrigen das Gleiche, das bereits zuvor bezüglich der funktionalisierten Partikel ausgeführt wurde.
  • Die Hülle der Mikrokapsel bzw. eine Beschichtung der Oberfläche der Mikrokapseln kann unter anderem folgende Stoffe aufweisen, z. B. mit Albumin, Gelatine, Kollagen, Agarose, Chitosan, Stärke, Carragen, Polystärke, Polydextran, Laktiden, Glykolide und Co-Polymere, Polyalkylcyanoacrylat, Polyanhydrid, Polyethylmethacrylat, Acrolein, Glycidylmethacrylat, Epoxid-Polymere, Gummi Arabicum, Polyviylalkohol, Methylcellulose, Metall, Metallnanopartikeln, Carboxymethylcellulose, Hydroxyethylcellulose, Arabinogalaktan, Polyacrylsäure, Ethylcellulose, Polyethylen, Polymethacrylat, Polyamid (Nylon), Polyethylenvinylacetat, Cellulosenitrat, Silikone, Poly(lactide-co-glycolide), Paraffin, Carnauba, Spermaceti, Bienenwachs, Stearinsäure, Stearylalkohole, Glycerinstearat, Schellack, Celluloseacetatphthalat, Zein, Hydrogele oder dgl..
  • Um die in den Kapseln enthaltenen Stoffe freizusetzen, werden die Kapseln gezielt geöffnet. Dies wird auch aus „Aktivieren“ bezeichnet. Die Aktivierung kann beispielsweise durch eine Änderung des Drucks, pH-Werts, durch UV-Strahlung, Osmose, Temperatur, Lichtintensität, Feuchtigkeit, Ultraschall, Induktion oder dergleichen erfolgen. Somit kann der Zeitpunkt, an dem die in den Kapseln enthaltenen Stoffe freigesetzt werden, präzise gesteuert werden.
  • Die Kapseln werden gemäß der Erfindung vorzugsweise aktiviert, nachdem die erste und zweite Komponente zusammengefügt worden sind.
  • Als Kapseln können beispielsweise einfache Hülle-Kern-Kapseln, Kapseln mit kationischen oder anionischem Charakter, Kapseln mit mehreren Hüllen oder mehreren Schichten des Hüllenmaterials, (sogenannte Multilayer microcapsules), Granulate eingesetzt werden.
  • Die Kapseln können einzelne Kapseln oder Teil eines Mehrkapselsystems sein, das mehrere miteinander verbundene Kapseln aufweist. Mit einem Mehrkapselsystem, wie z.B. einem Zweikomponenten-Kapselsystem (2K-Kapselsystem), ist es möglich, verschiedene Stoffe in definierter Menge oder einem definierten Verhältnis freizusetzen.
  • Die einzelnen Kapseln einer Mehrfachkapsel können gleich oder verschieden sein. Sie können sich z. B. durch ihr Hüllenmaterial, die Hüllendicke, die Größe oder den Aktivierungsmechanismus unterscheiden.
  • Aus der US 2012/0107601 A1 ist beispielsweise ein Kapselsystem bekannt, das auf Druck reagiert und Flüssigkeiten entsprechend freisetzt. Weitere Kapselsysteme sind aus der WO 2017/192407 A1 , der US 8,747,999 B2 , der WO 2017 042709 A1 , der WO 2016/049308 A1 und der WO 2018/028058 A1 bekannt.
  • Gemäß einer bevorzugten Ausführungsform der Erfindung sind die elektrisch leitfähigen Partikel in ersten Kapseln enthalten, die wiederum jeweils mit wenigstens einer zweiten Kapsel verbunden sind. Die zweiten Kapseln können leer sein oder z. B. ein elektrisch isolierendes Material (Underfill), oder ein anderes gewünschtes Material enthalten.
  • Alternativ können auch Einzel-Kapseln verwendet werden, die nicht mit anderen Kapseln verbunden sind. Gemäß einer Ausführungsform der Erfindung ist eine erste Gruppe von Kapseln vorgesehen, die elektrisch leitfähige Partikel enthalten, und eine zweite Gruppe von Kapseln vorgesehen, die ein zweites Material, insbesondere ein Underfill, enthalten. Die beiden Gruppen können gleichzeitig oder nacheinander auf die Komponente(n) der Elektronikeinheit aufgebracht werden.
  • Die Größe der ersten Kapseln entspricht vorzugsweise in etwa der Größe der elektrischen Kontakte in einer Dimension (z. B. der Länge oder Breite der Kontakte bei rechteckigen Kontaktflächen).
  • Gemäß einer bevorzugten Ausführungsform der Erfindung entspricht die Größe der zweiten Kapseln in etwa der Größe eines Abstandes zwischen zwei benachbarten elektrischen Kontakten derselben Komponente.
  • Die ersten und zweiten Kapseln werden vorzugsweise zeitlich nacheinander aktiviert. Sie können aber auch gleichzeitig aktiviert werden.
  • Wenigstens eine der Kapseln eines Mehrfachkapselsystems ist vorzugsweise funktionalisiert. Wahlweise oder zusätzlich können auch die ersten Kontakte und/oder die zweiten Kontakte funktionalisiert sein. Gemäß einer bevorzugten Ausführungsform der Erfindung sind die ersten Kapseln, welche die elektrisch leitfähigen Partikel enthalten mit einer oder mehreren funktionellen Gruppen funktionalisiert. Die zweiten Kapseln, welche das elektrisch isolierende Material enthalten, sind vorzugsweise nicht funktionalisiert.
  • Eine funktionelle Gruppe kann grundsätzlich direkt oder über einen so genannten Linker mit dem betreffenden Element verbunden sein. Über die Wahl des Linkers kann im Wesentlichen der Abstand zwischen dem funktionalisierten Element (Partikel und/oder elektrischer Kontakt und/oder Kapsel) und einem zweiten Element bestimmt werden, an das sich das funktionalisierte Element selektiv bindet. Mögliche Linker umfassen beispielsweise Biopolymere, Proteine, Seide, Polysaccaride, Zellulose, Stärke, Chitin, Nukleinsäure, synthetische Polymere, Homopolymere, DNA, Halogene, Polyethylene, Polypropylene, Polyvinylchlorid, Polylactam, Naturkautschuk, Polyisopren, Copolymere, statistische Copolymere, Gradientcopolymer, alternierendes Copolymer, Blockcopolymer, Pfropfcopolymere, ArcylnitrilButadien-Styrol (ABS), Styrol-Acrylnitril (SAN), Buthylkautschuk, Polymerblends, Polymerlegierung, anorganische Polymere, Polysiloxane, Polyphophazene, Polysilazane, Keramik, Basalt, isotaktische Polymere, syndiodaktische Polymere, ataktisch Polymere, lineare Polymere, vernetzte Polymere, Elastomere, thermoplastische Elastomere, Duroplasten, teilkristalline Linker, Thermoplaste, cis-trans Polymere, leitfähige Polymere, supramolekulare Polymere.
  • Figurenliste
  • Die Erfindung wird nachstehend anhand der beigefügten Zeichnungen beispielhaft näher erläutert. Es zeigen:
    • 1 eine Elektronikeinheit mit zwei Komponenten, die über eine elektrisch leitfähige Struktur aus einer Vielzahl von elektrisch leitfähigen Partikeln elektrisch miteinander verbunden sind;
    • 2 die Elektronikeinheit von 1 mit einem zusätzlichen Underfill;
    • 3 eine Elektronikeinheit mit zwei Komponenten und zusätzlichen Abstandshaltern;
    • 4-10 verschiedene Zustände eines Verfahrens zum Herstellen einer Elektronikeinheit mit zwei elektronischen Komponenten, bei dem eine Suspension, in der sich elektrisch leitfähige Partikel als Schwebstoff befinden, auf eine der Komponenten aufgebracht wird, bevor beide Komponenten zusammengefügt werden;
    • 11-15 verschiedene Zustände eines Verfahrens zum Herstellen einer Elektronikeinheit mit zwei elektronischen Komponenten, bei dem eine Suspension, in der sich elektrisch leitfähige Partikel als Schwebstoff befinden, auf beide Komponenten der Elektronikeinheit aufgebracht wird, nachdem die Komponenten zusammengefügt wurden;
    • 16-21 verschiedene Zustände eines Verfahrens zum Herstellen einer Elektronikeinheit mit zwei elektronischen Komponenten, bei dem eine Suspension, in der sich die Partikel in Kapseln befinden; auf eine der Komponenten aufgebracht wird, bevor beide Komponenten zusammengefügt werden.
  • Ausführungsformen der Erfindung
  • 1 zeigt eine Elektronikeinheit 1 mit zwei Komponenten 2, 4, die über eine elektrisch leitfähige Struktur 8 aus einer Vielzahl von elektrisch leitfähigen Partikeln 9 elektrisch miteinander verbunden sind.
  • Die erste Komponente 2 umfasst einen integrierten Schaltkreis 6 und kann beispielsweise ein Rohchip (engl. die) oder ein eingehauster Chip sein, der an einer Oberfläche mehrere nebeneinander angeordnete elektrische Kontakte 3 aufweist. Die zweite Komponente 4 kann beispielsweise ein Chipgehäuse, ein weiterer Chip, eine Leiterplatte oder ein beliebiges anderes Substrat 7 sein, das ebenfalls mehrere im Abstand zueinander angeordnete elektrische Kontakte 5 aufweist.
  • Bei den elektrisch leitfähigen Partikeln 9 handelt es sich vorzugsweise um Mikro- oder Nanopartikel, die z. B. aus Gold, Silber oder Kupfer, Zinn, Zink oder verschiedene Legierungen bestehen können; oder aus einem Grundmetall mit einer Kontaktfläche zu der Oberfläche aus einem anderen Metall. Im dargestellten Ausführungsbeispiel sind die Partikel stabförmige Nanopartikel, die in einer vorgegebenen Richtung parallel, Seite an Seite ausgerichtet, wobei sie in Kontakt zueinander stehen.
  • Aufgrund der geringen Größe der Partikel 9 ist der Abstand zwischen den gegenüberliegenden Kontakten 3, 5 eines Kontaktpaares besonders klein und kann beispielsweise 500 nm oder weniger betragen.
  • Die elektrisch leitfähigen Partikel 9 und/oder die Kontakte 3 oder 5 sind vorzugsweise funktionalisiert, so dass sich die Partikel 9 bevorzugt mit den elektrischen Kontakten 3, 5 verbinden.
  • 2 zeigt die Anordnung von 1, wobei in einem Zwischenraum 10 zwischen benachbarten Kontaktpaaren 3, 5 zusätzlich ein elektrisch isolierendes Material 11 - das sogenannte Underfill - vorhanden ist. Das Underfill kann beispielsweise ein Epoxidharz, ein PU-Klebstoff oder ein Acrylatklebstoff, Kunstoff, Polymer sein.
  • 3 zeigt eine alternative Ausführungsform der Elektronikeinheit 1, bei der jede Komponente 2, 4 einen Abstandshalter 12 umfasst, der so dimensioniert ist, dass die gegenüberliegenden Kontaktflächen der Kontakte 3, 5, wenn die beiden Komponenten 2, 4 zusammengefügt sind, einen vorgegebenen Abstand zueinander einnehmen. Im dargestellten Ausführungsbeispiel sind die Abstandshalter als Vorsprünge realisiert, die von den Komponenten 2, 4 nach außen vorragen und aus einem nicht-leitenden Material hergestellt sind. Im Übrigen ist die in 2 dargestellte Elektronikeinheit 1 identisch aufgebaut wie die Elektronikeinheit 1 von 1, so dass auf die dortige Beschreibung verwiesen wird.
  • Die 4 bis 10 zeigen verschiedene Zustände eines Verfahrens zum Herstellen einer Elektronikeinheit 1, bei dem eine Suspension 13, in der sich elektrisch leitfähige Partikel 9 als Schwebstoff befinden, auf eine der Komponenten 2, 4 aufgebracht wird, bevor die beiden Komponenten 2, 4 zusammengefügt werden.
  • Die Partikel 9 sind hier mit einer Thiolgruppe funktionalisiert und binden daher selektiv mit den Metalloberflächen der elektrischen Kontakte 5. Zusätzlich können auch die elektrischen Kontakte 5 funktionalisiert sein und eine oder mehrere funktionelle Gruppen aufweisen.
  • In 4 ist zu sehen, wie eine Suspension 13, in der sich die elektrisch leitfähigen Partikel 9 befinden, aus einem Gefäß 14 auf die zweite Komponente 4 gegossen wird.
  • 5 zeigt einen Zustand im Herstellungsprozess, bei dem sich die elektrisch leitfähigen Partikel 9 aufgrund ihrer Funktionalisierung an den Metalloberflächen der zweiten elektrischen Kontakte 5 ansammeln. In den Zwischenräumen 10 zwischen benachbarten elektrischen Kontakten 5 ist die Bindungswirkung dagegen weniger stark bzw. nicht vorhanden, so dass dort weniger leitfähige Partikel 9 vorhanden sind.
  • 6 zeigt exemplarisch eine weitere Ausführungsform, bei der sowohl die elektrisch leitfähigen Partikel 9 als auch die zweiten elektrischen Kontakte 5 funktionalisiert sind. Die elektrisch leitfähigen Partikel 9 umfassen hier eine erste funktionelle Gruppe R1, wie z.B. eine Carboxylgruppe, und die elektrischen Kontakte 5 eine zweite funktionelle Gruppe R2, wie z.B. primäre Amine. Die beiden funktionellen Gruppen R1, R2 binden wiederum selektiv besonders stark aneinander, so dass die gewünschte Agglomeration von elektrisch leitfähigen Partikeln 9 auf den elektrischen Kontakten 5 eintritt.
  • 7 zeigt einen weiteren Verfahrensschritt, bei dem die elektrisch leitfähigen Partikel 9, die nicht an der Oberfläche der zweiten Komponente 4 anhaften, mit Hilfe einer Waschflüssigkeit 15 abgewaschen werden. Als Waschflüssigkeit 15 kann beispielsweise Wasser, Ethanol oder eine Mischung daraus verwendet werden. Alternativ könnte auch Druckluft oder ein anderes Fluid für den Waschprozess verwendet werden. Das Abwaschen der nicht-gebundenen leitfähigen Partikel 9 erfolgt vorzugsweise in einer Fluidströmung. Bezüglich der Strömungsgeschwindigkeit des Fluids ist darauf zu achten, dass diese nicht zu hoch ist, um die auf den elektrischen Kontakten 5 angeordneten Partikel 9 nicht ungewollt abzulösen.
  • In 8 werden die beiden elektronischen Komponenten 2, 4 mit einander gegenüberliegenden Kontakten 3, 5 zusammengefügt, so dass diese über das Agglomerat der elektrisch leitfähigen Partikel 19 elektrisch verbunden werden.
  • 9 zeigt das Aufbringen eines Underfill 11 in die Zwischenräume 10 zwischen benachbarten Kontaktpaaren 3, 5 der Elektronikeinheit 1. Das Underfill kann, wie aus der Elektronik-Fertigung bekannt ist, z. B. mittels einer Dosiereinrichtung am Randbereich der Elektronikeinheit 1 aufgebracht werden und fließt dann aufgrund von Kapillareffekten in die Zwischenräume 10 der Elektronikeinheit 1, bis diese mit dem Underfill 11 gefüllt sind. Das Underfill kann beispielsweise ein Klebstoff, wie z. B. ein Epoxidharz, oder ein anderer elektrisch isolierender Stoff sein. Als Ergebnis erhält man eine sehr kompakt aufgebaute Elektronikeinheit 1, wie sie in 10 dargestellt ist.
  • Die 11 bis 15 zeigen verschiedene Zustände eines Verfahrens zum Herstellen einer Elektronikeinheit 1, bei dem elektrisch leitfähige Partikel 9 in Form einer Suspension 13 aufgebracht werden, nachdem die beiden Komponenten 2, 4 zusammengefügt worden sind.
  • 11 zeigt eine Elektronikeinheit 1 mit zwei elektrischen Komponenten 2, 4, die jeweils mehrere flächenartige Kontakte 3, 5 aufweisen. Die Komponenten 2, 4 sind dabei mit gegenüberliegenden elektrischen Kontakten 3, 5 angeordnet, wobei sich die ersten elektrischen Kontakte 3 und die zweiten elektrischen Kontakte 5
    berühren. Im dargestellten Ausführungsbeispiel haben die ersten und zweiten elektrischen Kontakte 3, 5 jeweils einen über die restliche Kontaktfläche vorspringenden Abschnitt, der als Abstandshalter 12 dient. Die restlichen Kontaktflächen liegen im Abstand zueinander.
  • Nach dem Zusammenfügen der Komponenten 2, 4 wird eine Suspension 13 aufgebracht, in der die elektrisch leitfähigen Partikel 9 als Schwebstoff enthalten sind. Dies ist in 12 dargestellt.
  • Die elektrisch leitfähigen Partikel 9 sind mittels einer Thiolgruppe funktionalisiert und lagern sich daher bevorzugt an der Metalloberfläche der elektrischen Kontakte 3, 5 an. Der zwischen den gegenüberliegenden Kontaktoberflächen der elektrischen Kontakte 3, 5 verbliebene Freiraum füllt sich mit elektrisch leitfähigen Partikeln 9, wie in 13 dargestellt ist.
  • 14 zeigt einen Prozessschritt, in dem elektrisch leitfähige Partikel 9, die nicht an einer Metalloberfläche gebunden sind, mittels einer Waschflüssigkeit 15 abgewaschen werden. Wie zuvor beschrieben, kann die Waschlösung Wasser, Ethanol oder ein anderes Fluid enthalten.
  • In 15 wird schließlich noch ein Underfill 11 hinzugefügt, wie vorstehend bezüglich 10 bereits beschrieben wurde.
  • Die 16 bis 21 zeigen schließlich noch verschiedene Zustände eines Verfahrens zum Herstellen einer Elektronikeinheit 1, bei dem die elektrisch leitfähigen Partikel 9 in Form von Kapseln K aufgetragen werden.
  • Im dargestellten Ausführungsbeispiel werden Doppelkapseln verwendet, die eine erste Kapsel K1 und eine zweite Kapsel K2 umfassen, welche miteinander verbunden sind. In den ersten Kapseln K1 befinden sich die elektrisch leitfähigen Partikel 9; in den zweiten Kapseln K2 befindet sich ein elektrisch isolierendes Material 11 bzw. der Underfill. Die Kapseln K können in einem bekannten Prozess hergestellt werden, wie er eingangs beschrieben wurde. Eine Verbindung zwischen zwei Kapseln K1, K2 zu einer Doppelkapsel kann beispielsweise durch eine Funktionalisierung erreicht werden, wie im allgemeinen Teil der Beschreibung ebenfalls beschrieben worden ist.
  • 16 zeigt zunächst das Aufbringen einer Suspension 13 mit einer Vielzahl von Doppelkapseln 17, die in der Suspension 13 als Schwebstoff enthalten sind. Die Suspension 13 wird in diesem Fall einfach auf die Oberfläche der zweiten Elektronikkomponente 4 gegossen, wodurch sich die Doppelkapseln 17 gleichmäßig auf der Oberfläche verteilen. Die ersten Kapseln K1, welche die Nanopartikel enthalten, sind mit einer Thiolgruppe funktionalisiert und binden daher besonders stark an den Metalloberflächen der zweiten Kontakte 5.
  • Die Größe der ersten Kapseln K1 entspricht etwa der Größe der Kontaktfläche der elektrischen Kontakte 5. Die Größe der zweiten Kapseln K2 entspricht dagegen etwa dem Abstand 10 zwischen zwei benachbarten elektrischen Kontakten 5. Die zweiten Kapseln K2 sind nicht funktionalisiert. Nach dem Aufbringen der Suspension 13 auf die Oberfläche der zweiten Komponente 4 kommt es daher zu einer Anordnung der Doppelkapseln 17, wie sie in den 17 und 18 gezeigt ist. Dabei liegt auf jeder Kontaktoberfläche eines elektrischen Kontakts 5 eine erste Kapsel K1; die zweiten Kapseln K2 füllen im Wesentlichen den Raum zwischen benachbarten elektrischen Kontakten 5.
  • In einem nächsten Verfahrensschritt wird die erste elektronische Komponente 2 auf die zweite Komponente 4 gesetzt, so dass die Kontaktflächen der ersten und zweiten Komponente 2, 4 in einem vorgegebenen Abstand einander gegenüber liegen (siehe 19, Pfeil B). Der gewünschte Abstand zwischen den Komponenten 2, 4 wird wiederum durch Abstandshalter 12 (nicht gezeigt) erreicht.
  • Danach werden zunächst die ersten Kapseln K1 durch Erhöhung der Temperatur aktiviert, so dass sie die darin enthaltenen Nanopartikel 9 freigeben. Die Nanopartikel 9 sind mittels einer Thiolgruppe funktionalisiert, so dass sie selektiv mit der Metalloberfläche der ersten und zweiten Kontakte 3, 5 binden. Wahlweise oder zusätzlich können auch die elektrischen Kontakte 3, 5 funktionalisiert sein.
  • In einem nächsten Schritt werden dann die zweiten Kapseln K2 aktiviert (siehe 20), so dass sie das darin enthaltene Underfill 11 freigeben. Die zeitlich verzögerte Aktivierung der zweiten Kapseln K2 kann beispielsweise dadurch erreicht werden, dass die zweiten Kapseln K2 eine dickere Hülle aufweisen. Alternativ könnte dies auch durch eine weitere Temperaturerhöhung oder eine Erhöhung des Drucks oder auf andere bekannte Weise erfolgen. Das Underfill 11 breitet sich dann in den Räumen zwischen den elektrischen Kontakten 3, 5 aus und klebt die beiden Komponenten 2, 4 fest zusammen, wie in 20 zu sehen ist. Die fertige Elektronikeinheit 1 ist in 21 dargestellt.
  • Durch die hier verwendete Kontaktierung der ersten und zweiten Kontakte 3, 5 mittels Mikro- oder Nanopartikeln 9 kann eine sehr geringe Packungsdichte und eine entsprechend kleine und kompakte Elektronikeinheit 1 hergestellt werden. Darüber hinaus ist dieses Verfahren besonders einfach und kostengünstig.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2015/103028 A1 [0015]
    • CA 2712306 C [0015]
    • US 8790552 B2 [0015]
    • US 2012/0107601 A1 [0045]
    • WO 2017/192407 A1 [0045]
    • US 8747999 B2 [0045]
    • WO 2017042709 A1 [0045]
    • WO 2016/049308 A1 [0045]
    • WO 2018/028058 A1 [0045]

Claims (21)

  1. Elektronikeinheit (1), umfassend: • eine erste Komponente (2) mit mehreren ersten elektrischen Kontakten (3), die einen integrierten Schaltkreis (6) aufweist, und • eine zweite Komponente (4) mit mehreren zweiten elektrischen Kontakten (5), dadurch gekennzeichnet, dass die ersten elektrischen Kontakte (3) und die zweiten elektrischen Kontakte (5) jeweils über eine elektrisch leitfähige Struktur (8) elektrisch miteinander verbunden sind, die eine Vielzahl von elektrisch leitfähigen Partikeln (9) umfasst.
  2. Elektronikeinheit (1) nach Anspruch 1, dadurch gekennzeichnet, dass die Partikel (9) Mikro- oder Nanopartikel sind.
  3. Elektronikeinheit (1) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Partikel (9) stäbchenförmige Nanopartikel sind, die in einer vorgegebenen Richtung parallel ausgerichtet sind und in direktem Kontakt zueinander stehen.
  4. Elektronikeinheit (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zweite Komponente (4) ein Gehäuse, ein Chip, eine Leiterplatte oder ein anderes Substrat (7) ist.
  5. Elektronikeinheit (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Komponente (2) ein ungehauster Chip ist.
  6. Elektronikeinheit (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass wenigstens eines der nachfolgend genannten Elemente durch Bindung mit einer funktionellen Gruppe (R) funktionalisiert ist: die Partikel (9), die ersten Kontakte (3), die zweiten Kontakte (5).
  7. Elektronikeinheit (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das oder die funktionalisierten Elemente jeweils mit mehreren identischen oder mit unterschiedlichen funktionellen Gruppen (R1, R2) funktionalisiert sind.
  8. Elektronikeinheit (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass wenigstens die erste oder zweite Komponente (2, 4) Abstandshalter (12) umfasst, welche so dimensioniert sind, dass gegenüberliegende Kontaktflächen der ersten und zweiten Kontakte (3, 5) im Abstand zueinander liegen, wenn beide Komponenten (2, 4) zusammengefügt sind.
  9. Elektronikeinheit (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kontakte (3, 5) der ersten und zweiten Komponente (2, 4) jeweils in einer Ebene liegen.
  10. Verfahren zum Herstellen einer Elektronikeinheit (1) mit einer ersten Komponente (2), die einen integrierten Schaltkreis (6) und mehrere erste elektrische Kontakte (3) aufweist, und einer zweiten Komponente (4) mit mehreren zweiten elektrischen Kontakten (5), gekennzeichnet durch folgende Schritte: - Herstellen einer Suspension (13), in der Partikel (9) als Schwebstoff enthalten sind, - Aufbringen der Suspension (13) auf wenigstens eine der Komponenten (2, 4), so dass sich auf den elektrischen Kontakten (3, 5) der wenigstens einen Komponente (2, 4) eine elektrisch leitfähige Struktur (8) bildet, die einen einzigen oder mehrere der elektrisch leitfähigen Partikel (9) umfasst, - Anordnen der ersten und zweiten Komponente (2, 4) in einem vorgegebenen Abstand, mit gegenüberliegenden ersten und zweiten Kontakten (3, 5), wobei das Aufbringen der Suspension (13) vor oder nach dem Anordnen der ersten und zweiten Komponente (2, 4) stattfinden kann; und - Abwaschen der elektrisch leitfähigen Partikel (9) von einer Oberfläche der wenigstens einen Komponente (2, 4), die nicht von elektrischen Kontakten (3, 5) bedeckt ist.
  11. Verfahren zum Herstellen einer Elektronikeinheit (1) nach Anspruch 10, ferner umfassend den folgenden Schritt: Funktionalisieren wenigstens eines der nachfolgenden Elemente mit einer funktionellen Gruppe (R): die Partikel (9), die ersten Kontakte (3), die zweiten Kontakte (5).
  12. Verfahren zum Herstellen einer Elektronikeinheit (1) nach einem der Ansprüche 10 oder 11, dadurch gekennzeichnet, dass die Suspension wenigstens einen der nachfolgend genannten Stoffe umfasst: Wasser, Ethanol.
  13. Verfahren zum Herstellen einer Elektronikeinheit (1) nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass nach dem Aufbringen der Suspension (13) auf wenigstens eine der Komponenten (2, 4) ein Trocknungsschritt durchgeführt wird, bei dem die wenigstens eine Komponente (2),4 getrocknet wird.
  14. Verfahren zum Herstellen einer Elektronikeinheit (1) nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, dass nach dem Herstellen der elektrisch leitfähigen Struktur (8) ein elektrisch isolierender Stoff (10) auf wenigstens eine der Komponenten (2, 4) aufgebracht wird, wobei das Aufbringen des elektrisch isolierenden Stoffs (10) vor oder nach dem anordnen der beiden Komponenten (2, 4) stattfinden kann.
  15. Verfahren zum Herstellen einer Elektronikeinheit (1) mit einer ersten Komponente (2) mit mehreren ersten elektrischen Kontakten (3), die einen integrierten Schaltkreis (6) umfasst, und einer zweiten Komponente (4) mit mehreren zweiten elektrischen Kontakten (5) aufweist, gekennzeichnet durch folgende Schritte: - Herstellen von Kapseln (K), in denen jeweils eine oder mehrere elektrisch leitfähige Partikel (9) enthalten sind, - Aufbringen der Kapseln (K) auf wenigstens eine der Komponenten (2, 4), - Anordnen der ersten und zweiten Komponente (2, 4) in einem vorgegebenen Abstand, mit gegenüberliegenden ersten und zweiten Kontakten (3, 5), wobei das Aufbringen der Kapseln (K) vor oder nach dem Anordnen der ersten und zweiten Komponente (2, 4) stattfinden kann; - Aktivieren der Kapseln (K), so dass die elektrisch leitfähigen Partikel (9) freigesetzt werden und sich auf den elektrischen Kontakten (3, 5) der wenigstens einen Komponente (2, 4) anordnen und eine elektrisch leitfähige Struktur (8) bilden, die eine oder mehrere der elektrisch leitfähigen Partikel (9) umfasst.
  16. Verfahren zum Herstellen einer Elektronikeinheit (1) nach Anspruch 15, dadurch gekennzeichnet, dass die Kapseln (K) aktiviert werden, nachdem die erste und zweite Komponente (2, 4) mit gegenüberliegenden ersten und zweiten Kontakten (3, 5) angeordnet worden sind.
  17. Verfahren zum Herstellen einer Elektronikeinheit (1) nach Anspruch 15 oder 16, dadurch gekennzeichnet, dass die elektrisch leitfähigen Partikel (9) in ersten Kapseln (K1) enthalten sind und die ersten Kapseln (K1) jeweils mit wenigstens einer zweiten Kapsel (K2) verbunden sind, die ein elektrisch isolierendes Material (11) umfasst, und dass die Kapseln (K1, K2) auf wenigstens eine der Komponenten (2, 4) aufgebracht werden.
  18. Verfahren zum Herstellen einer Elektronikeinheit (1) nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, dass die Größe der ersten Kapseln (K1) in etwa der Größe der elektrischen Kontakte (3, 5) in einer Dimension entspricht.
  19. Verfahren zum Herstellen einer Elektronikeinheit (1) nach einem der Ansprüche 15 bis 18, dadurch gekennzeichnet, dass die Größe der zweiten Kapseln (K2) in etwa der Größe eines Abstandes zwischen zwei benachbarten elektrischen Kontakten (3, 5) derselben Komponente (2, 4) entspricht.
  20. Verfahren zum Herstellen einer Elektronikeinheit (1) nach einem der Ansprüche 15 bis 19, dadurch gekennzeichnet, dass die ersten und zweiten Kapseln (K1, K2) zeitlich nacheinander aktiviert werden.
  21. Verfahren zum Herstellen einer Elektronikeinheit (1) nach einem der Ansprüche 15 bis 19, dadurch gekennzeichnet, dass wenigstens eines der nachfolgend genannten Elemente mit einer funktionellen Gruppe (R) funktionalisiert ist: die ersten Kapseln (K1), die ersten Kontakte (3), die zweiten Kontakte (5).
DE102020124955.1A 2020-09-24 2020-09-24 Elektronikeinheit mit einem integrierten Schaltkreis und Verfahren zu deren Herstellung Pending DE102020124955A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE102020124955.1A DE102020124955A1 (de) 2020-09-24 2020-09-24 Elektronikeinheit mit einem integrierten Schaltkreis und Verfahren zu deren Herstellung
US18/246,394 US20230377880A1 (en) 2020-09-24 2021-09-24 Electronics unit and method for the production thereof
EP21783464.7A EP4218044A2 (de) 2020-09-24 2021-09-24 Elektronikeinheit und verfahren zu deren herstellung
CA3193519A CA3193519A1 (en) 2020-09-24 2021-09-24 Electronics unit and method of manufacturing the same
JP2023518406A JP2023542215A (ja) 2020-09-24 2021-09-24 電子ユニット及びその製造方法
CN202180075917.6A CN116438637A (zh) 2020-09-24 2021-09-24 电子单元及其制造方法
PCT/EP2021/076343 WO2022063977A2 (de) 2020-09-24 2021-09-24 Elektronikeinheit und verfahren zu deren herstellung
TW110135653A TW202230547A (zh) 2020-09-24 2021-09-24 電子單元及電子單元之製造過程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020124955.1A DE102020124955A1 (de) 2020-09-24 2020-09-24 Elektronikeinheit mit einem integrierten Schaltkreis und Verfahren zu deren Herstellung

Publications (1)

Publication Number Publication Date
DE102020124955A1 true DE102020124955A1 (de) 2022-03-24

Family

ID=78032424

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020124955.1A Pending DE102020124955A1 (de) 2020-09-24 2020-09-24 Elektronikeinheit mit einem integrierten Schaltkreis und Verfahren zu deren Herstellung

Country Status (8)

Country Link
US (1) US20230377880A1 (de)
EP (1) EP4218044A2 (de)
JP (1) JP2023542215A (de)
CN (1) CN116438637A (de)
CA (1) CA3193519A1 (de)
DE (1) DE102020124955A1 (de)
TW (1) TW202230547A (de)
WO (1) WO2022063977A2 (de)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120107601A1 (en) 2009-03-13 2012-05-03 Basf Se Systems and methods of templating using particles such as colloidal particles
US8747999B2 (en) 2005-11-29 2014-06-10 Basf Se Capsules
US8790552B2 (en) 2006-02-06 2014-07-29 Samsung Display Co., Ltd. Conductive wet coating composition and thin-film prepared therefrom
CA2712306C (en) 2009-08-14 2015-06-02 Xerox Corporation New process to form highly conductive feature from silver nanoparticles with reduced processing temperature
WO2015103028A1 (en) 2013-12-30 2015-07-09 The Curators Of The University Of Missouri Au multicomponent nanomaterials and synthesis methods
WO2016049308A1 (en) 2014-09-25 2016-03-31 Premier Dental Products Company Bondable microcapsules and surface functionalized fillers
WO2017042709A1 (en) 2015-09-09 2017-03-16 King Abdullah University Of Science And Technology Functionalized sio2 microspheres for extracting oil from produced water
WO2017192407A1 (en) 2016-05-02 2017-11-09 Roman Bielski Microcapsules for controlled delivery of an active pharmaceutical ingredient
WO2018028058A1 (zh) 2016-08-08 2018-02-15 江南大学 一种表面功能化可载药洗脱微球的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7108914B2 (en) * 2002-07-15 2006-09-19 Motorola, Inc. Self-healing polymer compositions
US20090085227A1 (en) * 2005-05-17 2009-04-02 Matsushita Electric Industrial Co., Ltd. Flip-chip mounting body and flip-chip mounting method
US7662708B2 (en) * 2005-07-27 2010-02-16 Palo Alto Research Center Incorporated Self-assembled interconnection particles
GB2531760A (en) * 2014-10-29 2016-05-04 Ibm Bridging Arrangement, Microelectronic component and Method for manufacturing A Bridging Arrangement
KR102429873B1 (ko) * 2015-08-31 2022-08-05 삼성전자주식회사 이방성 도전 재료와 이방성 도전 재료를 포함하는 전자소자 및 그 제조방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8747999B2 (en) 2005-11-29 2014-06-10 Basf Se Capsules
US8790552B2 (en) 2006-02-06 2014-07-29 Samsung Display Co., Ltd. Conductive wet coating composition and thin-film prepared therefrom
US20120107601A1 (en) 2009-03-13 2012-05-03 Basf Se Systems and methods of templating using particles such as colloidal particles
CA2712306C (en) 2009-08-14 2015-06-02 Xerox Corporation New process to form highly conductive feature from silver nanoparticles with reduced processing temperature
WO2015103028A1 (en) 2013-12-30 2015-07-09 The Curators Of The University Of Missouri Au multicomponent nanomaterials and synthesis methods
WO2016049308A1 (en) 2014-09-25 2016-03-31 Premier Dental Products Company Bondable microcapsules and surface functionalized fillers
WO2017042709A1 (en) 2015-09-09 2017-03-16 King Abdullah University Of Science And Technology Functionalized sio2 microspheres for extracting oil from produced water
WO2017192407A1 (en) 2016-05-02 2017-11-09 Roman Bielski Microcapsules for controlled delivery of an active pharmaceutical ingredient
WO2018028058A1 (zh) 2016-08-08 2018-02-15 江南大学 一种表面功能化可载药洗脱微球的制备方法

Also Published As

Publication number Publication date
JP2023542215A (ja) 2023-10-05
CA3193519A1 (en) 2022-03-31
US20230377880A1 (en) 2023-11-23
CN116438637A (zh) 2023-07-14
EP4218044A2 (de) 2023-08-02
WO2022063977A3 (de) 2022-05-19
TW202230547A (zh) 2022-08-01
WO2022063977A2 (de) 2022-03-31

Similar Documents

Publication Publication Date Title
US10833049B2 (en) Method for electrical coupling and electric coupling arrangement
CN103403864B (zh) 具有凝聚端子的半导体封装体
CN106486183A (zh) 各向异性导电材料及包括其的电子装置
JPWO2003025955A1 (ja) 被覆導電性微粒子、被覆導電性微粒子の製造方法、異方性導電材料、及び、導電接続構造体
CN108384475A (zh) 导电性粘接膜及其制造方法、连接体的制造方法
Parekh et al. Multifunctional printing: incorporating electronics into 3D parts made by additive manufacturing
WO2006034696A2 (de) Schicht zwischen grenzflächen unterschiedlicher komponenten in halbleiterbauteilen, sowie verfahren zu deren herstellung
JP2009259804A (ja) 被覆導電性微粒子、異方性導電材料、及び、導電接続構造体
CN109722174A (zh) 导电性粘接膜的制造方法、导电性粘接膜、连接体的制造方法
KR20150096704A (ko) 전도성 접착제 도포 방법
US7276185B2 (en) Conductor composition, a mounting substrate and a mounting structure utilizing the composition
DE102020124955A1 (de) Elektronikeinheit mit einem integrierten Schaltkreis und Verfahren zu deren Herstellung
DE102006017115B4 (de) Halbleiterbauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
WO2020193526A1 (de) Mehrkomponentensystem und verfahren zur herstellung eines mehrkomponentensystems, insbesondere für mikroelektronische anwendung
CN109983853A (zh) 连接构造体
DE102017113153B4 (de) Elektronisches Gerät mit Chip mit gesintertem Oberflächenmaterial
US8685284B2 (en) Conducting paste for device level interconnects
JP3679618B2 (ja) 絶縁被覆導電性微粒子、異方性導電接着剤及び導電接続構造体
TWI703193B (zh) 將聚合物厚膜表面金屬化的方法
US10804241B2 (en) Non-porous copper to copper interconnect
JP2005209454A (ja) 異方導電フィルムの製造方法
KR101997670B1 (ko) 기능성 물질층이 전사된 구조체 형성 방법
KR100371818B1 (ko) 다층의 도전성 고분자 복합 입자 및 그 제조방법
DE102006016276B3 (de) Verfahren zum Aufbringen von Lotpartikeln auf Kontaktflächen sowie hierfür geeignete Lotpartikel und Bauteile mit Kontaktflächen
DE10238587A1 (de) Verbundvorrichtung und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023485000

Ipc: H01L0023500000

R082 Change of representative

Representative=s name: MAIWALD GMBH, DE

Representative=s name: MAIWALD PATENTANWALTS- UND RECHTSANWALTSGESELL, DE

R016 Response to examination communication