DE102017113153B4 - Elektronisches Gerät mit Chip mit gesintertem Oberflächenmaterial - Google Patents

Elektronisches Gerät mit Chip mit gesintertem Oberflächenmaterial Download PDF

Info

Publication number
DE102017113153B4
DE102017113153B4 DE102017113153.1A DE102017113153A DE102017113153B4 DE 102017113153 B4 DE102017113153 B4 DE 102017113153B4 DE 102017113153 A DE102017113153 A DE 102017113153A DE 102017113153 B4 DE102017113153 B4 DE 102017113153B4
Authority
DE
Germany
Prior art keywords
sinterable
sintered
sintering
chip
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017113153.1A
Other languages
English (en)
Other versions
DE102017113153A1 (de
Inventor
Manfred Mengel
Evelyn Napetschnig
Katharina Teichmann
Catharina Wille
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102017113153.1A priority Critical patent/DE102017113153B4/de
Publication of DE102017113153A1 publication Critical patent/DE102017113153A1/de
Application granted granted Critical
Publication of DE102017113153B4 publication Critical patent/DE102017113153B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0343—Manufacturing methods by blanket deposition of the material of the bonding area in solid form
    • H01L2224/03436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05699—Material of the matrix
    • H01L2224/05794—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/057 - H01L2224/05791
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05798—Fillers
    • H01L2224/05799—Base material
    • H01L2224/058—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05838—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05839—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05798—Fillers
    • H01L2224/05899—Coating material
    • H01L2224/0599—Coating material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/2747—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/2949—Coating material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

Ein elektronisches Gerät (130), das Folgendes aufweist:• ein nackter elektronischer Chip (102) mit einem ersten gesinterten Material (112) auf oder über zumindest einem Teil einer Hauptoberfläche (106) des elektronischen Chips (102), mit einem zweiten gesinterten Material (104') auf oder über zumindest einem Teil des ersten gesinterten Materials (112) und mit einem elektrisch isolierenden Material (110), das einen Teil einer äußeren Oberfläche einer elektronischen Komponente (100), die den elektronischen Chip (102) aufweist, vor dem Sintern bildet und lateral zwischen zwei Abschnitten des ersten gesinterten Materials (112) und des zweiten gesinterten Materials (104') angeordnet ist;• ein Träger (132), auf dem der elektronische Chip (102) durch das zweite gesinterte Material (104') gesintert ist.

Description

  • Hintergrund der Erfindung
  • Technisches Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein elektronisches Gerät.
  • Beschreibung des zugehörigen Stands der Technik
  • Ein Leistungsmodul, zum Beispiel für Anwendungen im Automobilbereich, stellt eine physikalische Einschließung bzw. einen Umgebungsraum bereit für Leistungskomponenten, üblicherweise Leistungshalbleitergeräte in der Form von elektronischen Chips, die eine oder mehrere integrierte Schaltkreiskomponenten aufweisen. Beispiele von integrierten Schaltkreiskomponenten von Leistungsmodulen sind ein Bipolartransistor mit isolierter Gate-Elektrode (insulated-gate bipolar transistor, IGBT) und eine Diode. Chips werden mit oder ohne Verkapselung auf einem Träger montiert, wie zum Beispiel einem Leadframe oder einer gedruckten Leiterplatte während eines Zusammenbauvorgangs.
  • Für solche und andere Packages (Packungen, Packungsbaugruppen, Baugruppen) ist es erwünscht, dass das Montieren und elektrische Verbinden von verschiedenen Elementen während des Zusammenbauens mit großer Einfachheit, räumlicher Genauigkeit, Reproduzierbarkeit und Zuverlässigkeit durchgeführt wird. Das Montieren kann erfolgen durch Löten, Kleben oder Sintern. Sintern ist jedoch umständlich mit herkömmlichen Herangehensweisen.
  • DE 10 2009 017 853 A1 offenbart Halbleitervorrichtungen mit einem Träger, einer auf den Träger aufgebrachten gesinterten Schicht aus einem elektrisch leitfähigen Material, und einer auf die gesinterte Schicht aufgebrachten Halbleiterchip. DE 10 2009 008 926 A1 betrifft Verfahren zur Schaffung einer hochtemperatur- und temperaturwechselfesten Verbindung eines Baugruppen-Halbleiters und eines Halbleiterbausteins mit einem temperaturbeaufschlagenden Verfahren. DE 10 2009 022 660 B3 befasst sich mit der Befestigung eines Bauelements an einem Substrat und/oder eines Anschlusselementes an dem Bauelement und/oder an dem Substrat durch Drucksinterung. US 2009 / 0 096 100 A1 betrifft Halbleitervorrichtungen und deren Herstellung unter Einsatz einer Metallpaste. EP 0 764 978 A2 betrifft Verfahren zur Befestigung elektronischer Bauelemente auf einem Substrat durch Drucksintern. JP 2012- 9 703 A betrifft ebenfalls Verfahren zur Befestigung von Halbleitervorrichtungen. DE 10 2012 207 652 A1 betrifft ein zweistufiges Verfahren zum Fügen eines Halbleiters auf ein Substrat mit Verbindungsmaterial auf Silberbasis. DE 10 2013 226 334 A1 betrifft Schaltungsträger mit einem sinterverbundenenen Halbleiterbaustein.
  • Zusammenfassung der Erfindung
  • Es mag ein Bedarf bestehen für ein elektronisches Gerät mit einem Chip, der zuverlässig und in einfacher Weise durch Sintern verbunden werden kann.
  • Gemäß einem Beispiel wird eine elektronische Komponente beschrieben, die einen elektronischen Chip und ein sinterbares Verbindungsmaterial, das getrocknet ist oder einem Trocknungsvorgang unterzogen wurde und das auf oder über zumindest einem Teil einer Hauptoberfläche des Chips freiliegt, aufweist.
  • Gemäß einer Ausführungsform wird ein elektronisches Gerät bereitgestellt, das einen nackten elektronischen Chip mit einem ersten gesinterten Material auf oder über zumindest einem Teil einer Hauptoberfläche des elektronischen Chips, mit einem zweiten gesinterten Material (das durch Sintern auf Basis des oben beschriebenen sinterbaren Verbindungsmaterials gebildet werden kann) auf oder über zumindest einem Teil des ersten gesinterten Materials und mit einem elektrisch isolierenden Material, das einen Teil einer äußeren Oberfläche einer elektronischen Komponente, die den elektronischen Chip aufweist, vor dem Sintern bildet und lateral zwischen zwei Abschnitten des ersten gesinterten Materials und des zweiten gesinterten Materials angeordnet ist, und einen Träger, auf den der elektronische Chip durch das zweite gesinterte Material gesintert ist, aufweist.
  • Gemäß einem weiteren Beispiel wird ein Verfahren zur Herstellung einer elektronischen Komponente beschrieben, wobei das Verfahren ein Bereitstellen eines elektronischen Chips und ein Bilden eines sinterbaren Verbindungsmaterials auf oder über zumindest einem Teil einer Hauptoberfläche des elektronischen Chips, wobei das sinterbare Verbindungsmaterial geeignet ist zum anschließenden Sintern der elektronischen Komponente an einen Träger durch (insbesondere ausschließlich durch) das sinterbare Verbindungsmaterial, aufweist.
  • Gemäß noch einem weiteren Beispiel wird ein Verfahren zum Zusammenbauen einer elektronischen Komponente auf einem Träger beschrieben, wobei das Verfahren ein Konfigurieren der elektronischen Komponente in Übereinstimmung mit den oben genannten Merkmalen und ein Sintern des sinterbaren Verbindungsmaterials auf den Träger aufweist.
  • Gemäß einem Beispiel wird eine elektronische Komponente beschrieben, die auf einem Träger in einer sehr einfachen und zuverlässigen Weise zusammengebaut werden kann durch Sintern anstatt durch Löten. Die bereitgestellte elektronische Komponente setzt sich aus einem elektronischen Chip (vorzugsweise aber nicht notwendigerweise ein nackter elektronischer Chip), in dem ein integriertes Schaltkreiselement (wie zum Beispiel ein Transistor, eine Diode etc.) implementiert sein kann, zusammen. Solch ein elektronischer Chip kann unverkapselt sein und kann daher in einer sehr kompakten Weise mit einem geringen Platzverbrauch bereitgestellt werden. Im Prinzip kann solch ein elektronischer Chip im Wesentlichen ein Stück Halbleiter mit einem integrierten Schaltkreiselement darin sein. Zum Zusammenbauen eines elektronischen Chips auf einem Träger kann ein sinterbares Verbindungsmaterial der elektronischen Komponente und elektrisch gekoppelt mit dem elektronischen Chip bereitgestellt werden, das es ermöglicht, die elektronische Komponente auf den Träger durch die bloße Anwendung von Temperatur (vorzugsweise aber nicht notwendigerweise begleitet durch Druck) zusammenzubauen zum Auslösen des Sintervorgangs des sinterbaren Verbindungsmaterials, das auf der Chipseite anstatt auf der Trägerseite aufgetragen ist. Durch diese Maßnahme kann darauf verzichtet werden, ein sinterbares Verbindungsmaterial auf den Träger aufzutragen, was herkömmlicherweise in einem umständlichen Vorgang vor der Zusammenbauprozedur aufgetragen werden musste mit anspruchsvoller räumlicher Genauigkeit, was die späteren Chippositionen betrifft. Im Gegensatz zu solch einer Vorgehensweise kann das sinterbare Verbindungsmaterial direkt auf einer äußeren oder freiliegenden Oberfläche der elektronischen Komponente aufgetragen werden, so dass Letztere als eine Plug-and-Play-Komponente durch eine Zusammenbauvorrichtung verwendet werden kann und die nur auf einem gewünschten Bestimmungsort des Trägers platziert werden muss, gefolgt von dem Auslösen des Sintervorgangs. Die gebildete Sinterverbindung ist sehr robust gegenüber Temperaturzyklen, da nach dem Sintern die Sinterverbindung temperaturbeständig sein kann bis zu Temperaturen, die wesentlich oberhalb der Sintertemperatur liegen.
  • Beschreibung von weiteren beispielhaften Ausführungsformen
  • Im Folgenden werden weitere beispielhafte Ausführungsformen des elektronischen Geräts sowie weitere Beispiele der elektronischen Komponente, des Verfahrens zur Herstellung einer elektronischen Komponente und des Verfahrens zum Zusammenbauen einer elektronischen Komponente auf einem Träger erläutert werden.
  • „Sintern“ mag insbesondere einen Vorgang des Kompaktierens bzw. Verdichtens und Bildens einer festen Masse an Material durch Wärme und/oder Druck ohne vollständiges Schmelzen oberhalb des Punkts der Verflüssigung bedeuten. Eine treibende Kraft für die Verdichtung ist die Änderung bei der freien Energie aus der Abnahme der Oberflächenfläche und der Verringerung der freien Oberflächenenergie. Sintern kann modifizierte, aber energieärmere Fest-Fest Grenzflächen mit einer Gesamtabnahme bei der freien Energie bilden. Im Fall von Sintern kann die Verbindungstemperatur (interconnection temperature) somit eine Temperatur sein, bei der ein untereinander zu verbindendes pulverförmiges oder granuläres Material anfängt, ein integrales bzw. ganzheitliches Material zu bilden. Nach dem Sintern tritt ein einfaches Wiederaufschmelzen oberhalb der Sintertemperatur (zum Beispiel in einem Bereich zwischen 180 °C und 300 °C) nicht mehr auf, sondern nur bei oder oberhalb der Schmelztemperatur (zum Beispiel in einem Bereich zwischen 800 °C und 900 °C) des gesinterten Materials. Der Vorgang des Sinterns kann ein Verschmelzen an der Oberfläche unter Bildung von Partikel-Partikel Bindungen unterhalb der Schmelztemperatur des sinterbaren Verbindungsmaterials mit sich bringen. Wahlweise kann der thermische Vorgang des Sinterns durch Druck unterstützt werden oder er kann in einer drucklosen Weise durchgeführt werden.
  • Im Kontext der vorliegenden Anmeldung mag der Ausdruck „sinterbares Verbindungsmaterial“ insbesondere ein Material bedeuten, das aus einem Material gemacht ist, das in der Lage ist, eine Sinterverbindung bereitzustellen im Falle eines Zuführens von thermischer Energie, falls gewünscht begleitet von mechanischem Druck. Somit kann das sinterbare Verbindungsmaterial aus einem Material gemacht sein, das noch nicht gesintert ist, aber das in der Lage ist, auf einem Träger gesintert zu werden, ohne dass ein zusätzliches das Sintern förderndes Material dazwischen bereitgestellt werden muss. Insbesondere mag das sinterbare Verbindungsmaterial noch nicht gehärtet bzw. ausgehärtet sein.
  • Im Kontext der vorliegenden Anmeldung mag der Ausdruck „sinterbares Verbindungsmaterial, das einem Trocknungsvorgang unterzogen wurde“ insbesondere ein Material bedeuten, das getrocknet wurde, so dass flüssiges Lösungsmittel zwischen Partikeln (die einen sinterbaren Kern haben können, der mit einer nicht-haftenden Hülle beschichtet ist) eines rohen sinterbaren Verbindungsmaterials (wie zum Beispiel eine Sinterpaste) das sinterbare Verbindungsmaterial vor dem Sintervorgang verlassen haben (zum Beispiel verdampft sind). Dies kann verwirklicht werden, indem das rohe sinterbare Verbindungsmaterial unabhängig von dem Sintern getempert wird und somit unterhalb einer Sintertemperatur gehalten wird. Als ein Ergebnis des Trocknungsvorgangs kann das sinterbare Verbindungsmaterial in einem nicht-deformierbaren Zustand vorliegen anstatt in einem deformierbaren Zustand einer Sinterpaste.
  • Jedoch kann im Kontext der vorliegenden Anmeldung der Ausdruck „sinterbares Verbindungsmaterial, das einem Trocknungsvorgang unterzogen wurde“, auch ein Material abdecken, das so getrocknet wurde, das nicht nur das flüssige Lösungsmittel zwischen Partikeln eines rohen sinterbaren Verbindungsmaterials (wie zum Beispiel eine Sinterpaste) das sinterbare Verbindungsmaterial vor einem Sintervorgang verlassen hat (zum Beispiel verdampft ist), sondern auch eine nicht-haftende Hülle, die zuvor einen sinterbaren Kern der Partikel beschichtet hat, zersetzt und/oder verdampft wurde. Während eines entsprechenden Trocknungsvorgangs zum Entfernen von sowohl flüssigem Lösungsmittel als auch der nicht-haftenden Hülle kann bereits ein geringfügiges teilweises unvollständiges Sintern zwischen den Kernen auftreten. Dies kann verwirklicht werden, indem das rohe sinterbare Verbindungsmaterial getempert wird, während es zwischen 30 °C und 70 °C unterhalb einer Sintertemperatur (von zum Beispiel 270 °C) gehalten wird. Als ein Ergebnis von solch einem alternativen Trocknungsvorgang kann das sinterbare Verbindungsmaterial in einem nicht-deformierbaren Zustand vorliegen anstatt in einem deformierbaren Zustand einer Sinterpaste und kann noch teilweise ungesintert sein. Zum Beispiel kann solch ein noch teilweises sinterbares Verbindungsmaterial, das einem Trocknungsvorgang unterzogen wurde, eine Porosität von mehr als 50% haben im Vergleich zu einer geringeren Porosität von zum Beispiel weniger als 25%, insbesondere weniger als 10%, des vollständig gesinterten Materials nach Abschluss des Sintervorgangs. Die Porosität oder der Blasenanteil (void fraction) bezeichnet eine Messgröße des Hohlraums oder der leeren Räume in einem Material und ist ein Bruchteil des Volumens der Hohlräume gegenüber dem gesamten Volumen, angegeben als ein Prozentsatz zwischen 0% und 100%. Das genannte noch teilweise sinterbare Verbindungsmaterial kann durch die Anwendung von Druck und Wärme vollständig gesintert werden.
  • Im Kontext der vorliegenden Anmeldung mag der Ausdruck „gesintertes Material“ insbesondere ein ehemaliges sinterbares Verbindungsmaterial bedeuten, das bereits einem Sinterprozess unterzogen wurde, durch den das vorherige sinterbare Verbindungsmaterial irreversibel in das gesinterte Material umgewandelt wurde. Daher ist ein gesintertes Material nicht mehr in der Lage, erneut gesintert zu werden, im Gegensatz zu einem sinterbaren Verbindungsmaterial.
  • Im Kontext der vorliegenden Anmeldung mag der Ausdruck „nackter elektronischer Chip“ insbesondere ein Stück eines Halbleitermaterials (zum Beispiel ein Halbleiterchip) bedeuten, in dem mindestens ein integriertes Schaltkreiselement gebildet ist und das unverkapselt zumindest zum Zeitpunkt des Zusammenbauens der elektronischen Komponente mit dem nackten elektronischen Chip auf einem Träger bleibt. Somit mag der nackte elektronische Chip frei von einer Verkapselung durch ein Verkapselungsmittel, wie zum Beispiel eine Mold-Verbindung, sein. Jedoch kann eine oder beide gegenüberliegenden Hauptoberflächen des nackten elektronischen Chips, die einen oder mehrere Chippads zum Bereitstellen einer elektrischen Verbindung des einen oder mehreren integrierten Schaltkreiselementen mit einer elektronischen Umgebung aufweisen können, mit einem elektrisch leitfähigen Material oder einem Stapel an Materialien, das bzw. der die elektrische Verbindung und das mechanische Montieren des nackten elektronischen Chips auf einem Träger bewerkstelligen, bedeckt sein.
  • Beispielsweise wird das vorzugsweise pastenartige sinterbare Verbindungsmaterial durch den Sintervorgang in eine gesinterte, im Wesentlichen nicht-poröse oder hohlraumfreie oder zumindest gering poröse Schicht umgewandelt. Dies stellt eine ordentliche elektrische und thermische Leitfähigkeit des sinterbaren Verbindungsmaterials nach dem Sintern sicher. Es ist insbesondere möglich und vorteilhaft, dass bereits das sinterbare Verbindungsmaterial ein nicht-poröses Material ist.
  • Beispielsweise ist das sinterbare Verbindungsmaterial zum Bilden einer reinen Sinterverbindung auf einem Träger ohne Löten konfiguriert. Dies ermöglicht es, die Verbindung zwischen dem Träger und der elektronischen Komponente ausschließlich durch das sinterbare Verbindungsmaterial bei den moderaten Temperaturen des Sinterns (insbesondere durch Temperaturen in einem Bereich zwischen 180 °C und 270 °C oder bis zu 300 °C) zu bilden, anstatt dass ein Aufheizen auf Löttemperaturen, die signifikant oberhalb der Sintertemperatur sein können, erforderlich ist.
  • Beispielsweise bildet das sinterbare Verbindungsmaterial zumindest einen Teil einer äußeren Oberfläche der elektronischen Komponente. Wenn das sinterbare Verbindungsmaterial einen Teil einer äußeren Oberfläche der elektronischen Komponente bildet, kann es direkt auf einem Träger platziert werden zur Bildung einer Sinterverbindung zwischen der elektronischen Komponente und dem Träger durch bloßes Sintern des sinterbaren Verbindungsmaterials.
  • Beispielsweise ist das sinterbare Verbindungsmaterial noch nicht gesintert. In anderen Worten kann das sinterbare Verbindungsmaterial aus einem Material gemacht sein, das in der Lage ist, eine Sinterverbindung zu bilden, indem es erhitzt wird, falls gewünscht begleitet von mechanischem Druck, aber das noch nicht solch einem irreversiblen Vorgang unterzogen wurde.
  • Beispielsweise ist das sinterbare Verbindungsmaterial als eine sinterbare Paste konfiguriert. Wenn das sinterbare Verbindungsmaterial eine viskose Paste ist, kann es in einfacher Weise aufgetragen werden zur Bildung einer äußeren Oberfläche der elektronischen Komponente. Solch eine Paste kann ein Granulat aus metallischen Partikeln, die in der Lage sind, gesintert zu werden, aufweisen.
  • Noch spezieller kann ein getrocknetes pastenartiges sinterbares Verbindungsmaterial sich aus Partikeln zusammensetzen, die einen sinterbaren Kern haben, der mit einer nicht-haftenden Hülle beschichtet ist, insbesondere wobei das sinterbare Verbindungsmaterial kein Lösungsmittel zwischen den Partikeln aufweist. Zum Beispiel können die Partikel eine Abmessung in einem Bereich zwischen 0,1 µm und 10 µm, insbesondere zwischen 0,5 µm und 5 µm, haben. Zum Beispiel können die Partikel einen metallischen Kern (der zum Beispiel aus Silber und/oder Kupfer gemacht ist) und eine wachsartige oder organische Hülle, die zum Beispiel aus einem langkettigen Polymer, zum Beispiel Fettsäuren, gemacht ist, haben. Die Hülle verhindert eine unerwünschte übermäßige Haftung zwischen den metallischen Kernen und kann bei einer Temperatur (zum Beispiel in einem Bereich zwischen 100 °C und 120 °C) oberhalb Raumtemperatur und unterhalb der Sintertemperatur entfernt werden. Zusätzlich kann ein Lösungsmittel in Lücken zwischen den Partikeln bereitgestellt sein zur Verringerung der Viskosität der Lötpaste. Dieses Lösungsmittel vereinfacht die Anwendung von Lötmaterial, da es Letztere deformierbar oder sogar fließfähig während des Auftragens, zum Beispiel mittels Siebdrucken unter Verwendung eines Abstreifers bzw. eines Rakels, macht. Das Lösungsmittelmaterial kann während des Sintervorgangs verdampft werden. Jedoch kann das Lösungsmaterial alternativ auch vor dem Sintervorgang verdampft werden, indem die Paste moderat getempert wird zum Erhöhen der mechanischen Robustheit, indem die Fähigkeit der Paste, während der Handhabung der elektronischen Komponente deformiert zu werden, verringert oder ausgeschaltet wird.
  • Beispielsweise weist das Verfahren somit ein Auftragen einer sinterbaren Paste als das sinterbare Verbindungsmaterial auf oder über der Hauptoberfläche des elektronischen Chips und ein zumindest teilweises Entfernen von Lösungsmittel zwischen den Partikeln auf. Dies kann insbesondere vor einem Verarbeiten der elektronischen Komponente mittels einer Bestückmaschine erfolgen. In einem Beispiel ist somit das Lötmaterial (bzw. das Sintermaterial) bereits vor dem Sintervorgang verdampft zum Erhöhen der mechanischen Robustheit des lötbaren (bzw. sinterbaren) Verbindungsmaterials. In dem letztgenannten Beispiel kann als eine Alternative zu einer sinterbaren Paste auch eine quasi-feste sinterbare Schicht auf einer äußeren Oberfläche der elektronischen Komponente gebildet werden. In solch einem Beispiel ist das sinterbare Verbindungsmaterial trocken, d.h. frei von Flüssigkeiten. Somit kann das sinterbare Verbindungsmaterial auf einer freiliegenden Oberfläche der elektronischen Komponente einem Trocknungsvorgang unterzogen worden sein, in dem flüssige Komponenten zumindest teilweise aus dem sinterbaren Verbindungsmaterial entfernt wurden. Vorzugsweise kann das sinterbare Verbindungsmaterial im Wesentlichen vollständig flüssigkeitsfrei sein. Dies vereinfacht die Handhabung der elektronischen Komponente, da es ermöglicht, die Oberfläche der elektronischen Komponente zu kontaktieren, ohne dass ablösbares Material des sinterbaren Verbindungsmaterials auf einen anderen Körper oder auf einen Benutzer übertragen wird. Solch ein trockenes oder getrocknetes sinterbares Verbindungsmaterial kann eine mechanische Stabilität oder Rauheit in solch einem Ausmaß haben, dass es einem Berühren des sinterbaren Verbindungsmaterials durch eine Hand oder mit einer Handhabungsnadel (zum Beispiel einer Saugnadel) einer Bestückzusammenbaumaschine standhält, ohne einen Kratzer oder Abdrücke in dem sinterbaren Verbindungsmaterial zu erzeugen. Beispielsweise muss zum Erzeugen solch eines Kratzers eine Kratzkraft auf das sinterbare Verbindungsmaterial durch einen Fingernagel eines Benutzers aufgewendet werden.
  • Beispielsweise ist das sinterbare Verbindungsmaterial vollständig frei von Lösungsmittel. Zum Beispiel kann das Lösungsmittel teilweise oder vollständig aus einem sinterbaren Verbindungsmaterial durch Verdampfen entfernt werden, insbesondere ausgelöst durch Erwärmen der sinterbaren Paste. Jedoch sollte das Erwärmen unterhalb einer Temperatur, bei der ein Sintern beginnt, gestoppt werden, um die Vorgänge des Trocknens und Sinterns separat zu halten.
  • Beispielsweise setzt sich das sinterbare Verbindungsmaterial aus Partikeln mit einem metallischen Bestandteil zusammen, der mindestens einer der folgenden ist:
    • · ein homogener metallischer Bestandteil, der aus einem homogenen metallischen Material gemacht ist (zum Beispiel weist der metallische Anteil des sinterbaren Verbindungsmaterials nur ein einziges Metall auf, wie zum Beispiel nur Silber oder nur Kupfer);
    • • ein inhomogener metallischer Bestandteil, der aus mindestens zwei unterschiedlichen metallischen Materialien gemacht ist (zum Beispiel Partikel aus Silber und Gold, eine Mischung von Partikeln aus Silber und Partikeln aus Gold oder eine Mischung aus Kupfer und Zinn);
    • • ein metallischer Bestandteil mit einem räumlichen Materialgradienten, insbesondere entlang einer Stapelrichtung (stacking direction) (zum Beispiel ein kontinuierlicher Übergang von 20 Gewichtsprozent Silber und 80 Gewichtsprozent Kupfer auf einer Hauptoberfläche des sinterbaren Verbindungsmaterials bis zu 80 Gewichtsprozent Silber und 20 Gewichtsprozent Kupfer auf einer gegenüberliegenden weiteren Hauptoberfläche des sinterbaren Verbindungsmaterials);
    • • ein metallischer Bestandteil, der durch einen Stapel einer Mehrzahl an Partikelschichten, die unterschiedliche metallische Materialien aufweisen, gebildet ist (zum Beispiel eine erste Schicht mit Kupferpartikeln oben auf einer zweiten Schicht aus Silberpartikeln).
  • Beispielsweise umfasst oder besteht das sinterbare Verbindungsmaterial aus mindestens einem von der Gruppe, bestehend aus Silber und Kupfer. Silber ist eine gute Wahl für das sinterbare Verbindungsmaterial, da es eine sehr hohe elektrische Leitfähigkeit hat und gleichzeitig eine vorteilhaft niedrige Neigung hat, im Fall des Erhitzens auf eine Sintertemperatur oxidiert zu werden. Kupfer ist eine geeignete Alternative aufgrund seiner hohen elektrischen Leitfähigkeit und thermischen Leitfähigkeit und seinen vergleichsweise geringen Kosten. In diesem Fall kann eine Oxidation von Kupfer durch spezielle Partikelbeschichtungen und einen Sintervorgang in einer inerten Atmosphäre verhindert werden.
  • Beispielsweise ist das sinterbare Verbindungsmaterial mit einem Muster versehen bzw. strukturiert (patterned). Mit einem strukturierten sinterbaren Verbindungsmaterial ist es möglich, unterschiedliche Pads auf einer Hauptoberfläche des nackten elektronischen Chips über unterschiedliche Abschnitte des sinterbaren Verbindungsmaterials, die aufgrund der Strukturierung räumlich getrennt und daher elektrisch isoliert sind, zu kontaktieren. Eine Strukturierung kann durch ein Lithographie- und Ätzverfahren durchgeführt werden oder indem das sinterbare Verbindungsmaterial selektiv nur auf spezifischen Oberflächenteilbereichen der unterliegenden Oberfläche der elektronischen Komponente gedruckt wird.
  • Beispielsweise hat das sinterbare Verbindungsmaterial ein äußeres Oberflächenprofil. Solch ein Oberflächenprofil kann eine Abfolge von Erhöhungen und Vertiefungen sein, d.h. eine nicht-planare äußere Oberfläche des sinterbaren Verbindungsmaterials. Indem das sinterbare Verbindungsmaterial mit solch einem Oberflächenprofil konfiguriert wird, können selektive elektrische Verbindungspfade gebildet werden und die Bildung von unerwünschten Hohlräumen in einem Inneren des elektronischen Geräts kann verhindert werden.
  • Beispielsweise weist die elektronische Komponente ein elektrisch isolierendes Material auf, das einen Teil einer äußeren Oberfläche der elektronischen Komponente bildet und neben dem sinterbaren Verbindungsmaterial angeordnet ist (zum Beispiel zwischen unterschiedlichen elektrisch isolierenden Teilbereichen des sinterbaren Verbindungsmaterials). Solch ein elektrisch isolierendes Material oder Einlage (inlay) kann unterschiedliche Abschnitte des sinterbaren Verbindungsmaterials elektrisch und mechanisch trennen. Die Bereitstellung eines elektrisch isolierenden Materials fördert daher auch die Möglichkeit, dass unterschiedliche Oberflächenteilbereiche der elektronischen Komponente mit separaten Anschlüssen eines Trägers oder einer elektronischen Umgebung in Kontakt treten können durch die unterschiedlichen Teilbereiche des sinterbaren Verbindungsmaterials, die durch das elektrisch isolierende Material beabstandet sind.
  • Beispielsweise weist die elektronische Komponente ein gesintertes Material zwischen dem elektronischen Chip und dem sinterbaren Verbindungsmaterial auf, insbesondere direkt unterhalb und in physischem Kontakt mit dem sinterbaren Verbindungsmaterial. Die Haftung von zwei sinterartigen Materialien aufeinander ist besonders ausgeprägt. Mit der Bereitstellung eines bereits gesinterten Materials unterhalb des sinterbaren Verbindungsmaterials kann eine elektrisch leitfähige Verbindung, aber eine räumliche Trennung in Bezug auf tieferliegenden Schichten der elektronischen Komponente oder des nackten Chips selbst verwirklicht werden. Insbesondere kann die Haftung des sinterbaren Verbindungsmaterials auf dem bereits gesinterten Material die mechanische Integrität der elektronischen Komponente als ein Ganzes verbessern und erhöhen.
  • In vorteilhafter Weise hat das gesinterte Material eine sehr geringe Restporosität von vorzugsweise weniger als 10 Volumenprozent Porenvolumen. Als ein Ergebnis kann eine gute thermische und elektrische Leitfähigkeit erhalten werden. Die Restporosität kann weiter verringert werden, indem ein mechanischer Druck während des Sinterns angewendet wird. Während das Material des sinterbaren Verbindungsmaterials angepasst werden kann, so dass es dem Material des Chipträgers entspricht, kann das Material des gesinterten Materials angepasst werden, so dass es dem elektronischen Chip und dem sinterbaren Verbindungsmaterial entspricht. Das gesinterte Material kann auch als eine Barriere gegen unerwünschte metallurgische Diffusion, Feuchtigkeit, Chemie etc. dienen.
  • Beispielsweise weist die elektronische Komponente ein Barrierematerial (Sperrmaterial) zwischen dem sinterbaren Verbindungsmaterial und dem elektronischen Chip auf, insbesondere ein Barrierematerial zwischen dem gesinterten Material und dem elektronischen Chip. Das Barrierematerial kann eine Diffusionsbarriere bilden, insbesondere für Atome eines Haftmaterials (siehe unten), zur Verhinderung von Migration von solch einem Material in das (insbesondere Halbleiter, noch spezieller Silicium) Material des (insbesondere nackten) elektronischen Chips. Solch ein Barrierematerial, zum Beispiel eine Barriereschicht, kann das sinterbare Verbindungsmaterial und/oder das gesinterte Material von der Oberfläche des nackten elektronischen Chips räumlich trennen. Zum Beispiel kann solch ein Barrierematerial konfiguriert sein zum Verhindern von unerwünschter Migration von Material. Daher verbessert die Bereitstellung einer Barriereschicht die Stabilität der elektronischen Komponente.
  • Beispielsweise weist die elektronische Komponente ein Haftmaterial zwischen dem sinterbaren Verbindungsmaterial und dem elektronischen Chip auf, insbesondere ein Haftmaterial zwischen dem Barrierematerial und dem gesinterten Material. Solch ein Haftmaterial kann die Haftung des gesinterten Materials und/oder des sinterbaren Verbindungsmaterials auf dem (insbesondere nackten) elektronischen Chip fördern. Daher kann eine unerwünschte Delamination oder ein Verlust an elektrischer Leitfähigkeit durch die Bereitstellung von solch einer Haftschicht bzw. Adhäsionsschicht verhindert werden. Auch kann die Haftschicht elektrisch leitfähig sein.
  • Beispielsweise sind das sinterbare Verbindungsmaterial und das gesinterte Material aus dem gleichen metallischen Material gemacht. Wenn das sinterbare Verbindungsmetall und der das gesinterte Metall aus dem gleichen chemischen Element (wie zum Beispiel Silber) gemacht ist, können unerwünschte Effekte, die von einer Grenzfläche zwischen verschiedenen Materialien herrühren (wie zum Beispiel ein Kontaktwiderstand, eine Verschlechterung der thermischen Leitfähigkeit, Migrationsphänomene etc.), unterdrückt werden. Des Weiteren kann die Haftung eines gesinterten Materials und eines sinterbaren Verbindungsmaterials, die aus dem gleichen Metall (zum Beispiel metallische Partikel, wie zum Beispiel Kupferpartikel oder Silberpartikel) verbessert werden.
  • Beispielsweise weist die elektronische Komponente ein weiteres sinterbares Verbindungsmaterial auf oder über zumindest einem Teil einer anderen Hauptoberfläche des Chips auf. Gemäß dem beschriebenen Beispiel können beide gegenüberliegenden Hauptoberflächen des Halbleiterchips vorbereitet sein, damit sie durch Sintern verbunden werden. Dies kann vorteilhaft sein, wenn beide gegenüberliegenden Hauptoberflächen des Chips mit einem oder mehreren Chippads ausgestattet sind (auch wenn in anderen Beispielen nur eine Hauptoberfläche des Chips mit einem oder mehreren Chippads ausgestattet sein können). Zum Beispiel kann eine untere Hauptoberfläche der elektronischen Komponente durch das sinterbare Verbindungsmaterial auf einen Träger, wie zum Beispiel einen Leadframe, gesintert werden. Die gegenüberliegende obere Hauptoberfläche kann mit einem weiteren sinterbaren Verbindungsmaterial bedeckt sein, das eine elektrische Verbindung zu dem Träger durch ein elektrisches Verbindungselement (wie zum Beispiel einem Bonddraht, einem Ribbonbond (bond ribbon) oder einem Clip), die durch Sintern mit dem oberen sinterbaren Verbindungsmaterial und dem Träger verbunden werden, bilden kann.
  • Beispielsweise umfasst oder besteht das weitere sinterbare Verbindungsmaterial und das sinterbare Verbindungsmaterial aus unterschiedlichen Materialien. Wenn die verschiedenen sinterbaren Verbindungsmaterialien aus unterschiedlichen Materialien gemacht sind, können sie individuell für ihre jeweilige Verbindung und elektrischen Aufgaben angepasst werden. Zum Beispiel kann die Sintertemperatur der beiden sinterbaren Verbindungsmaterialien unterschiedlich gewählt werden, so dass eine der Sinterverbindungen nicht wieder aufschmilzt beim Bilden einer zweiten Sinterverbindung. Beispielsweise ist es jedoch auch möglich, dass die sinterbaren Verbindungsmaterialien beide aus dem gleichen Material gemacht sind zum Sintern beider gleichzeitig.
  • Beispielsweise weist die elektronische Komponente mindestens ein Chippad direkt auf einer Oberfläche des elektronischen Chips und elektrisch gekoppelt mit dem sinterbaren Verbindungsmaterial auf. Solch ein Chippad kann auf einer oder beiden gegenüberliegenden Hauptoberflächen des nackten elektronischen Chips (zum Beispiel ein Halbleiterchip) angeordnet sein. Ein entsprechendes Pad kann eine Frontseitenmetallisierung und/oder eine Rückseitenmetallisierung betreffen. Das jeweilige Chippad kann ein integriertes Schaltkreiselement des elektronischen Chips mit dem entsprechenden sinterbaren Verbindungsmaterial und von dort mit einem Träger, auf dem die elektronische Komponente durch das sinterbare Verbindungsmaterial gesintert ist, verbinden.
  • Beispielsweise besteht das sinterbare Verbindungsmaterial aus einem einzigen metallischen Bestandteil. Wenn das sinterbare Verbindungsmaterial aus einem einzigen Metall, wie zum Beispiel Silber, gemacht ist, hat es zuverlässige und vorhersagbare Eigenschaften in Bezug auf seine Verbindung. Darüber hinaus ist die Herstellbarkeit des sinterbaren Verbindungsmaterials in solch einem Beispiel einfach.
  • Zum Beispiel kann der Träger konfiguriert sein als mindestens einer aus der Gruppe, bestehend aus einem Direct Copper Bonding (DCB) Substrat und einem Direct Aluminum Bonding (DAB) Substrat. Alternative Chipträger, die für andere Beispiele verwendet werden können, können jeder beliebige Interposer sein, wie ein Substrat, ein keramisches Substrat, ein Laminatsubstrat, ein Leadframe, ein IMS (isoliertes Metallsubstrat), eine PCB (gedruckte Leiterplatte, printed circuit board) etc.
  • Beispielsweise weist das Verfahren ein Bilden des sinterbaren Verbindungsmaterials auf oder über dem Chip auf Waferebene auf. In anderen Worten kann ein Wafer bereitgestellt werden, der mehrere nackte elektronische Chips aufweist, die noch integral verbunden sind, wenn eine Schicht des sinterbaren Verbindungsmaterials auf alle Chips in einer gemeinsamen Auftragungsprozedur aufgetragen wird. Diese Prozedur macht es möglich, das sinterbare Verbindungsmaterial auf Waferebene durch ein einfaches und effizientes Herstellungsverfahren, wie zum Beispiel Siebdrucken, aufzutragen. Dies verhindert auch die Notwendigkeit, im Wesentlichen punktförmige Strukturen an sinterbarem Verbindungsmaterial auf kleine individuelle nackte Chips aufzutragen und entspannt bzw. entschärft daher die Erfordernisse bezüglich der Erfassungsgenauigkeit während des Auftragungsverfahrens.
  • Beispielsweise wird das sinterbare Verbindungsmaterial auf den Träger ohne ein zusätzliches Verbindungsmedium dazwischen gesintert. Daher kann auf die Bereitstellung eines zusätzlichen Materials (wie zum Beispiel ein Klebstoff, ein Lötmittel oder ein trägerseitiges sinterbares Material) zwischen dem sinterbaren Verbindungsmaterial und dem Träger verzichtet werden zur Bildung einer Sinterverbindung dazwischen. Dies ermöglicht einen sehr einfachen Zusammenbauprozess, der auch sehr zuverlässig und reproduzierbar ist.
  • Beispielsweise wird das sinterbare Verbindungsmaterial auf den Träger durch Anlegen von Druck und Zuführen von thermischer Energie gesintert. Das Anwenden einer thermischen Energie, d.h. das Erwärmen auf eine Sintertemperatur, kann jedoch ausreichend sein. Falls gewünscht, kann die Bereitstellung von thermischer Energie durch die Anwendung von mechanischem Druck zum Verstärken der Sinterverbindung zwischen dem sinterbaren Verbindungsmaterial und dem Träger und zum Kleinhalten von Hohlräumen in einem Inneren des gesinterten Materials unterstützt werden. Dies verbessert auch die elektrische Zuverlässigkeit und die thermische Leistungsfähigkeit des elektronischen Geräts.
  • In einer Ausführungsform ist der elektronische Chip als ein Leistungshalbleiterchip konfiguriert. Somit kann der elektronische Chip (wie zum Beispiel ein Halbleiterchip) für Leistungsanwendungen verwendet werden, zum Beispiel auf dem Gebiet des Automobilbaus, und kann zum Beispiel mindestens einen integrierten Bipolartransistor mit isolierter Gate-Elektrode (integrated insulated-gate bipolar transistor, IGBT) und/oder mindestens einen Transistor einer anderen Art (wie zum Beispiel ein MOSFET, ein JFET, etc.) und/oder mindestens eine integrierte Diode haben. Solche integrierten Schaltkreiselemente können zum Beispiel in Silicium-Technologie gemacht werden oder auf Halbleitern mit weiter Bandlücke (wide-bandgap semiconductors) basieren (wie zum Beispiel Siliciumcarbid, Galliumnitrid oder Galliumnitrid auf Silicium). Ein Halbleiterleistungschip kann einen oder mehrere Feldeffekttransistoren, Dioden, Inverter-Schaltkreise, Halbbrücken, Vollbrücken, Treiber, Logikschaltkreise, weitere Geräte, etc. aufweisen.
  • In einer Ausführungsform erfährt der elektronische Chip einen vertikalen Stromfluss. Die Herstellungsarchitektur gemäß beispielhafter Ausführungsformen ist insbesondere geeignet für Hochleistungsanwendungen, bei denen ein vertikaler Stromfluss erwünscht ist, d.h. ein Stromfluss in einer Richtung, die senkrecht zu den zwei gegenüberliegenden Hauptoberflächen des elektronischen Chips ist, von denen eine zum Montieren des elektronischen Chips auf dem Träger benutzt wird.
  • In Ausführungsformen kann das elektronische Gerät als eine Halbbrücke, ein Kaskodenschaltkreis, ein Schaltkreis, der sich aus einem Feldeffekttransistor und einem bipolaren Transistor, die parallel zueinander verbunden bzw. geschaltet sind, zusammensetzt, oder ein Leistungshalbleiterschaltkreis konfiguriert sein. Daher ist die Herstellungsarchitektur gemäß beispielhafter Ausführungsformen kompatibel mit den Anforderungen von sehr unterschiedlichen Schaltkreiskonzepten.
  • Als Substrat oder Wafer, das bzw. der die Basis der elektronischen Chips bildet, kann ein Halbleitersubstrat, vorzugsweise ein Substrat aus Silicium, verwendet werden. Alternativ kann ein Siliciumoxid- oder ein anderes Isolatorsubstrat bereitgestellt werden. Es ist auch möglich, ein Substrat aus Germanium oder ein III-V-Halbleitermaterial zu implementieren. Zum Beispiel können beispielhafte Ausführungsformen in GaN oder SiC Technologie implementiert werden.
  • Des Weiteren verwenden beispielhafte Ausführungsformen Standard Halbleiterverarbeitungstechnologien, wie zum Beispiel geeignete Ätztechnologien (einschließlich isotrope und anisotrope Ätztechnologien, insbesondere Plasmaätzen, Trockenätzen, Nassätzen), Musterungstechnologien (die lithografische Masken mit sich bringen können), Abscheidungstechnologien (wie zum Beispiel chemische Gasphasenabscheidung (chemical vapor deposition, CVD), plasmaunterstützte chemische Gasphasenabscheidung (plasma enhanced chemical vapor deposition, PECVD), Atomlagenabscheidung (atomic layer deposition, ALD), Sputtern, etc.).
  • Die obigen und andere Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung und den beigefügten Patentansprüchen offensichtlich, wenn diese im Zusammenhang mit den beigefügten Zeichnungen herangezogen werden, in denen gleiche Teile oder Elemente mit gleichen Bezugszeichen bezeichnet sind.
  • Figurenliste
  • Die beigefügten Zeichnungen, die beigefügt sind, um ein weiteres Verständnis von beispielhaften Ausführungsformen bereitzustellen, und die einen Teil der Beschreibung darstellen, veranschaulichen beispielhafte Ausführungsformen und Beispiele.
  • Für die Zeichnungen gilt:
    • 1 bis 6 zeigen Querschnittsansichten von elektronischen Komponenten gemäß diverser Beispiele.
    • 7 bis 20 zeigen Querschnittsansichten von Strukturen, die während des Durchführens eines Verfahrens zur Herstellung von elektronischen Komponenten gemäß diverser Beispiele erhalten werden.
    • 21 zeigt ein elektronisches Gerät gemäß einer beispielhaften Ausführungsform, das eine elektronische Komponente aufweist.
    • 22 zeigt ein elektronisches Gerät, das eine elektronische Komponente gemäß einem weiteren Beispiel aufweist.
  • Ausführliche Beschreibung von beispielhaften Ausführungsformen
  • Die Darstellung in der Zeichnung ist schematisch.
  • Bevor weitere beispielhafte Ausführungsformen und Beispiele mehr im Detail beschrieben werden, werden einige allgemeine Überlegungen der gegenwärtigen Erfinder zusammengefasst, auf welcher Grundlage beispielhafte Ausführungsformen und Beispiele entwickelt worden sind.
  • Gemäß einem Beispiel wird eine kundenangepasste sinterbare elektronische Komponente, die einen (insbesondere nackten) Halbleiterchip aufweist, bereitgestellt.
  • Herkömmlicherweise werden blanke Chips (bare dies) auf einer gedruckten Leiterplatte und in Modulgehäusen eingebaut. Zur Kontaktierung der blanken Chips oder nackten elektronischen Chips werden Verfahren, wie zum Beispiel Kleben, Verdrahten und Sintern, eingesetzt. Zum Beispiel kann der Chip auf einer Rückseite des Chips gesintert werden, indem eine Sinterverbindung unter Verwendung eines sinterbaren Materials, das auf einem Träger aufgetragen wird, gebildet wird. Für die Signalübertragung kann eine weitere Sinterverbindung von den Chippads zu dem Träger oder Modulkontakten gebildet werden. Für solch eine Art an Verbindung muss ein Benutzer eine Sinterpaste an die entsprechenden Kontaktpositionen des Trägers aufbringen. Wenn kritische Prozessbedingungen im Hinblick auf Druck, Temperatur, Atmosphäre etc. strikt angepasst sind, wird eine formschlüssige Verbindung erzeugt. Eine entsprechende Sinterverbindung ist zuverlässig aufgrund der gebildeten starken Haftung der gesinterten Oberfläche und aufgrund der hohen thermomechanischen Stabilität der gebildeten Verbindung. Als Materialien für das Sintern können nicht-oxidierende Sintermetalle, vorzugsweise Sinterpasten, eingesetzt werden, die zum Beispiel aus Silber gemacht sind. Es können jedoch auch Sintermaterialien, die aus anderen Metallen, wie zum Beispiel Kupfer, gemacht sind, verwendet werden.
  • Ein Nachteil einer herkömmlichen Sinterverbindung ist die Einschränkung, die der Sintervorgang mit sich bringt. Insbesondere kann die Prozessstabilität einer herkömmlichen Sinterverbindung kritisch sein. Dies gilt insbesondere für druckempfindliche Anwendungen. Des Weiteren gibt es eine hohe Selektivität zwischen einer geeigneten Kombination an Sinterpastenmaterial und Metallisierung des Trägers, wo der nackte elektronische Chip durch Sintern verbunden werden soll.
  • Insbesondere hängt die Stabilität einer Sinterverbindung stark von der verwendeten Materialzusammensetzung der Sinterpaste ab, aber zusätzlich auch von den Prozessparametern. In diesem Zusammenhang sei darauf hingewiesen, dass sich jedes Sintermaterial unterschiedlich verhält, was ein zusätzliches Problem für einen Benutzer beim Verbinden von nackten elektronischen Chips an einen beliebigen Träger oder ein Modul mit sich bringt.
  • Herkömmlicherweise ist keine Lösung für die beschriebenen Probleme verfügbar. Somit bleibt es für einen Benutzer herausfordernd, einen elektronischen Chip mit einer Oberfläche zu verbinden, die unter Verwendung von sinterbarem Verbindungsmaterial, das auf einen Träger aufgebracht wird, gesintert werden kann. Für jede Metallisierungsoberfläche von solch einem elektronischen Chip ist nur ein Sintern auf spezifisch angepassten Trägern mit geeignetem sinterbaren Verbindungsmaterial möglich. Da die Kombination von elektronischem Chip, Sintermaterial und Träger kritisch für die Qualität der hergestellten Sinterverbindung ist, können Probleme bei der Qualität auftreten.
  • Ein hierin beschriebenes Beispiel überwindet die oben genannten Unzulänglichkeiten, indem eine elektronische Komponente bereitgestellt wird, die einen blanken Chip oder einen nackten elektronischen Chip hat, der bereits an seiner Verbindungsoberfläche an einer Chipmetallisierung ein bereits gesintertes metallisches Material aufweist. Auf Letzterer wird ein sinterbares Verbindungsmaterial (das eine Sinterpaste ist, die noch nicht gesintert ist) aufgetragen und dieses bildet einen Teil der elektronischen Komponente. Zum Sintern solch einer elektronischen Komponente auf einem Träger, wie zum Beispiel eine gedruckte Leiterplatte oder ein Modul, ist es ausreichend, das genannte sinterbare Verbindungsmaterial auf dem Träger ohne ein zusätzliches Material dazwischen zu sintern.
  • Durch diese Maßnahme kann auf einen zeitaufwendigen und kritischen Sinterpastendruckprozess auf dem Träger verzichtet werden. Des Weiteren kann ein Vorerhitzen einer Sinterpaste (was herkömmlicherweise angesichts einer Entgasungsgefahr von Leadframes/Substrat durchgeführt wird) ebenfalls weggelassen werden. Des Weiteren kann darauf verzichtet werden, verbleibende Sinterpaste zu reinigen oder Gase aus der Sinterpaste zu verdampfen. Alle genannten weggelassenen Prozesse stellen herkömmlicherweise Gefahren für die Qualität des hergestellten elektronischen Chips und die Zuverlässigkeit der Sinterverbindung dar. Des Weiteren können die entsprechenden Reinraumanforderungen der genannten Prozesse auf der Anwenderseite ebenfalls weggelassen werden. Des Weiteren wird mit einer elektronischen Komponente, die einen nackten elektronischen Chip mit sinterbarem Verbindungsmaterial auf einer Kontaktoberfläche darauf hat, eine Plug-and-Play elektronische Komponente bereitgestellt, die ohne professionelle oder spezifische Fähigkeiten gesintert werden kann. Ein zuverlässiger Sinterkontakt von solch einer elektronischen Komponente auf einem Träger kann durchgeführt werden, ohne dass eine spezifische Anpassung der benutzten Elemente erforderlich ist. In solch einer Konfiguration werden Barrierematerialien optional und können eingesetzt oder weggelassen werden in Übereinstimmung mit den Bedürfnissen einer bestimmten Anwendung. Des Weiteren wird eine flexibel anpassbare Metallisierung für eine Vorderseite und eine Rückseite des elektronischen Chips möglich.
  • In einer Ausführungsform kann der nackte elektronische Chip ein Siliciumchip sein. Als eine optionale Barriereschicht können Titan, Titan-Wolfram, Tantal etc. verwendet werden. Als ein Haftmaterial können Gold, Silber, Palladium etc. verwendet werden. Als ein gesintertes oder sinterbares Verbindungsmaterial kann Silber oder Kupfer verwendet werden. Es ist auch möglich, dass das genannte Haftmaterial und/oder die Barriereschicht weggelassen wird. Ein Vorteil einer Konfiguration mit sinterbarem Verbindungsmaterial und gesintertem Material ist ein verbesserter Schutz des metallischen Schichtstapels in Bezug auf Druck und Temperatur des Sintervorgangs. Jedoch ist auch das gesinterte Material optional beim Entwerfen der elektronischen Komponente.
  • 1 bis 6 zeigen Querschnittsansichten von elektronischen Komponenten 100 gemäß diverser Beispiele.
  • Unter Bezugnahme auf 1 ist eine elektronische Komponente 100 gezeigt, die einen nackten elektronischen Chip 102 aufweist, der hier als ein blanker Siliciumchip ausgestaltet bzw. verkörpert ist.
  • Das sinterbare Verbindungsmaterial 104 wird an einer äußeren Oberfläche der elektronischen Komponente 100 bereitgestellt und ist über einer Hauptoberfläche 106 des elektronischen Chips 102 mit mehreren Schichten eines Schichtenstapels 140 dazwischen angeordnet. Auf einer gegenüberliegenden weiteren Hauptoberfläche 120 des nackten elektronischen Chips 102 ist ein weiterer Schichtenstapel 142 angeordnet.
  • Das sinterbare Verbindungsmaterial 104 bildet einen äußeren Oberflächenteilbereich der elektronischen Komponente 100 und ist daher mechanischem Einfluss ausgesetzt. Das sinterbare Verbindungsmaterial 104 ist noch nicht gesintert und ist als eine trockene sinterbare Paste, die im Wesentlichen frei von flüssigem Lösungsmittel ist, konfiguriert. Das sinterbare Verbindungsmaterial 104 ist somit undeformierbar und mechanisch robust, da es einem lösungsmittelentfernenden Trocknungsprozess unterzogen wurde (zum Beispiel durch eine thermische Behandlung bei einer erhöhten Temperatur unterhalb der Sintertemperatur, zum Beispiel bei einer Lösungsmittelentfernungstemperatur in einem Bereich zwischen 100 °C und 120 °C), getrennt von dem Sintervorgang. Der lösungsmittelentfernende Trocknungsvorgang wird durchgeführt, nachdem das pastenartige, noch deformierbare, Lösungsmittel enthaltende rohe sinterbare Verbindungsmaterial 104 auf einem Teil des Schichtenstapels 140 auf den nackten elektronischen Chip 102 aufgetragen wurde. Der lösungsmittelentfernende Trocknungsvorgang wird jedoch durchgeführt, bevor das sinterbare Verbindungsmaterial 104 in gesintertes Material 104' durch Sintern der elektronischen Komponente 100 auf einem Träger 132 (siehe 21) umgewandelt wird. Das sinterbare Verbindungsmaterial 104 ist freiliegend bzw. liegt frei auf einer äußeren Oberfläche der elektronischen Komponente 100. Folglich ist das sinterbare Verbindungsmaterial 104 geeignet oder verwendbar zum anschließenden Sintern der elektronischen Komponente 100 an den Träger 132 durch das sinterbare Verbindungsmaterial 104.
  • Wie bereits erwähnt, kann ein viskositätsverringerndes Lösungsmittel, das in einer ursprünglich aufgetragenen sinterbaren Paste enthalten sein kann, bereits aus dem sinterbaren Verbindungsmaterial 104 entfernt sein (oder ist überhaupt nicht darin enthalten gewesen). Die Entfernung von Lösungsmittel kann durchgeführt werden, indem die lösungsmittelenthaltende Sinterpaste auf eine Temperatur in einem Bereich zwischen 100 °C und 120 °C erwärmt wird. Als Folge davon verliert das sinterbare Verbindungsmaterial 104 das Lösungsmittel und ist dann nicht mehr fließfähig oder im Wesentlichen deformierbar und zeigt die Robustheit eines festen Körpers. Insbesondere kann das sinterbare Verbindungsmaterial 104 solch eine Konsistenz und Robustheit nach dem Entfernen von Lösungsmittel haben, dass keine Markierung des sinterbaren Verbindungsmaterials 104 zurückbleibt, wenn die elektronische Komponente 100 durch eine Nadel (zum Beispiel eine Ansaugnadel) einer Zusammenbauvorrichtung gehandhabt wird. Zur Erzeugung eines Kratzers auf einer Oberfläche des sinterbaren Verbindungsmaterials 104 kann zum Beispiel erforderlich sein, eine beträchtliche, räumlich fokussierte Kraft mit einem Daumennagel anzuwenden.
  • Wie dem Detail 178 in 1 entnommen werden kann, setzt sich das sinterbare Verbindungsmaterial 104 aus Partikeln 170 mit einer Größe in der Größenordnung von Mikrometern und mit einem sinterbaren Kern 172 (zum Beispiel ein metallischer Kern, der insbesondere aus Silber gemacht ist), der mit einer nicht-haftenden Hülle 174 (zum Beispiel ein wachsartiges langkettiges Polymer) beschichtet ist, zusammen. Das sinterbare Verbindungsmaterial 104 weist kein viskositätsverringerndes flüssiges Lösungsmittel 176 (siehe 17) zwischen den Partikeln 170 mehr auf und ist dadurch mechanisch robust und im Wesentlichen undeformierbar. Zum Beispiel weist das sinterbare Verbindungsmaterial 104 Silberkerne 172 (zum Beispiel mit einer Größe von weniger als 1 µm) auf. Die Silberkerne 172 der Partikel 170 können mit einer wachsartigen oder polymeren Hülle 174 bedeckt sein, die verhindert, dass die Silberkerne 172 stark aneinander haften oder agglomerieren vor dem Auslösen des Sintervorgangs.
  • Darüber hinaus weist der Schichtenstapel 140 ein gesintertes Material 112 zwischen dem elektronischen Chip 102 und dem sinterbaren Verbindungsmaterial 104, noch spezifischer direkt zwischen dem sinterbaren Verbindungsmaterial 104 und einem Haftmaterial 116, auf. Im Gegensatz zu dem sinterbaren Verbindungsmaterial 104 wurde das gesinterte Material 112 bereits einem Sintervorgang unterzogen, so dass die metallischen Partikel 170 des gesinterten Materials 112 bereits verbunden sind. Wie dem Detail 187 in 1 entnommen werden kann, sind die Kerne 172 der Partikel 170 untereinander durch Brückenstrukturen 185 verbunden nach Vollendung des Sintervorgangs des gesinterten Materials 112 (das weder Lösungsmittel 176 noch Hüllen 174 mehr aufweist). Es ist möglich, dass die metallischen Bestandteile des sinterbaren Verbindungsmaterials 104 und des gesinterten Materials 112 aus dem gleichen Material gemacht sind, zum Beispiel Silber. Jedoch als ein Ergebnis des Sintervorgangs, der bereits für das gesinterte Material 112 durchgeführt wurde, wurde bereits die oben genannte wachsartige oder polymere Hülle 174 der die Silberkerne 172 aufweisenden Partikel 170 des gesinterten Materials 112 durch die Sintertemperatur von zum Beispiel 250 °C entfernt.
  • Darüber hinaus weist der Schichtenstapel 140 ein optionales Barrierematerial 114 zwischen dem gesinterten Material 112 und dem elektronischen Chip 102, noch spezieller direkt zwischen dem elektronischen Chip und einem Haftmaterial 116, auf.
  • Darüber hinaus ist das bereits erwähnte Haftmaterial 116 des Schichtenstapels 140 direkt zwischen dem Barrierematerial 114 und dem gesinterten Material 112 gelegen.
  • Wie 1 entnommen werden kann und bereits oben erwähnt wurde, ist die zweite Hauptoberfläche 120 der elektronischen Komponente 100 mit dem weiteren Schichtenstapel 142 bedeckt, der in dem gezeigten Beispiel sich aus vier Schichten (wie der Schichtenstapel 140) zusammensetzt. Insbesondere weist der weitere Schichtenstapel 142 weiteres sinterbares Verbindungsmaterial 118 über der anderen Hauptoberfläche 120 des Chips 102 auf. Das weitere sinterbare Verbindungsmaterial 118 ist in Bezug auf die zweite Hauptoberfläche 120 durch eine weitere gesinterte Schicht 112, ein weiteres Haftmaterial 116 und ein weiteres Barrierematerial 114 beabstandet.
  • 1 zeigt somit eine symmetrische Konfiguration aus zentralem nackten Halbleiterchip 102, der in Siliciumtechnologie gemacht ist, und den entsprechenden Schichtenstapeln 140, 142 auf jeder der beiden gegenüberliegenden Hauptoberflächen 106, 120 des elektronischen Chips 102. Die Sinterpaste beider sinterbaren Verbindungsmaterialien 104, 118 ist vorgetrocknete, noch nicht gesinterte Paste. Die oberste Doppelschicht auf beiden gegenüberliegenden Hauptoberflächen 106, 120 der elektronischen Komponente 100 setzt sich aus einem bereits gesinterten Material 112 und einem noch nicht gesinterten, aber sinterbaren Verbindungsmaterial 104, 118 zusammen. Das Letztere kann zur Bildung einer Sinterverbindung auf einem Träger 132 verwendet werden. Die sinterbaren Verbindungsmaterialien 104, 118 sind formstabile Partikelschichten, die geeignet sind, um mittels eines Bestückvorgangs zum Zusammenbauen der elektronischen Komponente 100 auf einem Träger 132 gehandhabt zu werden. Da eine einfache Temperaturerhöhung (vorzugsweise, aber optional, in Verbindung mit der Anwendung von Druck) ausreichend ist zur Bildung der Sinterverbindung zwischen dem sinterbaren Verbindungsmaterial 104 der elektronischen Komponente 100 und dem Träger 132, kann die elektronische Komponente 100 als eine Plug-and-Play elektronische Komponente 100 für einen einfachen Zusammenbau oder Montagevorgang der elektronischen Komponente 100 durch einen Benutzer dienen.
  • In dem Beispiel gemäß 1 kann das gleiche Sintermaterial aus Silber, das zur Bildung des gesinterten Materials 112 benutzt wird, auch zur Bildung der sinterbaren Verbindungsmaterialien 104, 118 verwendet werden. Jedoch können die sinterbaren Verbindungsmaterialien 104, 118 in einem pastenartigen, vorgetrockneten Zustand sein, in dem sämtliches Lösungsmittel des entsprechenden sinterbaren Verbindungsmaterials 104, 118 verschwunden ist. Als ein Ergebnis hat das sinterbare Verbindungsmaterial 104, 118 eine ausgeprägte Robustheit oder Rigidität. Die genannten Doppelschichten 112, 104/118, die sich aus einem rigiden gesinterten Material 112 und einem freiliegenden sinterbaren Verbindungsmaterial 104, 118 zusammensetzen, stellen als oberste Metallisierungsebenen der elektronischen Komponente 100 sicher, dass die elektronische Komponente 100 fertig vorbereitet ist zur Bildung einer Sinterverbindung mit einem Träger 132. Zur Bildung solch einer Sinterverbindung kann ein Benutzer das sinterbare Verbindungsmaterial 104 auf einer Verbindungsoberfläche des Trägers 132 platzieren und kann das Sintern durch Erhöhen der Temperatur und optional Anlegen von mechanischem Druck starten oder auslösen. Als ein Ergebnis wird die Sinterverbindung gebildet, ohne dass zusätzliches Lötmaterial, Klebstoff oder Sinterpaste auf dem Träger 132 bereitgestellt werden muss. Eine zuverlässige Verbindung zwischen der elektronischen Komponente 100 und dem Träger 132 wird dadurch ausschließlich durch Druck und Temperatur aufgrund des Sinterns des sinterbaren Verbindungsmaterials 104 der elektronischen Komponente 100 auf dem Träger 132 oder einem anderen Untergrund, wie zum Beispiel ein Modul, gebildet. Das weitere sinterbare Verbindungsmaterial 118 kann verwendet werden zur Bildung einer weiteren Sinterverbindung (insbesondere gleichzeitig mit der Bildung der Sinterverbindung unter Verwendung des sinterbaren Verbindungsmaterials 104), zum Beispiel mit einem weiteren Träger 132 oder mit demselben Träger über ein Verbindungselement, wie zum Beispiel ein Bonddraht oder ein Clip (nicht gezeigt). Das gleiche metallische Material kann für beide sinterbare Verbindungsmaterialien 104, 118 gemäß 1 verwendet werden.
  • Unter Bezugnahme auf 2 sind das weitere sinterbare Verbindungsmaterial 118 und das sinterbare Verbindungsmaterial 104 aus unterschiedlichen Materialien gemacht. Während das Beispiel von 1 die gleiche Sinterpaste aus Silber zur Bildung von beiden sinterbaren Verbindungsmaterialien 104, 118 verwendet, unterscheidet sich das Beispiel von 2 darin von dem Beispiel von 1, dass die Sintermaterialien der sinterbaren Verbindungsmaterialien 104, 118 unterschiedlich sind. Zum Beispiel kann das sinterbare Verbindungsmaterial 104 aus Silber gemacht sein, wohingegen das sinterbare Verbindungsmaterial 118 aus Kupfer gemacht sein kann. Somit sind die Sinterstapel 140, 142 der elektronischen Komponente 100 gemäß 2 geeignet für die Bildung von unterschiedlichen Kontakten der Vorderseite und der Rückseite der elektronischen Komponente 100.
  • Das Beispiel von 3 unterscheidet sich dadurch von dem Beispiel von 1, dass der Schichtenstapel 142 durch einen anderen Schichtenstapel 142 ersetzt ist, der eine Anordnung des Barrierematerials 114 auf dem elektronischen Chip 102, des Haftmaterials 116 auf dem Barrierematerial 114 und eines Edelmetallmaterials 180 auf dem Haftmaterial 116 hat. Das Edelmetallmaterial 180 kann zum Beispiel aus Gold, Silber und/oder Palladium gemacht sein.
  • Ein signifikanter Vorteil der genannten Verbindungsarchitektur der elektronischen Komponente 100 ist der hohe Grad an Flexibilität der metallischen Stapel 140, 142. Es ist zum Beispiel möglich, den Stapel 140 und den Stapel 142 unterschiedlich anzupassen zur Erfüllung von unterschiedlichen Verbindungsaufgaben auf der Vorderseite und auf der Rückseite.
  • Zum Beispiel zeigt 4 eine Konfiguration, auf der der Stapel 142 auf der unteren Hauptoberfläche 120 des elektronischen Chips 102 sich aus Barrierematerial 114, Haftmaterial 116 direkt darauf sowie ein Hybridpastenmaterial 182, das ein Material der freiliegenden äußeren Oberfläche der elektronischen Komponente 100 bildet, zusammensetzt. Die Silberhybridpaste 182 kann zum Beispiel ein Harz aufweisen. Das Beispiel von 4 hat den Vorteil von sehr geringen Kosten.
  • Die elektronische Komponente 100 gemäß 5 (bzw. 4) kann zum Beispiel zur Bildung einer Sinterverbindung von Vorderseitenpads sowie einer Rückseitenverbindung durch das Silberhybridpastenmaterial 182, das sich aus Silberpartikeln in einer Harzmatrix zusammensetzen kann, verwendet werden.
  • Ein Vorteil der gezeigten Konfiguration ist es, dass nur an der Position, wo eine erhöhte Zuverlässigkeit erforderlich ist, ein Sinterverbindung gebildet wird, während an anderen Teilbereichen das wesentlich günstigere Silberhybridpastenmaterial 180 eingesetzt werden kann.
  • Viele andere Konfigurationen sind möglich: Es ist alternativ zum Beispiel auch möglich, eine Lötverbindung an der unteren Hauptoberfläche der elektronischen Komponente 100 von 4 zu bilden.
  • Unter Bezugnahme auf 5 weist die gezeigte elektronische Komponente 100 ein elektrisch isolierendes Material 110 (wobei das elektrisch isolierende Material 110 zum Beispiel aus Polyimid gemacht sein kann) auf, das einen Teil des Stapels 140 und einer äußeren Oberfläche der elektronischen Komponente 100 bildet. Das elektrisch isolierende Material 110 ist zwischen beabstandeten Abschnitten des Stapels 140 angeordnet und erstreckt sich zwischen (und bis zu) einer äußeren Oberfläche der elektronischen Komponente 100 und der Hauptoberfläche 106 des elektronischen Chips 102. Aufgrund des dazwischenliegenden elektrisch isolierenden Materials 110 ist das sinterbare Verbindungsmaterial 104 mit einem Muster versehen bzw. strukturiert und weist separate elektrisch entkoppelte Teilbereiche auf, die unterschiedlichen Chippads (nicht gezeigt) des elektronischen Chips 102 zugewiesen sind.
  • Das Beispiel von 5 unterscheidet sich darin von dem Beispiel in 1, dass eine isolierende Säule bereitgestellt ist als elektrisch isolierendes Material 110, das einen zentralen Teilbereich des oberen Stapels 140 ersetzt. Das resultierende Muster kann eingestellt oder kann angepasst werden in Übereinstimmung mit dem Design und den Kontakten des Trägers 132. Somit zeigt 5 eine elektronische Komponente 100 mit einer Musterung in einer Kontaktebene. In solch einen Beispiel kann das elektrisch isolierende Material 110 in einem oder mehreren Teilbereichen gebildet werden, die frei von Sinterpastenmaterial bleiben sollen.
  • Das Auftragen von sinterbarem Verbindungsmaterial 104 auf einzelnen winzigen Pads des nackten elektronischen Chips 102 ist herkömmlicherweise eine Herausforderung. Mit dem elektrisch isolierenden Material 110 ist es jedoch möglich, unspezifisch sinterbares Verbindungsmaterial 104 aufzutragen (zum Beispiel mittels Siebdrucken) ohne das Risiko, dass das sinterbare Verbindungsmaterial 104 an dem elektrisch isolierenden Material 110 anhängt.
  • Unter Bezugnahme auf 6 haben die sinterbaren Verbindungsmaterialien 104, 118 beide ein äußeres Oberflächenprofil 108. Das Beispiel der elektronischen Komponente 100 gemäß 6 hat daher die Eigenschaft, dass die sinterbaren Verbindungsmaterialien 104, 118 mit einem Oberflächenprofil oder einer Topographie gebildet werden, d.h. mit einer abwechselnden Sequenz von Erhöhungen und Vertiefungen. Mit dem Beispiel von 6 ist es möglich, Druck in solch einer Weise anzuwenden, dass keine Hohlräume in dem fertig gebildeten gesinterten Material 104' auftreten, d.h. nach dem Sintern der sinterbaren Verbindungsmaterialien 104, 118. Das Oberflächenprofil 108 kann mit geringem Aufwand gebildet werden durch eine entsprechende Bearbeitung auf Waferebene (zum Beispiel durch Bilden von mehreren Schichten oder durch Herstellen des Oberflächenprofils 108 unter Verwendung einer Prägeform).
  • In den Beispielen von 1 bis 6 können die obersten sinterbaren Verbindungsmaterialien 104, 118 aus getrockneter Sinterpaste aus Silber, die noch nicht gesintert ist und daher sowohl in einer Höhenrichtung als auch in einer Ebene durch ein geeignetes Auftragungsverfahren (zum Beispiel einem Druckverfahren) mit einem Muster versehen bzw. strukturiert werden kann, gebildet werden. Eine Topographie der sinterbaren Verbindungsmaterialien 104, 118 als Kegel-, Würfel- oder Pyramidenmuster kann zusätzliche Vorteile in Bezug auf eine hohlraumfreie bzw. lunkerfreie Ausfüllung des Pastenmaterials während der Verbindung an dem Träger 132 bereitstellen, abhängig von dem Oberflächenprofil und den Flächenabmessungen des Trägers 132. Es besteht beispielsweise auch die Möglichkeit, die Schichtdicke und Form der sinterbaren Verbindungsmaterialien 104, 118 anzupassen.
  • 7 bis 20 zeigen Querschnittsansichten von Strukturen, die während des Durchführens eines Verfahrens zur Herstellung von elektronischen Komponenten 100 gemäß diverser Beispiele erhalten werden. Dieses Herstellungsverfahren kann auf Waferebene durchgeführt werden, d.h. mit mehreren elektronischen Chips 102 gleichzeitig, die noch integral als ein Wafer verbunden sind. Dies ermöglicht es, eine umständliche Zufuhr von kleinen einzelnen Teilen von sinterbarem Verbindungsmaterial 104, 118 auf separaten winzigen nackten Chips zu vermeiden. Durch Bearbeiten auf Waferebene, d.h. Bearbeiten mehrerer elektronischer Komponenten 100 und entsprechender nackter elektronischer Chips 102 gleichzeitig, kann eine Herstellung mit hohem Durchsatz auf industriellem Niveau verwirklicht werden.
  • Unter Bezugnahme auf 7 werden Chippads 160 direkt auf gegenüberliegenden Hauptoberflächen 106, 120 von elektronischen Chips 102 angeordnet. Noch spezieller zeigt 7 einen Siliciumchip mit Vorderseiten- und Rückseitenmetallisierung in Form von Pads 160 aus metallischem Material. Wie 7 entnommen werden kann, kann Sinterpaste 184 auf den Pads 160 an der oberen Hauptoberfläche 106 gedruckt werden. 8 zeigt das Ergebnis dieses Vorgangs. Wie dem Detail 179 in 7 entnommen werden kann, setzt sich die Sinterpaste 184 aus Partikeln 170 mit einer Größe in der Größenordnung von Mikrometern und mit einem sinterbaren Kern 172 (zum Beispiel einem metallischen Kern, der insbesondere aus Silber gemacht ist), der mit einer nicht-haftenden Hülle 174 (zum Beispiel ein wachsartiges langkettiges Polymer) beschichtet ist, zusammen. Die Partikel 170 der Sinterpaste 184 sind in einem viskositätsverringernden flüssigen Lösungsmittel 176 zwischen den Partikeln 170 eingebettet. Die Sinterpaste 184 ist daher gut auftragbar durch Siebdrucken oder dergleichen.
  • Die Struktur von 8 kann dann um 180° gedreht werden und weitere Sinterpaste 186 kann auf die Pads 160 an der Hauptoberfläche 120, die die Rückseitenmetallisierung darstellt, aufgetragen werden, vergleiche 9.
  • 10 zeigt das Ergebnis des Auftragens der weiteren Sinterpaste 186 auch auf der anderen gegenüberliegenden Hauptoberfläche 120 des nackten elektronischen Chips 102 mit den Pads 160 auf beiden gegenüberliegenden Hauptoberflächen 106, 120.
  • 11 bis 13 zeigen ein alternatives Verfahren, d.h. eine Alternative zu 7 bis 10. Diese Alternative unterscheidet sich von dem Verfahren, das unter Bezugnahme auf 7 bis 10 beschrieben wurde, darin, dass die Sinterpaste 184 in einem Muster (anstatt kontinuierlich) auf den Chippads 160 der Vorderseitenmetallisierung aufgetragen wird. 11 zeigt ein gemustertes elektrisch isolierendes Material 110, das eine Maske bildet. 12 zeigt das Ergebnis, das nach Auftragen der Sinterpaste 184, zum Beispiel durch Drucken, auf die Struktur von 11 erhalten wird, so dass die Sinterpaste 184 nur zwischen dem gemusterten elektrisch isolierenden Material 110 in einer Weise aufgetragen ist, dass eine flache Gesamtoberfläche erhalten wird. Ein anschließendes Entfernen des elektrisch isolierenden Materials 110 stellt das in 13 gezeigte Ergebnis bereit mit einem Muster an Sinterpaste 184 auf den Pads 160, die die Vorderseitenmetallisierung bilden.
  • 14 bis 16 zeigen, wie die aufgetragene Sinterpaste 184, 186 anschließend in gesinterte Materialien 112 umgewandelt wird. Zu diesem Zweck wird die in 10 gezeigte Struktur (oder die in 12 oder 13 gezeigte Struktur) in eine Sinterpresse gegeben, die aus zwei beweglichen (siehe Pfeile) beheizten Pressplatten 190, 192 besteht. Wie in 15 gezeigt, legen die Pressplatten 190, 192 Druck auf die in 13 gezeigte Struktur an, die zur gleichen Zeit erhitzt wird. Als ein Ergebnis wird die zuvor noch nicht gesinterte Sinterpaste 184, 186 einem Sintervorgang unterzogen. Während des Sinterns bis zu einer Sintertemperatur (zum Beispiel eine Temperatur in dem Bereich zwischen 180 °C und 270 °C) wird das Lösungsmittel 176 zwischen den Partikeln 170 entfernt und die Hüllen 174 werden ebenfalls entfernt, so dass verfestigtes gesintertes Material 112 erhalten wird. Wie dem Detail 183 in 15 entnommen werden kann, sind die Partikel 170 nun untereinander durch Brückenstrukturen 185 nach Vollendung des Sintervorgangs verbunden. Das Ergebnis ist die in 16 gezeigte Struktur, die einen nackten elektronischen Chip 102 mit Chippads 160 auf beiden gegenüberliegenden Hauptoberflächen davon aufweist, die wiederum durch die gesinterten Materialien 112 bedeckt sind.
  • Während des unter Bezugnahme auf 14 bis 16 beschriebenen Vorgangs wird die Silberpaste druckgesintert in der gezeigten Sinterpresse. Die Sinterpaste 184, 186, die zu den Pressplatten 190, 192 zeigt, kann mit einer entsprechenden thermisch stabilen Folie (zum Beispiel eine Folie aus Kapton oder Teflon) bedeckt sein. Während des Sintervorgangs werden der Druck, die Temperatur, die Atmosphäre und die Bearbeitungszeit so eingestellt, dass eine hohe Kompression und ein effizientes Sintern der Sinterpaste 184, 186 auftritt, um dadurch die gesinterten Materialien 112 zu bilden. Wie gezeigt, kann der Sintervorgang auf der Vorderseite und der Rückseite des elektronischen Chips 102 gleichzeitig durchgeführt werden.
  • 17 bis 20 zeigen ein weiteres Druckverfahren, durch das sinterbare Verbindungsmaterialien 104, 118 auf den jeweiligen gesinterten Materialien 112 auf der vorderen Seite und der hinteren Seite des elektronischen Chips 102 gebildet werden, sowie ein Trocknen der weiteren Sinterpaste. Die Sinterpaste, die zur Bildung der sinterbaren Verbindungsmaterialien 104, 118 verwendet wird, ist vorzugsweise, aber nicht notwendigerweise die gleiche Paste, die zur Bildung der gesinterten Materialien 112 verwendet wurde. Wenn die gleiche Paste verwendet wird, können unerwünschte Materialgrenzflächen vermieden werden. Wenn eine unterschiedliche Sinterpaste verwendet wird, ist es zum Beispiel möglich, eine Sinterpaste zu verwenden, die in einer drucklosen Weise auf der Benutzerseite verarbeitet werden kann beim Sintern der elektronischen Komponente 100 auf dem Träger 132.
  • 17 zeigt, wie das sinterbare Verbindungsmaterial 104 auf die obere Oberfläche der in 16 gezeigten Struktur aufgetragen wird. Wie dem Detail 181 in 17 entnommen werden kann, setzt sich das sinterbare Verbindungsmaterial 104 aus Partikeln 170 mit einer Größe in der Größenordnung von Mikrometern mit einem sinterbaren Kern 172 (zum Beispiel ein metallischer Kern, der insbesondere aus Silber gemacht ist), der mit einer nicht-haftenden Hülle 174 (zum Beispiel ein wachsartiges langkettiges Polymer) beschichtet ist, zusammen. Die Partikel 170 des sinterbaren Verbindungsmaterials 104 sind in einem viskositätsverringernden flüssigen Lösungsmittel 176 zwischen den Partikeln 170 eingebettet und ist daher gut auftragbar durch Siebdrucken oder dergleichen. 18 zeigt das Ergebnis dieses Auftragungsvorgangs.
  • 19 zeigt die in 18 gezeigte Struktur um 180° gedreht. Anschließend wird weiteres sinterbares Verbindungsmaterial 118 auf eine obere Hauptoberfläche der in 19 gezeigten Struktur aufgetragen, siehe den Pfeil. Das weitere sinterbare Verbindungsmaterial 118 kann aus dem gleichen Material wie das sinterbare Verbindungsmaterial 104 (siehe 17) gemacht sein.
  • 20 zeigt eine elektronische Komponente 100 gemäß einem Beispiel, in der auch das weitere sinterbare Verbindungsmaterial 118 auf das gesinterte Material 112 aufgetragen wurde und anschließend beide sinterbaren Verbindungsmaterialien 104, 118 getrocknet wurden.
  • Wenn die Struktur, die nach dem Befestigen des weiteren sinterbaren Verbindungsmaterials 118 gemäß 19 erhalten wurde, bei einer erhöhten Temperatur von zum Beispiel zwischen 100 °C und 120 °C (immer noch deutlich unterhalb der Sintertemperatur) getempert wird, verdampft das Lösungsmittel 176, so dass die Partikel 170, die sich aus metallischen Kernen 172 und nicht-haftenden Hüllen 174 zusammensetzen, als getrocknete, lösungsmittelfreie sowie im Wesentlichen nicht-deformierbare sinterbare Verbindungsmaterialien 104, 118 zurückbleiben. Dies ist für das sinterbare Verbindungsmaterial 104 in einem Detail 193 von 20 gezeigt. Die so erhaltene elektronische Komponente 100 kann mit der Hand oder Nadeln einer Bestückmaschine (nicht gezeigt) verarbeitet bzw. gehandhabt werden, ohne Verformung oder Entfernung von Teilen der sinterbaren Verbindungsmaterialien 104, 118 von der elektronischen Komponente 100 aufgrund der Stabilitätszunahme, die von dem beschriebenen Trocknungsvorgang herrührt.
  • Erst beim Sintern der gezeigten elektronischen Komponente 100 auf einem Träger 102 (vergleiche 21) werden die jeweiligen sinterbaren Verbindungsmaterialien 104, 118 in gesinterte Materialien mit Eigenschaften, wie in dem Detail 183 von 15 gezeigt, umgewandelt.
  • Ein weiterer Vorteil des Herstellungsverfahrens, das unter Bezugnahme auf 7 bis 20 beschrieben wurde, ist es, dass eine elektronische Komponente 100 ohne die Verwendung von jeglicher Nasschemie hergestellt werden kann.
  • Durch Durchführen des Herstellungsverfahrens, wie unter Bezugnahme auf 7 bis 20 beschrieben, ist es möglich, den Prozessablauf signifikant zu vereinfachen und Fehlerquellen für elektronische Geräte 100 signifikant zu vermeiden. Insbesondere kann die Zuverlässigkeit der Sinterverbindung zwischen der elektronischen Komponente 100 und dem Träger 132 signifikant verbessert werden.
  • Zusammenfassend kann ein nackter elektronischer Chip 102 mit einer Doppelschicht eines gesinterten Materials 112 und eines sinterbaren Verbindungsmaterials 104, 118 bereitgestellt werden, wobei Letzteres vorzugsweise als eine getrocknete und somit lösungsmittelfreie Sinterpastenschicht ausgestaltet bzw. verkörpert ist. Als ein Ergebnis wird eine elektronische Komponente 100 erhalten, die in einer Plug-and-Play-artigen Weise auf einem Träger 132 montiert werden kann ohne die zusätzliche Zufuhr von einem weiteren Verbindungsmittel. Auch wird ein einfaches Montieren der elektronischen Komponente 100 in einem Modul in einer entsprechenden Weise möglich. In solch einer Konfiguration dient das gesinterte Material 112 als eine ideale Haft- und Kontaktschicht für die sinterbaren Verbindungsmaterialien 104, 118, während es gleichzeitig als Diffusionsbarriere dient. Das gesinterte Material 112 kann durch ein Druckverfahren und somit in hoher Qualität hergestellt werden. Auch ist die elektrische und mechanische Zuverlässigkeit eines entsprechenden elektronischen Geräts 130 ausgeprägt. Seine Eigenschaften im Hinblick auf Stromdichtefähigkeit, Schichtwiderstand, Schmelzpunkt, Stabilität in Bezug auf Anwendungen bis hoch zu hohen Temperaturen von zum Beispiel 400 °C oder mehr, etc. sind höchst vorteilhaft.
  • 21 zeigt ein elektronisches Gerät 130 gemäß einer beispielhaften Ausführungsform, das eine elektronische Komponente 100 aufweist.
  • Das elektronische Gerät 130 weist einen nackten elektronischen Chip 102 mit elektrisch leitfähigen Chippads 160 auf. Ein erstes gesintertes Material 112 ist auf einer Hauptoberfläche 106 des elektronischen Chips 102 angeordnet und ist mit den elektrisch leitfähigen Chippads 160 elektrisch verbunden. Ein zweites gesintertes Material 104' ist auf dem ersten gesinterten Material 112 angeordnet. Darüber hinaus ist ein Träger 132 (wie zum Beispiel eine gedruckte Leiterplatte, PCB, oder ein Leadframe) mit Trägerpads 195 vorgesehen, auf dem der elektronische Chip 102 durch das sinterbare Verbindungsmaterial 104 gesintert wird (wobei dies dadurch in das zweite gesinterte Material 104' umgewandelt wird). Ein elektrisch isolierendes Material 110 bildet einen Teil einer äußeren Oberfläche der elektronischen Komponente 100 vor dem Sintern und ist lateral bzw. seitlich zwischen zwei Abschnitten des ersten gesinterten Materials 112 und des ersten gesinterten Materials 104' angeordnet, um so das Chippad 160 und das Trägerpad 195 auf der linken Seite in Bezug auf das Chippad 160 und das Trägerpad 195 auf der rechten Seite elektrisch zu entkoppeln. 21 zeigt somit das Koppeln eines elektronischen Chips 102 an einen Träger 132, als ein Substrat, über Pads 160 auf der vorderen Seite des elektronischen Chips 102 (veranschaulicht als Flip-Chip-Ausführungsform).
  • 22 zeigt ein elektronisches Gerät 130, das eine elektronische Komponente 100 gemäß einer weiteren Beispiel aufweist.
  • Gemäß 22 werden beide Seiten des elektronischen Chips 102 durch eine Sinterverbindung kontaktiert (die vordere Seite des elektronischen Chips 102 über Chippads 160, die hintere Seite des elektronischen Chips 102 durch eine Rückseitenmetallisierung 161 des elektronischen Chips 102) zu einer entsprechenden der beiden Träger 132. Solch ein Beispiel ist insbesondere vorteilhaft für Leistungschips mit vertikalem Stromfluss.
  • Es sei angemerkt, dass der Ausdruck „aufweisend“ (oder „umfassend“) nicht andere Elemente oder Merkmale ausschließt, und dass der Ausdruck „ein“, „eine“, „eines“ oder „einer“ nicht eine Mehrzahl ausschließt. Auch können Elemente, die in Verbindung mit verschiedenen Ausführungsformen beschrieben sind, kombiniert werden. Es sei auch angemerkt, dass Bezugszeichen nicht so auszulegen sind, dass sie den Schutzumfang der Patentansprüche beschränken.

Claims (8)

  1. Ein elektronisches Gerät (130), das Folgendes aufweist: • ein nackter elektronischer Chip (102) mit einem ersten gesinterten Material (112) auf oder über zumindest einem Teil einer Hauptoberfläche (106) des elektronischen Chips (102), mit einem zweiten gesinterten Material (104') auf oder über zumindest einem Teil des ersten gesinterten Materials (112) und mit einem elektrisch isolierenden Material (110), das einen Teil einer äußeren Oberfläche einer elektronischen Komponente (100), die den elektronischen Chip (102) aufweist, vor dem Sintern bildet und lateral zwischen zwei Abschnitten des ersten gesinterten Materials (112) und des zweiten gesinterten Materials (104') angeordnet ist; • ein Träger (132), auf dem der elektronische Chip (102) durch das zweite gesinterte Material (104') gesintert ist.
  2. Das elektronische Gerät (130) gemäß Anspruch 1, wobei das elektrisch isolierende Material (110) aus Polyimid gemacht ist.
  3. Das elektronische Gerät (130) gemäß Anspruch 1 oder 2, wobei der elektronische Chip (102) ferner Chippads (160) aufweist, die jeweils mit einem Abschnitt des ersten gesinterten Materials (112) elektrisch verbunden sind.
  4. Das elektronische Gerät (130) gemäß einem der Ansprüche 1 bis 3, wobei der Träger (132) Trägerpads (195) aufweist, die jeweils mit einem Abschnitt des zweiten gesinterten Materials (104') elektrisch verbunden sind.
  5. Das elektronische Gerät (130) gemäß einem der Ansprüche 1 bis 4, wobei das zweite gesinterte Material (104') durch Sintern eines sinterbaren Verbindungsmaterials (104), das einem Trocknungsvorgang unterzogen wurde und das sich aus Partikeln (170) zusammensetzt, die einen sinterbaren Kern (172) haben, der optional mit einer nicht-haftenden Hülle (174) beschichtet ist, insbesondere wobei das sinterbare Verbindungsmaterial (104) kein Lösungsmittel (176) zwischen den Partikeln (170) aufweist, gebildet ist.
  6. Das elektronische Gerät (130) gemäß einem der Ansprüche 1 bis 5, wobei das zweite gesinterte Material (104') durch Sintern eines sinterbaren Verbindungsmaterials (104) gebildet ist, das einem Trocknungsvorgang unterzogen wurde und das sich aus Partikeln (170) mit einem metallischen Bestandteil zusammensetzt, der mindestens einer der folgenden ist: • ein homogener metallischer Bestandteil, der aus einem homogenen metallischen Material gemacht ist; • ein inhomogener metallischer Bestandteil, der aus mindestens zwei unterschiedlichen metallischen Materialien gemacht ist; • ein metallischer Bestandteil mit einem räumlichen Materialgradienten, insbesondere einem räumlichen Materialgradienten entlang einer Stapelrichtung des sinterbaren Verbindungsmaterials (104) und des elektronischen Chips (102); • ein metallischer Bestandteil, gebildet durch einen Stapel einer Mehrzahl an Partikelschichten, die unterschiedliche metallische Materialien aufweisen.
  7. Das elektronische Gerät (130) gemäß einem der Ansprüche 1 bis 6, wobei das zweite gesinterte Material (104') durch Sintern eines trockenen sinterbaren Verbindungsmaterials (104) gebildet ist.
  8. Das elektronische Gerät (130) gemäß einem der Ansprüche 1 bis 7, wobei das zweite gesinterte Material (104') durch Sintern eines sinterbaren Verbindungsmaterials (104), das einem Trocknungsvorgang unterzogen wurde und das zum Bilden einer reinen Sinterverbindung mit einem Träger (132) ohne Löten konfiguriert ist, gebildet ist.
DE102017113153.1A 2017-06-14 2017-06-14 Elektronisches Gerät mit Chip mit gesintertem Oberflächenmaterial Active DE102017113153B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102017113153.1A DE102017113153B4 (de) 2017-06-14 2017-06-14 Elektronisches Gerät mit Chip mit gesintertem Oberflächenmaterial

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017113153.1A DE102017113153B4 (de) 2017-06-14 2017-06-14 Elektronisches Gerät mit Chip mit gesintertem Oberflächenmaterial

Publications (2)

Publication Number Publication Date
DE102017113153A1 DE102017113153A1 (de) 2018-12-20
DE102017113153B4 true DE102017113153B4 (de) 2022-06-15

Family

ID=64457389

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017113153.1A Active DE102017113153B4 (de) 2017-06-14 2017-06-14 Elektronisches Gerät mit Chip mit gesintertem Oberflächenmaterial

Country Status (1)

Country Link
DE (1) DE102017113153B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018130719B3 (de) 2018-12-03 2019-09-12 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Gütebestimmung einer Sinterpastenschicht oder einer Sintermetallschicht und Vorrichtung hierzu
DE102019126505B4 (de) * 2019-10-01 2023-10-19 Infineon Technologies Ag Verfahren zum herstellen einer mehrchipvorrichtung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0764978A2 (de) 1995-09-11 1997-03-26 Siemens Aktiengesellschaft Verfahren zur Befestigung elektronischer Bauelemente auf einem Substrat durch Drucksintern
US20090096100A1 (en) 2007-10-10 2009-04-16 Ryoichi Kajiwara Semiconductor apparatus, manufacturing method of semiconductor apparatus, and joint material
DE102009017853A1 (de) 2008-04-30 2009-11-19 Infineon Technologies Ag Halbleitervorrichtung und Verfahren
DE102009008926A1 (de) 2009-02-13 2010-08-19 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer hochtemperatur- und temperaturwechselfesten Verbindung eines Baugruppen-Halbleiters und eines Halbleitersbausteins mit einem temperaturbeaufschalgenden Verfahren
DE102009022660B3 (de) 2009-05-26 2010-09-16 Semikron Elektronik Gmbh & Co. Kg Befestigung eines Bauelements an einem Substrat und/oder eines Anschlusselementes an dem Bauelement und/oder an dem Substrat durch Drucksinterung
DE102012207652A1 (de) 2012-05-08 2013-11-14 Robert Bosch Gmbh Zweistufiges Verfahren zum Fügen eines Halbleiters auf ein Substrat mit Verbindungsmaterial auf Silberbasis
DE102013226334A1 (de) 2013-12-18 2015-06-18 Robert Bosch Gmbh Schaltungsträger mit einem sinterverbundenenen Halbleiterbaustein

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5705467B2 (ja) * 2010-06-25 2015-04-22 新電元工業株式会社 半導体装置の接合方法、および、半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0764978A2 (de) 1995-09-11 1997-03-26 Siemens Aktiengesellschaft Verfahren zur Befestigung elektronischer Bauelemente auf einem Substrat durch Drucksintern
US20090096100A1 (en) 2007-10-10 2009-04-16 Ryoichi Kajiwara Semiconductor apparatus, manufacturing method of semiconductor apparatus, and joint material
DE102009017853A1 (de) 2008-04-30 2009-11-19 Infineon Technologies Ag Halbleitervorrichtung und Verfahren
DE102009008926A1 (de) 2009-02-13 2010-08-19 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer hochtemperatur- und temperaturwechselfesten Verbindung eines Baugruppen-Halbleiters und eines Halbleitersbausteins mit einem temperaturbeaufschalgenden Verfahren
DE102009022660B3 (de) 2009-05-26 2010-09-16 Semikron Elektronik Gmbh & Co. Kg Befestigung eines Bauelements an einem Substrat und/oder eines Anschlusselementes an dem Bauelement und/oder an dem Substrat durch Drucksinterung
DE102012207652A1 (de) 2012-05-08 2013-11-14 Robert Bosch Gmbh Zweistufiges Verfahren zum Fügen eines Halbleiters auf ein Substrat mit Verbindungsmaterial auf Silberbasis
DE102013226334A1 (de) 2013-12-18 2015-06-18 Robert Bosch Gmbh Schaltungsträger mit einem sinterverbundenenen Halbleiterbaustein

Also Published As

Publication number Publication date
DE102017113153A1 (de) 2018-12-20

Similar Documents

Publication Publication Date Title
DE102008025451B4 (de) Halbleiterbauelement und Verfahren zum Platzieren von Halbleiterbauelementen
DE102009018396B4 (de) Halbleiterbauelement und Herstellung des Halbleiterbauelements
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
EP2387477B1 (de) Verfahren zum herstellen einer sinterverbindung
DE102013104721A1 (de) System und Verfahren für einen verbesserten Anschluss mit geringem Mittenabstand
DE102012105840B4 (de) Verfahren zum Befestigen einer Metallfläche auf einen Träger und Verfahren zum Befestigen eines Chips auf einen Chipträger
DE102009017853B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102009039227B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102009034578A1 (de) Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
DE102016114463B4 (de) Die-befestigungsverfahren und halbleiterbauelemente, die auf der grundlage solcher verfahren hergestellt werden
DE102010038154A1 (de) Laminatelektronikbauteil und Verfahren zu seiner Herstellung
DE102010037439B4 (de) Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren
WO2006021191A1 (de) Halbleiterbauteil in flachleitertechnik mit einem halbleiterchip
DE102012222791A1 (de) Verfahren zur Kontaktierung eines Halbleiters und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen
DE102013216633A1 (de) Vorgesinterte Halbleiterchip-Struktur
DE102014101366B3 (de) Chip-Montage an über Chip hinausstehender Adhäsions- bzw. Dielektrikumsschicht auf Substrat
DE102009044863A1 (de) Halbleiter-Bauelement
DE102013108354A1 (de) Elektronikbauelement und Verfahren zum Herstellen eines Elektronikbauelements
DE102015109186A1 (de) Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung
DE102012104304B4 (de) Verfahren zum Herstellen von Halbleiterchips und Verfahren zum Herstellen eines Via in einem Halbleiter-Substrat
DE102009018541A1 (de) Kontaktierungsmittel und Verfahren zur Kontaktierung elektrischer Bauteile
DE102014100278A1 (de) Chipanordnung und verfahren zur herstellung einer chipanordnung
DE102010000402B4 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE102017113153B4 (de) Elektronisches Gerät mit Chip mit gesintertem Oberflächenmaterial
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative