JP5705467B2 - 半導体装置の接合方法、および、半導体装置 - Google Patents

半導体装置の接合方法、および、半導体装置 Download PDF

Info

Publication number
JP5705467B2
JP5705467B2 JP2010145462A JP2010145462A JP5705467B2 JP 5705467 B2 JP5705467 B2 JP 5705467B2 JP 2010145462 A JP2010145462 A JP 2010145462A JP 2010145462 A JP2010145462 A JP 2010145462A JP 5705467 B2 JP5705467 B2 JP 5705467B2
Authority
JP
Japan
Prior art keywords
metal
particles
material layer
particle paste
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010145462A
Other languages
English (en)
Other versions
JP2012009703A (ja
Inventor
林 良 松
林 良 松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2010145462A priority Critical patent/JP5705467B2/ja
Publication of JP2012009703A publication Critical patent/JP2012009703A/ja
Application granted granted Critical
Publication of JP5705467B2 publication Critical patent/JP5705467B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Conductive Materials (AREA)

Description

本発明は、半導体素子と基板とを接合する半導体装置の接合方法、および、半導体素子と基板とが接合された半導体装置に関する。
近年、半導体装置の製造技術分野において、金属粒子の量子サイズ効果による低温焼結現象および高い表面活性を利用した低温焼成型の導電性ペースト（以下、「金属粒子ペースト」と称する）が開発されている。
この金属粒子ペーストは、在来のはんだ接合の代替として半導体装置の部品間を接合するのに用いられている。
このような金属粒子ペーストを用いる従来の半導体装置の接合方法がある（例えば、特許文献１参照。）。ここで、図６ないし図９は、従来の半導体装置の接合方法の各工程の一例を示す図である。
上記従来の半導体装置の接合方法では、例えば、先ず、図６に示すように、金属粒子ペースト１０３を基板１０１の接合面１０１ａ上に配置（塗布）する。
次に、図７に示すように、棒状の金属コア１０４を基板１０１の接合面１０１ａの周囲に分散して金属粒子ペースト１０３の上面（塗布面）１０３ａに配置する。
次に、図８に示すように、上記の状態で、上方から半導体素子１０２を接合位置に合わせて重ね合わせ、加圧して金属粒子ペーストの上面（塗布面）１０３ａに金属コア１０４を押し込んで、基板１０１の接合面１０１ａと金属コア１０４とを当接させる。これにより、２つの部品（基板１０１／半導体素子１０２）間に金属コア１０４の厚み分の間隔が確保された組立体が形成される。
その後、図９に示すように、上記組立体を加熱して、金属粒子ペースト１０３を焼結させて、金属コア１０４の線径に対応する厚さで接合材料層（焼結パターン）１０３ｘを形成し、基板１０１と半導体素子１０２とを接合させる。このとき、金属コア１０４間の蒸散経路から金属粒子ペースト１０３の揮発性有機溶剤が蒸散して接合が促進される。
このように、上記従来の半導体装置の接合方法によれば、接合される部品間の所定の間隔、および、加熱加工時の揮発性有機溶剤の蒸発経路が確保される。
ところで、上記従来の半導体装置の接合方法では、例えば、半導体素子１０２と基板１０１を加熱して接合するとき、金属コア１０４の熱膨張率と接合材料層１０３ｘの熱膨張率との差により、接合材料層１０３ｘの剥離やクラックが発生し、導電特性の劣化等の原因になり得る。
すなわち、上記従来の半導体装置の接合方法では、接合の信頼性が低下する問題がある。
特開２００８−１０７０３号公報
そこで、本発明に係る実施形態では、熱膨張率の差による接合材料層の剥離やクラックの発生を抑制しつつ、発熱サイクル等に起因する熱応力を緩和して、接合材料層による接合の信頼性を向上することが可能な半導体装置の接合方法を提供する。
さらには、本発明に係る実施形態では、半導体素子と第１の接合材料層との接合性（導電性・熱伝導性）、および、基板と第２の接合材料層との接合性（導電性・熱伝導性）を向上することが可能な半導体装置を提供する。
本発明の一態様に係る実施例に従った半導体装置の接合方法は、
半導体素子と、導体パターンが形成された基板とを、金属粒子を含む金属粒子ペーストを用いて接合する半導体装置の接合方法であって、
前記半導体素子の第１面上に、第１の金属粒子を含む第１の金属粒子ペーストを配置する工程、および前記第１の金属粒子ペーストを焼結することにより、前記半導体素子の前記第１面上に第１の焼結パターンを形成する工程と、
前記基板の前記導体パターンが形成された第２面上に、第２の金属粒子を含む第２の金属粒子ペーストを配置する工程、および、前記第２の金属粒子ペーストを焼結することにより、前記基板の前記第２面上に前記第２の金属粒子ペーストを焼結させて第２の焼結パターンを形成する工程と、
前記第１の焼結パターン上または前記第２の焼結パターン上の何れか一方又は両方に第３の金属粒子を含む第３の金属粒子ペーストを配置する工程と、
前記第１の焼結パターンと前記第２の焼結パターンとの間に前記第３の金属粒子ペーストが介在するように、前記半導体素子の前記第１面と前記基板の前記第２面とを対向させた状態で、加熱することにより、前記半導体素子の前記第１面と前記基板の前記第２面との間を接合する工程と、を備える
ことを特徴とする半導体装置の接合方法。
また、前記半導体装置の接合方法において、
前記金属粒子は、金属ナノ粒子からなってもよい。
また、前記半導体装置の接合方法において、前記金属粒子は、金属サブミクロン粒子からなってもよい。
また、前記半導体装置の接合方法において、前記金属粒子は、金属ナノ粒子および金属サブミクロン粒子からなってもよい。
また、前記半導体装置の接合方法において、
前記第１の金属粒子ペーストにおける第１の金属ナノ粒子の質量含有率、および前記第２の金属粒子ペーストにおける第２の金属ナノ粒子の質量含有率は、第３の金属粒子ペーストにおける第３の金属ナノ粒子の質量含有率以上でもよい。
また、前記半導体装置の接合方法において、
前記第１の金属粒子ペーストにおける第１の金属サブミクロン粒子の質量含有率、および前記第２の金属粒子ペーストにおける第２の金属サブミクロン粒子の質量含有率は、前記第３の金属粒子ペーストにおける第３の金属サブミクロン粒子の質量含有率以下でもよい。
また、前記半導体装置の接合方法において、
前記第１の焼結パターン上または前記第２の焼結パターン上の何れか一方又は両方に、塗布により、前記第３の金属粒子ペーストを配置してもよい。
また、前記半導体装置の接合方法において、
前記第１ないし前記第３の金属粒子は、Ａｇ粒子、Ｃｕ粒子、または、Ａｕ粒子の何れかでもよい。
また、前記半導体装置の接合方法において、
前記第１ないし前記第３の金属粒子ペーストは、揮発性有機溶剤を含んでもよい。
また、前記半導体装置の接合方法において、
前記半導体素子の前記第１面に、塗布により前記第１の金属粒子ペーストを配置し、
前記基板の前記第２面に、塗布により前記第２の金属粒子ペーストを配置する
ことを特徴とする請求項１ないし９のいずれか一項に記載の半導体装置の接合方法。
また、前記半導体装置の接合方法において、
前記第１の金属粒子ペーストにおける第１の金属ナノ粒子の質量含有率、前記第２の金属粒子ペーストにおける第２の金属ナノ粒子の質量含有率、および、前記第３の金属粒子ペーストにおける第３の金属ナノ粒子の質量含有率は、等しくてもよい。
また、前記半導体装置の接合方法において、
前記第１の金属粒子ペーストにおける第１の金属サブミクロン粒子の質量含有率、前記第２の金属粒子ペーストにおける第２の金属サブミクロン粒子の質量含有率、および、前記第３の金属粒子ペーストにおける第３の金属サブミクロン粒子の質量含有率は、等しくてもよい。
また、前記半導体装置の接合方法において、
前記塗布は、印刷法により実行されてもよい。
また、前記半導体装置の接合方法において、
前記第１の焼結パターンの膜厚は、前記第２の焼結パターンの膜厚よりも大きい、または、前記第２の焼結パターンの膜厚よりも小さくてもよい。
また、前記半導体装置の接合方法において、
前記第１の焼結パターンの膜厚は、前記第２の焼結パターンの膜厚と等しくてもよい。
本発明の一の態様に係る実施例に従った半導体装置は、
半導体素子と、
上面に導体パターンが形成された基板と、
前記半導体素子の下面に設けられ、焼結した第１の金属粒子を含む第１の接合材料層と、
前記基板の前記上面に設けられ、焼結した第２の金属粒子を含む第２の接合材料層と、
前記第１の接合材料層と前記第２の接合材料層との間に設けられ、焼結した第３の金属粒子を含む第３の接合材料層と、を備え、
前記第１ないし第３の金属粒子は、金属ナノ粒子および金属サブミクロン粒子からなり、
前記半導体素子と前記基板とが前記第１ないし前記第３の接合材料層により接合され、
前記第１の接合材料層における第１の金属ナノ粒子の質量含有率、および前記第２の接合材料層における第２の金属ナノ粒子の質量含有率は、前記第３の接合材料層における第３の金属ナノ粒子の質量含有率以上でもよい。
また、前記半導体装置において、
前記第１ないし前記第３の金属粒子は、Ａｇ粒子、Ｃｕ粒子、または、Ａｕ粒子の何れかでもよい。
また、前記半導体装置において、
前記第１の接合材料層の膜厚は、前記第２の接合材料層の膜厚よりも大きい、または、前記第２の焼結パターンの膜厚よりも小さくてもよい。
また、前記半導体装置において、
前記第１の接合材料層の膜厚は、前記第２の接合材料層の膜厚と等しくてもよい。
本発明の一態様に係る半導体装置の接合方法によれば、２段階の焼成により、半導体素子および基板上に第１、第２の焼結パターンを形成し、その後、第３の焼結パターンを形成するので、熱応力を緩和するような膜厚まで接合材料層（焼結パターン）を厚膜化することができる。
さらに、既述の従来技術のような金属コア等のスペーサを用いないため、該金属コアの熱膨張率と接合材料層の熱膨張率との差による、接合材料層の剥離やクラックは発生しない。
すなわち、熱膨張率の差による接合材料層の剥離やクラックの発生を抑制しつつ、発熱サイクル等に起因する熱応力を緩和して、接合材料層による接合の信頼性を向上することができる。
また、本発明の一態様に係る半導体装置によれば、特に、第１、第２の接合材料層における第１、第２の金属ナノ粒子の質量含有率を、第３の接合材料層における第３の金属ナノ粒子の質量含有率以上に設定する。
これにより、第１、第２の接合材料層において接合が形成され易くなり、半導体素子と第１の接合材料層との接合性（導電性・熱伝導性）、および、基板と第２の接合材料層との接合性（導電性・熱伝導性）を向上することができる。
図１は、本発明の一態様である実施例１に係る半導体装置の接合方法の工程の一例を示す図である。 図２は、図１に続く、本発明の一態様である実施例１に係る半導体装置の接合方法の工程の一例を示す図である。 図３は、図２に続く、本発明の一態様である実施例１に係る半導体装置の接合方法の工程の一例を示す図である。 図４は、図３に続く、本発明の一態様である実施例１に係る半導体装置の接合方法の工程の一例を示す図である。 図５は、図２に続く、本発明の一態様である実施例２に係る半導体装置の接合方法の工程の一例を示す図である。 図６は、従来の半導体装置の接合方法の各工程の一例を示す図である。 図７は、図６に続く、従来の半導体装置の接合方法の各工程の一例を示す図である。 図８は、図７に続く、従来の半導体装置の接合方法の各工程の一例を示す図である。 図９は、図８に続く、従来の半導体装置の接合方法の各工程の一例を示す図である。
以下、本発明に係る各実施例について図面に基づいて説明する。
実施例１では、半導体素子と、導体パターンが形成された基板とを、金属粒子ペーストを用いて接合する半導体装置の接合方法の一例について説明する。
ここで、既述のように、金属粒子ペーストは、金属粒子の量子サイズ効果による低温焼結現象および高い表面活性を利用した低温焼成型の導電性ペーストである。
なお、本実施例１においては、金属粒子ペーストは、金属粒子と、有機分散材と、分散補足材と、揮発性有機溶剤と、を含んでいる。金属粒子には、金属ナノ粒子（例えば、１０μｍ以下の直径（粒子径）を有する）と該金属ナノ粒子よりも直径（粒子径）が大きい金属サブミクロン粒子とが含まれている。有機分散材は、金属ナノ粒子が常温で凝集するのを抑制して該金属ナノ粒子を独立分散状態に保持する。分散材補足材は、加熱により該有機分散材と反応して該金属ナノ粒子を裸にする。揮発性有機溶剤は、該分散材と該分散材補足材との反応物質を補足してガス化する。
図１ないし図４は、本発明の一態様である実施例１に係る半導体装置の接合方法の各工程の一例を示す図である。なお、図１、図２においては、基板１と半導体素子２に対してそれぞれ別々に処理が実行されるが、説明のため、基板１と半導体素子２とを１つの図に示している。
先ず、図１に示すように、半導体素子２の第１面２ａ上に、例えば、印刷法等により実行される塗布により、第１の金属粒子を含む第１の金属粒子ペースト４を配置する。さらに、基板１の導体パターンが形成された第２面１ａ上に、例えば、印刷法等により実行される塗布により、第２の金属粒子を含む第２の金属粒子ペースト３を配置する。
また、基板１は、例えば、シリコン基板、セラミック基板、リードフレーム等の基板である。
また、半導体素子２は、例えば、ダイオード、キャパシタ、コイル、抵抗等の素子、または、集積回路を搭載した半導体チップを含む。
また、第１ないし第３の金属粒子は、量子サイズ効果により、バルク状の金属よりも、融点が低くなる性質を有する。第１ないし第３の金属粒子は、例えば、Ａｇ粒子、Ｃｕ粒子、または、Ａｕ粒子等の低温焼結し易い金属粒子である。また、この第１ないし第３の金属粒子は、それぞれ同じ又は異なる組成を有する金属粒子であってもよい。
次に、図２に示すように、加熱処理（焼成）して第１の金属粒子ペースト４を焼結することにより、半導体素子２の第１面上２ｘに第１の焼結パターン（第１の接合材料層）４ｘを形成する。さらに、加熱処理（焼成）して第２の金属粒子ペースト３を焼結することにより、基板１の第２面１ａ上に第２の金属粒子ペースト３を焼結させて第２の焼結パターン３ｘを形成する。
本実施例１においては、既述のように、一例として、第１の金属粒子ペースト４および第２の金属粒子ペースト３をそれぞれ配置した後（図１）、焼成により第１の焼結パターン４ｘおよび第２の焼結パターン３ｘをそれぞれ形成（図２）する場合について例示している。
次に、図３に示すように、第２の焼結パターン３ｘ上（第２の焼結パターン３ｘの上面３ｘａ）に、例えば、印刷法等により実行される塗布により、第３の金属粒子を含む第３の金属粒子ペースト５を配置する。そして、第１の焼結パターン４ｘと第２の焼結パターンと３ｘの間に第３の金属粒子ペースト５が介在するように、半導体素子２の第１面２ａと基板１の第２面１ａとを対向させた状態にする。
次に、図４に示すように、第１の焼結パターン４ｘと第２の焼結パターンと３ｘの間に第３の金属粒子ペースト５が介在するように、半導体素子２の第１面２ａと基板１の第２面１ａとを対向させた状態で、加熱処理（焼成）する。
これにより、第３の金属粒子ペースト５が焼結され、第１の焼結パターン４ｘと第２の焼結パターンと３ｘの間に、第３の焼結パターン（第３の接合材料層）５ｘが形成される。すなわち、半導体素子２の第１面２ａと基板1の第２面１ａとの間が、第１ないし第３の焼結パターン（第１ないし第３の接合材料層）４ｘ、３ｘ、５ｘにより、接合される。
さらに、上記加熱処理の際に、基板１の第２面１ａに垂直な方向に、第１ないし第３の焼結パターン（第１ないし第３の接合材料層）４ｘ、３ｘ、５ｘに圧力が印加されるようにしてもよい。これにより、第１ないし第３の焼結パターンの接合性（導電性・熱伝導性）をさらに向上することができる。
ここで、一般的に、金属ナノ粒子よりも直径（粒子径）が大きい金属サブミクロン粒子は、金属ナノ粒子と比較して、融点が高い。すなわち、金属粒子ペーストにおける金属ナノ粒子の質量含有率が高く、金属サブミクロン粒子の質量含有率が低いほど、焼結が進行し易いと考えられる。
そこで、本実施例１では、例えば、第１の金属粒子ペースト４における第１の金属ナノ粒子の質量含有率、および第２の金属粒子ペースト３における第２の金属ナノ粒子の質量含有率は、第３の金属粒子ペースト５における第３の金属ナノ粒子の質量含有率以上に設定される。
したがって、これにより、第１、第２の焼結パターン４ｘ、３ｘにおいて接合が形成され易くなり、半導体素子２と第１の焼結パターン４ｘとの接合性（導電性・熱伝導性）、および、基板１と第２の焼結パターン３ｘとの接合性（導電性・熱伝導性）を向上することができる。
上記の場合、例えば、第１の金属粒子ペースト４における第１の金属サブミクロン粒子の質量含有率、および第２の金属粒子ペースト３における第２の金属サブミクロン粒子の質量含有率は、第３の金属粒子ペースト５における第３の金属サブミクロン粒子の質量含有率以下に設定される。
一方、半導体装置１００に要求される設計条件等に応じて、第１の金属粒子ペースト４における第１の金属ナノ粒子の質量含有率、第２の金属粒子ペースト３における第２の金属ナノ粒子の質量含有率、および、第３の金属粒子ペースト５における第３の金属ナノ粒子の質量含有率は、等しく設定されていてもよい。
上記の場合、例えば、第１の金属粒子ペースト４における第１の金属サブミクロン粒子の質量含有率、第２の金属粒子ペースト３における第２の金属サブミクロン粒子の質量含有率、および、第３の金属粒子ペースト５における第３の金属サブミクロン粒子の質量含有率は、等しく設定される。
また、例えば、第１の焼結パターン４ｘの膜厚は、第２の焼結パターン３ｘの膜厚と等しく設定されている。
以上のように、実施例１の半導体装置の接合方法によれば、２段階の焼成により、半導体素子２および基板１上に第１、第２の焼結パターン４ｘ、３ｘを形成し、その後、第３の焼結パターン５ｘを形成するので、熱応力を緩和するような膜厚まで接合材料層を厚膜化することができる。
さらに、実施例１の半導体装置の接合方法では、既述の従来技術のような金属コア等のスペーサを用いないため、該金属コアの熱膨張率と接合材料層の熱膨張率との差による、接合材料層の剥離やクラックは発生しない。
さらに、実施例１の半導体装置の接合方法では、金属粒子ペーストの揮発性有機溶剤の蒸散経路を既述の従来の半導体装置の接合方法よりも大きく確保することができ、接合材料層の剥離やクラックの発生をさらに抑制することができる。
すなわち、実施例１の半導体装置の接合方法では、熱膨張率の差による接合材料層の剥離やクラックの発生を抑制しつつ、発熱サイクル等に起因する熱応力を緩和して、接合材料層による接合の信頼性を向上することができる。
ここで、以上の実施例１の半導体装置の接合方法により製造された半導体装置１００は、図４に示すように、半導体素子２と、第２面（上面）１ａに導体パターンが形成された基板１と、半導体素子２の第１面（下面）２ａに設けられ、焼結した第１の金属粒子を含む第１の接合材料層４ｘと、基板１の第２面（上面）１ａに設けられ、焼結した第２の金属粒子を含む第２の接合材料層３ｘと、第１の接合材料層４ｘと第２の接合材料層３ｘとの間に設けられ、焼結した第３の金属粒子を含む第３の接合材料層５ｘと、を備える。
そして、半導体装置１００は、半導体素子２と基板１とが、第１ないし第３の接合材料層３ｘ〜５ｘにより接合されている。
また、半導体装置１００は、既述のように、例えば、第１の接合材料層４ｘにおける第１の金属ナノ粒子の質量含有率、および第２の接合材料層３ｘにおける第２の金属ナノ粒子の質量含有率は、第３の接合材料層５ｘにおける第３の金属ナノ粒子の質量含有率以上に設定されている。
これにより、第１、第２の接合材料層（第１、第２の焼結パターン）４ｘ、３ｘにおいて接合が形成され易くなり、半導体素子２と第１の接合材料層４ｘとの接合性（導電性・熱伝導性）、および、基板１と第２の接合材料層３ｘとの接合性（導電性・熱伝導性）を向上することができる。
以上のように、本実施例に係る半導体装置の接合方法によれば、熱膨張率の差による接合材料層（焼結パターン）の剥離やクラックの発生を抑制しつつ、発熱サイクル等に起因する熱応力を緩和して、接合材料層（焼結パターン）による接合の信頼性を向上することができる。
既述の実施例１においては、基板に形成された第１の焼結パターン上に、第３の金属粒子を含む第３の金属粒子ペーストを配置する場合について説明した。
しかし、半導体素子に形成された第２の焼結パターン上に第３の金属粒子を含む第３の金属粒子ペーストを配置しても、同様に、基板と半導体素子とを接合する接合材料層の膜厚を大きくすることが可能である。
そこで、本実施例２においては、半導体素子に形成された第２の焼結パターン上に第３の金属粒子を含む第３の金属粒子ペーストを配置する場合について説明する。
図５は、本発明の一態様である実施例２に係る半導体装置の接合方法の工程の一例を示す図である。なお、図５において、図３の符号と同じ符号は、実施例１と同様の構成を示す。また、実施例１の図１、図２に示す工程の後に、図５に示す工程が実施されるものとする。すなわち、実施例２に係る半導体装置の接合方法は、図５に示す工程以外の工程は、実施例１と同様である。
実施例１の図１、図２に示す工程の後、図５に示すように、第１の焼結パターン４ｘ上（第１の焼結パターン４ｘの下面４ｘａ）に、例えば、印刷法等により実行される塗布により、第３の金属粒子を含む第３の金属粒子ペースト５を配置する。そして、第１の焼結パターン４ｘと第２の焼結パターンと３ｘの間に第３の金属粒子ペースト５が介在するように、半導体素子２の第１面２ａと基板１の第２面１ａとを対向させた状態にする。
以降の工程は、実施例１と同様に図４に示すように、第１の焼結パターン４ｘと第２の焼結パターンと３ｘの間に第３の金属粒子ペースト５が介在するように、半導体素子２の第１面２ａと基板１の第２面１ａとを対向させた状態で、加熱処理（焼成）する。
以上のように、実施例２の半導体装置の接合方法によれば、実施例１と同様に、２段階の焼成により、半導体素子２および基板１上に第１、第２の焼結パターン４ｘ、３ｘを形成し、その後、第３の焼結パターン５ｘを形成するので、熱応力を緩和するような膜厚まで接合材料層を厚膜化することができる。
さらに、実施例２の半導体装置の接合方法では、実施例１と同様に、既述の従来技術のような金属コア等のスペーサを用いないため、該金属コアの熱膨張率と接合材料層の熱膨張率との差による、接合材料層の剥離やクラックは発生しない。さらに、実施例１の半導体装置の接合方法では、金属粒子ペーストの揮発性有機溶剤の蒸散経路を既述の従来の半導体装置の接合方法よりも大きく確保することができ、接合材料層の剥離やクラックの発生を抑制することができる。
すなわち、実施例２の半導体装置の接合方法は、実施例１と同様に、熱膨張率の差による接合材料層（焼結パターン）の剥離やクラックの発生を抑制しつつ、発熱サイクル等に起因する熱応力を緩和して、接合材料層（焼結パターン）による接合の信頼性を向上することができる。
なお、各実施例においては、金属粒子が、金属ナノ粒子と金属サブミクロン粒子とからなる場合について説明した。しかし、金属粒子が金属ナノ粒子からなる場合や金属サブミクロン粒子からなる場合も、同様に本発明を適用することができる。
また、各実施例においては、第１の焼結パターン上または第２の焼結パターン上の何れか一方に第３の金属粒子を含む第３の金属粒子ペーストを配置する場合について説明した。しかし、第１の焼結パターン上および第２の焼結パターン上の両方に第３の金属粒子を含む第３の金属粒子ペーストを配置するようにしても、本発明の作用効果を奏することができる。
また、各実施例においては、第１の焼結パターン４ｘの膜厚は、第２の焼結パターン３ｘの膜厚と等しく設定されている場合について説明した。しかし、半導体装置１００に要求される設計条件等に応じて、第１の焼結パターン４ｘの膜厚は、第２の焼結パターン３ｘの膜厚よりも大きく設定され、または、第２の焼結パターン３ｘの膜厚よりも小さく設定されてもよい。
また、実施例１の図１に示す工程において、第１、第２の金属粒子ペースト４、３の配置の順序はどちらが先でも、また、同時でもよい。
また、実施例１の図２に示す工程において、第１、第２の焼結パターン４ｘ、３ｘの焼結の順序は、どちらが先でも、また、同時でもよい。
さらに、実施例１においては、既述のように、一例として、第１の金属粒子ペースト４および第２の金属粒子ペースト３をそれぞれ配置した後（図１）、焼成により第１の焼結パターン４ｘおよび第２の焼結パターン３ｘをそれぞれ形成（図２）する場合について説明した。しかし、必要に応じて、第１の金属粒子ペースト４を配置し、焼成により第１の焼結パターン４ｘを形成する工程と、第２の金属粒子ペースト３を配置し、焼成により第２の焼結パターン３ｘを形成する工程と、を別々に独立して実施するようにしてもよい。
１ 基板
１ａ 第２面
２ 半導体素子
２ａ 第１面
３ 第２の金属粒子ペースト
３ｘ 第２の焼結パターン（第２の接合材料層）
３ｘａ 上面
４ 第１の金属粒子ペースト
４ｘ 第１の焼結パターン（第１の接合材料層）
４ｘａ 下面
５ 第３の金属粒子ペースト
５ｘ 第３の焼結パターン（第３の接合材料層）
１００ 半導体装置
１０１ 基板
１０１ａ 接合面
１０２ 半導体素子
１０３ 金属粒子ペースト
１０３ａ 上面（塗布面）
１０３ｘ 接合材料層（焼結パターン）
１０４ 金属コア

Claims (12)

  1. 半導体素子と、導体パターンが形成された基板とを、金属粒子を含む金属粒子ペーストを用いて接合する半導体装置の接合方法であって、
    前記半導体素子の第１面上に、第１の金属粒子を含む第１の金属粒子ペーストを配置する工程、および前記第１の金属粒子ペーストを焼結することにより、前記半導体素子の前記第１面上に第１の焼結パターンを形成する工程と、
    前記基板の前記導体パターンが形成された第２面上に、第２の金属粒子を含む第２の金属粒子ペーストを配置する工程、および、前記第２の金属粒子ペーストを焼結することにより、前記基板の前記第２面上に前記第２の金属粒子ペーストを焼結させて第２の焼結パターンを形成する工程と、
    前記第１の焼結パターン上または前記第２の焼結パターン上の何れか一方又は両方に第３の金属粒子を含む第３の金属粒子ペーストを配置する工程と、
    前記第１の焼結パターンと前記第２の焼結パターンとの間に前記第３の金属粒子ペーストが介在するように、前記半導体素子の前記第１面と前記基板の前記第２面とを対向させた状態で、加熱することにより、前記半導体素子の前記第１面と前記基板の前記第２面との間を接合する工程と、を備え、
    前記金属粒子は、金属ナノ粒子および前記金属ナノ粒子よりも粒子径が大きい金属サブミクロン粒子からなり、
    前記第１の金属粒子ペーストにおける第１の金属ナノ粒子の質量含有率、および前記第２の金属粒子ペーストにおける第２の金属ナノ粒子の質量含有率は、第３の金属粒子ペーストにおける第３の金属ナノ粒子の質量含有率以上であり、
    前記第１の金属粒子ペーストにおける第１の金属サブミクロン粒子の質量含有率、および前記第２の金属粒子ペーストにおける第２の金属サブミクロン粒子の質量含有率は、前記第３の金属粒子ペーストにおける第３の金属サブミクロン粒子の質量含有率以下である
    ことを特徴とする半導体装置の接合方法。
  2. 前記第１の焼結パターン上または前記第２の焼結パターン上の何れか一方又は両方に、塗布により、前記第３の金属粒子ペーストを配置する
    ことを特徴とする請求項１に記載の半導体装置の接合方法。
  3. 前記第１ないし前記第３の金属粒子は、Ａｇ粒子、Ｃｕ粒子、または、Ａｕ粒子の何れかである
    ことを特徴とする請求項１または２に記載の半導体装置の接合方法。
  4. 前記第１ないし前記第３の金属粒子ペーストは、揮発性有機溶剤を含む
    ことを特徴とする請求項１ないし３のいずれか一項に記載の半導体装置の接合方法。
  5. 前記半導体素子の前記第１面に、塗布により前記第１の金属粒子ペーストを配置し、
    前記基板の前記第２面に、塗布により前記第２の金属粒子ペーストを配置する
    ことを特徴とする請求項１ないし４のいずれか一項に記載の半導体装置の接合方法。
  6. 前記塗布は、印刷法により実行されることを特徴とする請求項２または５に記載の半導体装置の接合方法。
  7. 前記第１の焼結パターンの膜厚は、前記第２の焼結パターンの膜厚よりも大きい、または、前記第２の焼結パターンの膜厚よりも小さい
    ことを特徴とする請求項１ないし６のいずれか一項に記載の半導体装置の接合方法。
  8. 前記第１の焼結パターンの膜厚は、前記第２の焼結パターンの膜厚と等しい
    ことを特徴とする請求項１ないし６のいずれか一項に記載の半導体装置の接合方法。
  9. 半導体素子と、
    上面に導体パターンが形成された基板と、
    前記半導体素子の下面に設けられ、焼結した第１の金属粒子を含む第１の接合材料層と、
    前記基板の前記上面に設けられ、焼結した第２の金属粒子を含む第２の接合材料層と、
    前記第１の接合材料層と前記第２の接合材料層との間に設けられ、焼結した第３の金属粒子を含む第３の接合材料層と、を備え、
    前記第１ないし第３の金属粒子は、金属ナノ粒子および前記金属ナノ粒子よりも粒子径が大きい金属サブミクロン粒子からなり、
    前記半導体素子と前記基板とが前記第１ないし前記第３の接合材料層により接合され、前記第１の接合材料層における第１の金属ナノ粒子の質量含有率、および前記第２の接合材料層における第２の金属ナノ粒子の質量含有率は、前記第３の接合材料層における第３の金属ナノ粒子の質量含有率以上であり、
    前記第１の接合材料層における第１の金属サブミクロン粒子の質量含有率、および前記第２の接合材料層における第２の金属サブミクロン粒子の質量含有率は、前記第３の接合材料層における第３の金属サブミクロン粒子の質量含有率以下である
    ことを特徴とする半導体装置。
  10. 前記第１ないし前記第３の金属粒子は、Ａｇ粒子、Ｃｕ粒子、または、Ａｕ粒子の何れかである
    ことを特徴とする請求項９に記載の半導体装置。
  11. 前記第１の接合材料層の膜厚は、前記第２の接合材料層の膜厚よりも大きい、または、前記第２の焼結パターンの膜厚よりも小さい
    ことを特徴とする請求項９または１０に記載の半導体装置。
  12. 前記第１の接合材料層の膜厚は、前記第２の接合材料層の膜厚と等しい
    ことを特徴とする請求項９または１０に記載の半導体装置。
JP2010145462A 2010-06-25 2010-06-25 半導体装置の接合方法、および、半導体装置 Active JP5705467B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010145462A JP5705467B2 (ja) 2010-06-25 2010-06-25 半導体装置の接合方法、および、半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010145462A JP5705467B2 (ja) 2010-06-25 2010-06-25 半導体装置の接合方法、および、半導体装置

Publications (2)

Publication Number Publication Date
JP2012009703A JP2012009703A (ja) 2012-01-12
JP5705467B2 true JP5705467B2 (ja) 2015-04-22

Family

ID=45539898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010145462A Active JP5705467B2 (ja) 2010-06-25 2010-06-25 半導体装置の接合方法、および、半導体装置

Country Status (1)

Country Link
JP (1) JP5705467B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012207652A1 (de) * 2012-05-08 2013-11-14 Robert Bosch Gmbh Zweistufiges Verfahren zum Fügen eines Halbleiters auf ein Substrat mit Verbindungsmaterial auf Silberbasis
JP2014043382A (ja) * 2012-08-27 2014-03-13 Toyota Central R&D Labs Inc 半導体装置とその製造方法
JP6384894B2 (ja) * 2013-11-11 2018-09-05 新日鐵住金株式会社 金属ナノ粒子を用いた金属接合構造及び金属接合方法並びに金属接合材料
EP3069811A4 (en) * 2013-11-11 2017-11-29 Nippon Steel & Sumitomo Metal Corporation Metal bonding structure, metal bonding method, and metal bonding material using metal nanoparticles
EP3279930A1 (en) 2015-03-31 2018-02-07 Shindengen Electric Manufacturing Co., Ltd. Bonding device, bonding method, and pressurization unit
US9956643B2 (en) 2015-03-31 2018-05-01 Shindengen Electric Manufacturing Co., Ltd. Pressure applying unit
JP6190895B2 (ja) 2015-03-31 2017-08-30 新電元工業株式会社 伝達部材及び加圧ユニット
WO2016157460A1 (ja) 2015-03-31 2016-10-06 新電元工業株式会社 接合体の製造方法
DE102017113153B4 (de) * 2017-06-14 2022-06-15 Infineon Technologies Ag Elektronisches Gerät mit Chip mit gesintertem Oberflächenmaterial
WO2020196299A1 (ja) 2019-03-22 2020-10-01 ハリマ化成株式会社 金属ペースト、接合方法及び接合体の製造方法
CN111029307A (zh) * 2019-12-31 2020-04-17 广东芯聚能半导体有限公司 电路器件壳体、晶体管件、功率模块及散热底板
CN111106023A (zh) * 2019-12-31 2020-05-05 广东芯聚能半导体有限公司 芯片表面连接方法、系统及功率模块系统
WO2022102660A1 (ja) 2020-11-12 2022-05-19 パナソニックＩｐマネジメント株式会社 複合体の製造方法及び半導体装置の製造方法
DE112022000219T5 (de) 2021-07-16 2023-08-17 Fuji Electric Co., Ltd. Halbleitervorrichtung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5012239B2 (ja) * 2007-06-13 2012-08-29 株式会社デンソー 接合方法及び接合体

Also Published As

Publication number Publication date
JP2012009703A (ja) 2012-01-12

Similar Documents

Publication Publication Date Title
JP5705467B2 (ja) 半導体装置の接合方法、および、半導体装置
JP6061248B2 (ja) 接合方法及び半導体モジュールの製造方法
JP5762632B2 (ja) 構造化された焼結結合層の製造方法及び構造化された焼結結合層を備えている半導体素子
TWI644367B (zh) 一種具熱界面的裝置及製造方法
JP2012099779A (ja) 焼成接合を用いたパワーモジュール及びその製造方法
JPWO2007122925A1 (ja) 電子部品、それを用いた電子部品装置およびその製造方法
JP5535448B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
JP6029222B1 (ja) 金属粒子、ペースト、成形体、及び、積層体
JP2011249361A (ja) 半導体装置とその製造方法
JP2008010703A (ja) 半導体装置の部品間接合方法
JP4501533B2 (ja) 半導体装置の製造方法
JP2009164208A (ja) 半導体装置および半導体装置の製造方法
WO2017187998A1 (ja) 半導体装置
JP2006228804A (ja) 半導体モジュール用セラミックス回路基板及びその製造方法
JP6399906B2 (ja) パワーモジュール
JP5252024B2 (ja) 半導体装置
TWI508258B (zh) 半導體封裝件及其製法
JP2008283183A (ja) 金属接触層を有するパワー半導体基板並びにそのための製造方法
JP5560713B2 (ja) 電子部品の実装方法等
JP2008166666A (ja) セラミック電子部品
JP2011249599A (ja) 半導体実装基板およびそれを用いた実装構造体
JP5140961B2 (ja) 半導体素子及びその製造方法、並びに半導体装置及びその製造方法
TWI575683B (zh) 晶片封裝結構與其製作方法
JP6383208B2 (ja) 半導体装置の製造方法、接合材および接合材の形成方法
JP2018193604A (ja) 接合構造及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140326

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141121

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150225

R150 Certificate of patent or registration of utility model

Ref document number: 5705467

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150