TWI575683B - 晶片封裝結構與其製作方法 - Google Patents

晶片封裝結構與其製作方法 Download PDF

Info

Publication number
TWI575683B
TWI575683B TW104138192A TW104138192A TWI575683B TW I575683 B TWI575683 B TW I575683B TW 104138192 A TW104138192 A TW 104138192A TW 104138192 A TW104138192 A TW 104138192A TW I575683 B TWI575683 B TW I575683B
Authority
TW
Taiwan
Prior art keywords
passive component
wafer
electrodes
passive
bumps
Prior art date
Application number
TW104138192A
Other languages
English (en)
Other versions
TW201719830A (zh
Inventor
盧東寶
徐子涵
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW104138192A priority Critical patent/TWI575683B/zh
Priority to CN201610098276.7A priority patent/CN106783772B/zh
Priority to US15/091,585 priority patent/US9620445B1/en
Application granted granted Critical
Publication of TWI575683B publication Critical patent/TWI575683B/zh
Publication of TW201719830A publication Critical patent/TW201719830A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout

Description

晶片封裝結構與其製作方法
本發明是有關於一種封裝結構與其製作方法，且特別是有關於一種晶片封裝結構與其製作方法。
近年來，隨著電子產品的需求朝向高功能化、訊號傳輸高速化及電路元件高密度化，半導體相關產業也日漸發展。以半導體晶片為例，半導體晶片經製成後，需與導電結構共同形成晶片封裝結構，方能發揮電路功能，而應用於電子產品中。另外，晶片封裝結構亦可搭配被動元件增加其操作效能。
一般來說，在晶片封裝結構中，晶片與承載器（例如線路基材）可利用打線、凸塊接合、引腳接合等方式達成電性連接的目的。上述電性連接方式（例如凸塊）可製作於晶片的表面上，而後在晶片配置於承載器上時進一步連接至承載器上的對應接點。類似地，晶片封裝結構所需被動元件亦透過適用方式（例如銲接）而另外配置在承載器上。如此，不僅增加了承載器之使用面積，不利於電子產品體積精簡化，相對的亦增加整體成本。
本發明提供一種晶片封裝結構與其製作方法，其透過改變被動元件的配置方式而具有良好的操作效能。
本發明的晶片封裝結構包括一晶片、一線路層、一被動元件材料以及一基材。線路層配置於晶片的一表面上，其中線路層包括多個凸塊與多個被動元件電極，凸塊與被動元件電極具有相同材質，且具有相同厚度，而被動元件電極電性連接至部分凸塊。被動元件材料配置於被動元件電極之間，使被動元件電極與被動元件材料構成一被動元件，而被動元件位於晶片的表面上。晶片配置於基材上，並以表面面對基材，使晶片與被動元件藉由凸塊電性連接至基材，且被動元件與凸塊位於晶片與基材之間。
本發明的晶片封裝結構的製作方法包括下列步驟：形成一線路層於一晶片的一表面上，其中線路層包括多個凸塊與多個被動元件電極，凸塊與被動元件電極具有相同材質，且具有相同厚度，而被動元件電極電性連接至部分凸塊。塗佈一被動元件材料於被動元件電極之間，使被動元件電極與被動元件材料構成一被動元件，而被動元件位於晶片的表面上。將晶片配置於一基材上，並以表面面對基材，使晶片與被動元件藉由凸塊電性連接至基材，且被動元件與凸塊位於晶片與基材之間。
在本發明的一實施例中，上述的晶片的表面具有一主動區與位於主動區外圍的一周邊區。凸塊配置於周邊區，被動元件電極連接至部分凸塊，並從周邊區延伸至主動區內，使由被動元件電極與被動元件材料構成的被動元件位於主動區內。
在本發明的一實施例中，上述的晶片封裝結構更包括一底金屬層，配置於晶片的表面與線路層間，且底金屬層的輪廓對應於凸塊與被動元件電極的輪廓。
在本發明的一實施例中，上述的被動元件電極包括彼此對向設置的兩條狀電極，而被動元件材料配置於條狀電極之間。
在本發明的一實施例中，上述的被動元件電極包括彼此交錯排列的兩梳狀電極，而被動元件材料配置於梳狀電極之間。
在本發明的一實施例中，上述的被動元件包括一電容元件、一電阻元件或一電感元件。
在本發明的一實施例中，上述的被動元件材料包括介電陶瓷材料、電阻膏或電感膏。
在本發明的一實施例中，上述的電容元件的電容值為奈米法拉（nanofarad，nF）等級。
在本發明的一實施例中，上述的線路層的材質包括金、銀、銅或含有前述材質的合金。
在本發明的一實施例中，上述的線路層的厚度介於10微米（micrometer，μm）至15微米之間。
在本發明的一實施例中，上述的線路層的凸塊與被動元件電極的形成於同一步驟中完成。
在本發明的一實施例中，上述的晶片封裝結構的製作方法更包括下列步驟：形成一底金屬層於晶片的表面與線路層間，且底金屬層的輪廓對應於凸塊與被動元件電極的輪廓。
在本發明的一實施例中，上述的晶片封裝結構的製作方法更包括下列步驟：低溫燒結塗佈於被動元件電極之間的被動元件材料。
基於上述，在本發明的晶片封裝結構與其製作方法中，具有相同材質與相同厚度的多個凸塊與多個被動元件電極（為同一線路層的不同局部）配置於晶片的表面上，而被動元件材料配置於被動元件電極之間，從而在晶片的表面上構成被動元件，而後晶片配置於基材上，使晶片與被動元件藉由凸塊電性連接至基材。藉此，本發明的晶片封裝結構與其製作方法透過改變被動元件的配置方式而具有良好的操作效能。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是本發明的一實施例的晶片封裝結構的側視示意圖。請參考圖1，在本實施例中，晶片封裝結構100包括晶片110、線路層120、被動元件材料130以及基材140。線路層120配置於晶片110的表面112 上，其中線路層120包括多個凸塊122與多個被動元件電極124，凸塊122與被動元件電極124具有相同材質，且具有相同厚度t，而被動元件電極124電性連接至部分凸塊122。再者，被動元件材料130配置於被動元件電極124之間，使被動元件電極124與被動元件材料130構成被動元件150，而被動元件150位於晶片110的表面112上。此外，晶片110配置於基材140上，並以晶片表面112面對基材140，使晶片110與被動元件150藉由凸塊122電性連接至基材140，且被動元件150與凸塊122位於晶片110與基材140之間。其中，圖1繪示兩個凸塊122與兩個被動元件電極124用於示意，實際上凸塊122與被動元件電極124的數量、排列方式以及晶片封裝結構100中的各構件的尺寸比例（如厚度或寬度）應可依據需求調整，本發明不以圖1所繪示的結構為限制。以下將進一步搭配圖2至圖3詳細說明本實施例的晶片封裝結構100的具體結構與其製作方法。
圖2至圖3是圖1的晶片封裝結構的製作示意圖。為使圖式更為清楚易懂，圖2至圖3的晶片封裝結構省略繪示圖1的基材140。請參考圖1至圖3，在本實施例中，晶片封裝結構100的製作方法包括下列步驟：首先，在本實施例中，形成線路層120於晶片110的表面112上（如圖2所示），其中線路層120包括多個凸塊122與多個被動元件電極124，凸塊122與被動元件電極124具有相同材質，且具有相同厚度t，而被動元件電極124電性連接至部分凸塊122。更進一步地說，所述晶片 110的表面112具有主動區R1與位於主動區R1外圍的周邊區R2（繪示於圖2）。凸塊122配置於周邊區R2，被動元件電極124連接至部分凸塊122，並從周邊區R2延伸至主動區R1內。藉此，被動元件電極124與部分凸塊122彼此電性連接。
由此可知，在本實施例中，凸塊122與被動元件電極124是同一線路層120的不同局部，故線路層120的凸塊122與被動元件電極124的形成於同一步驟中完成，而因此具有相同材質與相同厚度t。其中，所述線路層120的材質包括金、銀、銅或含有前述材質的合金，而線路層120的厚度t介於10微米至15微米之間，但本發明不以此為限制，其可依據需求調整。
另外，在本實施例中，晶片封裝結構100的製作方法更包括下列步驟：形成底金屬層160於晶片110的表面112與線路層120間，且底金屬層160的輪廓對應於凸塊122與被動元件電極124的輪廓。換言之，在形成線路層120於晶片110的表面112上的步驟之前，可依據需求先形成底金屬層160於晶片110的表面112上，而後才藉由電鍍製程或者其他適用製程在底金屬層160上形成線路層120，使底金屬層160位於晶片110的表面112與線路層120間。所述底金屬層160有助於線路層120的形成，即線路層120形成於晶片110的表面112上配置有底金屬層160之處，故底金屬層160的輪廓與線路層120的輪廓大致上彼此對應。藉此，晶片封裝結構100更包括底金屬層160，配置於晶片110的表面112與線路層120間，且底金屬層160的輪廓對應於凸塊122與被動元件電極124的輪廓。然而，本發明並不限制底金屬層160的配置與否，其可依據需求調整。
接著，在本實施例中，在形成線路層120於晶片110的表面112上的步驟之後，塗佈被動元件材料130於被動元件電極124之間（如圖3所示），並更進一步低溫燒結塗佈於被動元件電極124之間的被動元件材料130，使被動元件電極124與被動元件材料130構成被動元件150，而被動元件150位於晶片110的表面112上。另外，由於被動元件電極124連接至部分凸塊122，並從周邊區R2延伸至主動區R1內，故由被動元件電極124與配置於被動元件電極124之間的被動元件材料130所構成的被動元件150亦位於主動區R1內，且被動元件150電性連接至部分凸塊122。
具體來說，在本實施例中，被動元件電極124包括彼此交錯排列的兩梳狀電極124a與124b，而所述被動元件材料130例如是介電陶瓷材料。被動元件材料130塗佈於梳狀電極124a與124b之間，並經由低溫燒結，使被動元件電極124與被動元件材料130構成被動元件150，而所述被動元件150可為電容元件，且其電容值為奈米法拉（nanofarad，nF）等級。其中，所述介電陶瓷材料例如是陶瓷粉末，其可採用低介電常數的陶瓷材料，例如是二氧化鈦（TiO2），使被動元件150為NPO型電容元件，亦可採用中介電常數的陶瓷材料，例如是鈦酸鋇（BaTiO3）或其他以鈦酸鋇為基底的陶瓷粉末，使被動元件150為X7R型電容元件或者Y5V型電容元件。然而，本發明並不限制被動元件電極124、被動元件材料130與其所構成的被動元件150的種類，其可依據需求調整。
此外，請參考圖1與圖3，在本實施例中，在塗佈被動元件材料130於被動元件電極124之間使其構成被動元件150的步驟之後，將晶片110配置於基材140上，並以表面112面對基材140，使晶片110與被動元件150藉由凸塊122電性連接至基材140，且被動元件150與凸塊122位於晶片110與基材140之間。詳細來說，所述基材140例如是軟性印刷線路板（flexible printed circuit board，FPC），但本發明不以此為限制。基材140上配置有多條未繪示的連接線路，而晶片110藉由已形成被動元件150與凸塊122的表面112（如圖3所示）面對基材140而配置於基材140，使被動元件150與凸塊122位於晶片110與基材140之間，而晶片110可據此透過凸塊122電性連接至基材140。另外，由於被動元件150的被動元件電極124連接至部分凸塊122，故被動元件150亦可透過凸塊122電性連接至基材140。換言之，凸塊122的排列位置大致上對應於基材140上未繪示的連接線路，而可用於將晶片110與被動元件150電性連接至基材140。
基於上述，本實施例的晶片封裝結構100將被動元件150形成於晶片110的表面112，且構成被動元件150所需的線路（即被動元件電極124）與晶片110連接至基材140所需的凸塊122是同一線路層120的不同局部，而在同一製作步驟中一併形成，而後才將被動元件材料130配置於被動元件電極124之間而構成被動元件150。由此可知，本實施例係將被動元件150形成於晶片110上，而非將已製作完成的現有被動元件配置在晶片110上。藉此，晶片封裝結構100可在形成被動元件150的過程中調整相關參數（如材質），據此提升被動元件150的操作效能。亦即，相較於將電容元件作為被動元件配置在基材140上的現有技術，本實施例的晶片封裝結構100具有更佳的操作效能。
圖4是本發明的另一實施例的晶片封裝結構的示意圖。為使圖式更為清楚易懂，圖4的晶片封裝結構省略繪示基材140，但有關基材140的相關說明可參考圖1及前述內容。請參考圖4，在本實施例中，晶片封裝結構200與前述晶片封裝結構100具有類似的結構與作法，其主要差異在於線路層220的設計與被動元件材料230的種類。藉此，在晶片封裝結構200的線路層220與被動元件材料230經由前述製作步驟形成於晶片110的表面112，並使線路層220的被動元件電極224與被動元件材料230構成被動元件250之後，晶片110可進一步以表面112面對基材140而配置於基材140上，使晶片110與被動元件250藉由凸塊222電性連接至基材140，且被動元件250與凸塊222位於晶片110與基材140之間，類似於圖1所示。並且，線路層220與晶片110的表面112之間亦可形成前述底金屬層160。據此，有關晶片110、基材140、底金屬層160等結構以及晶片封裝結構200的製作方法可參考前述內容，在此不多加贅述。
具體來說，在本實施例中，晶片封裝結構200的線路層220配置於晶片110的表面112上，其中線路層220包括凸塊222與被動元件電極224，凸塊222與被動元件電極224具有相同材質，且具有相同厚度t（其側視示意圖請參考圖1的凸塊122與被動元件電極124），而被動元件電極224電性連接至部分凸塊222。更進一步地說，凸塊222配置於周邊區R2，被動元件電極224連接至部分凸塊222，並從周邊區R2延伸至主動區R1內。藉此，凸塊222與被動元件電極224是同一線路層220的不同局部，故凸塊222與被動元件電極224的形成於同一步驟中完成，並因此具有相同材質與相同厚度t。
另一方面，在本實施例中，被動元件電極224與前述被動元件電極124的主要差異在於，前述被動元件電極124包括彼此交錯排列的兩梳狀電極124a與124b，而本實施例的被動元件電極224包括彼此對向設置的兩條狀電極224a與224b，其中條狀電極224a與224b連接至部分凸塊222，而被動元件材料230配置於條狀電極224a與224b之間。藉此，在低溫燒結塗佈於被動元件電極224之間的被動元件材料230之後，被動元件材料230與被動元件電極224構成被動元件250，而被動元件250位於晶片110的表面112上，且電性連接至部分凸塊222。其中，被動元件材料230可以是電阻膏或電感膏，從而使被動元件250作為電阻元件或電感元件。然而，本發明並不限制被動元件電極224、被動元件材料230與其所構成的被動元件250的種類，其可依據需求調整。
基於上述，本實施例的晶片封裝結構200將被動元件250形成於晶片110的表面112，且構成被動元件250所需的線路（即被動元件電極224）與晶片110連接至基材140所需的凸塊222是同一線路層220的不同局部，而在同一製作步驟中一併形成，而後才將被動元件材料230配置於被動元件電極224之間而構成被動元件250。藉此，晶片封裝結構200可在形成被動元件250的過程中調整相關參數（如材質），據此提升被動元件250的操作效能，即本實施例的晶片封裝結構200具有更佳的操作效能。
另外，依據上述實施例，晶片封裝結構100與200可依據所需被動元件150與250的種類而選擇採用何種類型的被動元件電極124與224與被動元件材料130與230。據此，上述製作方法可適用於形成不同類型的被動元件150與250。
綜上所述，在本發明的晶片封裝結構與其製作方法中，具有相同材質與相同厚度的多個凸塊與多個被動元件電極（為同一線路層的不同局部）配置於晶片的表面上，而被動元件材料配置於被動元件電極之間，從而在晶片的表面上構成被動元件，而後晶片配置於基材上並以所述表面面對基材，使晶片與被動元件藉由凸塊電性連接至基材。由此可知，本發明係將被動元件形成於晶片上，而非將已製作完成的現有被動元件配置在晶片或者基材上。藉此，本發明的晶片封裝結構與其製作方法透過改變被動元件的配置方式而具有良好的操作效能。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、200‧‧‧晶片封裝結構
110‧‧‧晶片
112‧‧‧表面
120、220‧‧‧線路層
122、222‧‧‧凸塊
124、224‧‧‧被動元件電極
124a、124b‧‧‧梳狀電極
130、230‧‧‧被動元件材料
140‧‧‧基材
150、250‧‧‧被動元件
160‧‧‧底金屬層
224a、224b‧‧‧條狀電極
R1‧‧‧主動區
R2‧‧‧周邊區
t‧‧‧厚度
圖1是本發明的一實施例的晶片封裝結構的側視示意圖。 圖2至圖3是圖1的晶片封裝結構的製作示意圖。 圖4是本發明的另一實施例的晶片封裝結構的示意圖。
100‧‧‧晶片封裝結構
110‧‧‧晶片
112‧‧‧表面
120‧‧‧線路層
122‧‧‧凸塊
124‧‧‧被動元件電極
130‧‧‧被動元件材料
140‧‧‧基材
150‧‧‧被動元件
160‧‧‧底金屬層
t‧‧‧厚度

Claims (13)

  1. 一種晶片封裝結構，包括：一晶片，具有一表面，其中該晶片的該表面具有一主動區與位於該主動區外圍的一周邊區；一線路層，配置於該晶片的該表面上，其中該線路層包括多個凸塊與多個被動元件電極，該些凸塊與該些被動元件電極具有相同材質，且具有相同厚度，而該些凸塊配置於該周邊區，該些被動元件電極電性連接至部分該些凸塊；一被動元件材料，配置於該些被動元件電極之間，使該些被動元件電極與該被動元件材料構成一被動元件，而該被動元件位於該晶片的該表面上，且該些被動元件電極從該周邊區延伸至該主動區內，使由該些被動元件電極與該被動元件材料構成的該被動元件位於該主動區內；以及一基材，該晶片配置於該基材上，並以該表面面對該基材，使該晶片與該被動元件藉由該些凸塊電性連接至該基材，且該被動元件與該些凸塊位於該晶片與該基材之間。
  2. 如申請專利範圍第1項所述的晶片封裝結構，更包括一底金屬層，配置於該晶片的該表面與該線路層間，且該底金屬層的輪廓對應於該些凸塊與該些被動元件電極的輪廓。
  3. 如申請專利範圍第1項所述的晶片封裝結構，其中該些被動元件電極包括彼此對向設置的兩條狀電極，而該被動元件材料配置於該些條狀電極之間。
  4. 如申請專利範圍第3項所述的晶片封裝結構，其中該些被動元件電極包括彼此交錯排列的兩梳狀電極，而該被動元件材料配置於該些梳狀電極之間。
  5. 如申請專利範圍第3項所述的晶片封裝結構，其中該被動元件包括一電容元件、一電阻元件或一電感元件。
  6. 如申請專利範圍第5項所述的晶片封裝結構，其中該被動元件材料包括介電陶瓷材料、電阻膏或電感膏。
  7. 如申請專利範圍第5項所述的晶片封裝結構，其中該電容元件的電容值為奈米法拉(nanofarad，nF)等級。
  8. 如申請專利範圍第1項所述的晶片封裝結構，其中該線路層的材質包括金、銀、銅或含有前述材質的合金。
  9. 如申請專利範圍第1項所述的晶片封裝結構，其中該線路層的厚度介於10微米(micrometer，μm)至15微米之間。
  10. 一種晶片封裝結構的製作方法，包括：形成一線路層於一晶片的一表面上，其中該晶片的該表面具有一主動區與位於該主動區外圍的一周邊區，該線路層包括多個凸塊與多個被動元件電極，該些凸塊與該些被動元件電極具有相同材質，且具有相同厚度，而該些凸塊配置於該周邊區，該些被動元件電極電性連接至部分該些凸塊；塗佈一被動元件材料於該些被動元件電極之間，使該些被動元件電極與該被動元件材料構成一被動元件，而該被動元件位於該晶片的該表面上，且該些被動元件電極從該周邊區延伸至該主 動區內，使由該些被動元件電極與該被動元件材料構成的該被動元件位於該主動區內；以及將該晶片配置於一基材上，並以該表面面對該基材，使該晶片與該被動元件藉由該些凸塊電性連接至該基材，且該被動元件與該些凸塊位於該晶片與該基材之間。
  11. 如申請專利範圍第10項所述的晶片封裝結構的製作方法，其中該線路層的該些凸塊與該些被動元件電極的形成於同一步驟中完成。
  12. 如申請專利範圍第10項所述的晶片封裝結構的製作方法，更包括形成一底金屬層於該晶片的該表面與該線路層間，且該底金屬層的輪廓對應於該些凸塊與該些被動元件電極的輪廓。
  13. 如申請專利範圍第10項所述的晶片封裝結構的製作方法，更包括低溫燒結塗佈於該些被動元件電極之間的該被動元件材料。
TW104138192A 2015-11-19 2015-11-19 晶片封裝結構與其製作方法 TWI575683B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104138192A TWI575683B (zh) 2015-11-19 2015-11-19 晶片封裝結構與其製作方法
CN201610098276.7A CN106783772B (zh) 2015-11-19 2016-02-23 芯片封装结构与其制作方法
US15/091,585 US9620445B1 (en) 2015-11-19 2016-04-06 Chip package structure and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104138192A TWI575683B (zh) 2015-11-19 2015-11-19 晶片封裝結構與其製作方法

Publications (2)

Publication Number Publication Date
TWI575683B true TWI575683B (zh) 2017-03-21
TW201719830A TW201719830A (zh) 2017-06-01

Family

ID=58460580

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104138192A TWI575683B (zh) 2015-11-19 2015-11-19 晶片封裝結構與其製作方法

Country Status (3)

Country Link
US (1) US9620445B1 (zh)
CN (1) CN106783772B (zh)
TW (1) TWI575683B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111855034B (zh) * 2020-07-24 2021-12-10 芜湖传方智能科技有限公司 一种压力传感器敏感元件的制造工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5710068A (en) * 1993-11-30 1998-01-20 Texas Instruments Incorporated Low thermal impedance integrated circuit
US20080054460A1 (en) * 2002-12-13 2008-03-06 Advanced Semiconductor Engineering, Inc. Structure of wafer level package with area bump

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI227939B (en) 2003-10-01 2005-02-11 Himax Tech Inc Encapsulated structure of COF (chip on film)
TWI221343B (en) * 2003-10-21 2004-09-21 Advanced Semiconductor Eng Wafer structure for preventing contamination of bond pads during SMT process and process for the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5710068A (en) * 1993-11-30 1998-01-20 Texas Instruments Incorporated Low thermal impedance integrated circuit
US20080054460A1 (en) * 2002-12-13 2008-03-06 Advanced Semiconductor Engineering, Inc. Structure of wafer level package with area bump

Also Published As

Publication number Publication date
US9620445B1 (en) 2017-04-11
CN106783772B (zh) 2019-02-19
CN106783772A (zh) 2017-05-31
TW201719830A (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
CN105814687B (zh) 半导体封装及其安装结构
KR101525645B1 (ko) 적층 세라믹 커패시터
JP5755690B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
US8077444B2 (en) Multilayer capacitor
TWI566350B (zh) Semiconductor device
JP2015050452A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2015065394A (ja) 基板内蔵用積層セラミック電子部品、その製造方法及び積層セラミック電子部品内蔵型印刷回路基板
KR102107030B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
JP2017195359A (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP6696121B2 (ja) 複合電子部品および抵抗素子
US9343235B2 (en) Multilayer ceramic capacitor and assembly board having the same
US9613755B2 (en) Multi layer ceramic capacitor, embedded board using multi layer ceramic capacitor and manufacturing method thereof
TWI575683B (zh) 晶片封裝結構與其製作方法
JP5694464B2 (ja) 積層セラミック電子部品及び積層セラミック電子部品の実装基板
TWI582931B (zh) 半導體裝置
US10201086B2 (en) Electronic device
JP2019096862A (ja) 積層セラミックキャパシタ及びその製造方法
JP2007123798A (ja) 配線基板および電子装置
JP2004153040A (ja) 積層コンデンサ
JP2006019596A (ja) 半導体装置およびその製造方法
JPS6016749B2 (ja) 集積回路用パツケ−ジ
JPS63252447A (ja) 半導体素子の突起電極形成方法
JP2000323806A (ja) バンプ付セラミック回路基板及びその製造方法
JP2008117999A (ja) 電気素子
JPH03133136A (ja) 集積回路用パッケージの製造方法