CN112928194A - 一种倒装Micro LED芯片与基板的键合方法 - Google Patents

一种倒装Micro LED芯片与基板的键合方法 Download PDF

Info

Publication number
CN112928194A
CN112928194A CN202110096248.2A CN202110096248A CN112928194A CN 112928194 A CN112928194 A CN 112928194A CN 202110096248 A CN202110096248 A CN 202110096248A CN 112928194 A CN112928194 A CN 112928194A
Authority
CN
China
Prior art keywords
layer
bonding
micro led
led chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110096248.2A
Other languages
English (en)
Other versions
CN112928194B (zh
Inventor
张建华
殷录桥
嵇啸啸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Shanghai for Science and Technology
Original Assignee
University of Shanghai for Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Shanghai for Science and Technology filed Critical University of Shanghai for Science and Technology
Priority to CN202110096248.2A priority Critical patent/CN112928194B/zh
Publication of CN112928194A publication Critical patent/CN112928194A/zh
Application granted granted Critical
Publication of CN112928194B publication Critical patent/CN112928194B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

本发明涉及一种倒装Micro LED芯片与基板的键合方法，依次在倒装Micro LED芯片表面制备粘附层、种子层、第一键合层、催化层和第二键合层，然后将Micro LED芯片的第一键合层、催化层和第二键合层基板的键合，本发明在不影响键合强度和键合稳定性的前提下，能够降低成本，同时可以实现低温键合。

Description

一种倒装Micro LED芯片与基板的键合方法
技术领域
本发明涉及显示技术领域，特别是涉及一种倒装Micro LED芯片与基板的键合方法。
背景技术
在显示领域，柔性显示一直以来是研究者的研究方向，有机发光二极管(OLED)显示器由于其特有的有机性质和简单的显示器结构，使得柔性显示变得可行。随着显示技术的不断发展，Micro LED在显示技术领域崭露头角，由于其高亮度、高对比度、长寿命、在极端环境中的高稳定性和低功耗节能等优势而被认为是用于柔性显示器的未来技术。
芯片键合主要采用金属键合，即采用金属或多个金属形成的合金作为介质层，通过外加温度和压力使其表面发生扩散或熔融，从而使两个晶片键合在一起。目前多采用Au-In键合、Au-Au键合和Au-Sn键合，效果稳定，键合强度大，但Au单价偏高，影响生产成本，因此，本申请亟需一种在不影响键合强度和键合稳定性的前提下降低成本的技术方案。
发明内容
本发明的目的是提供一种倒装Micro LED芯片与基板的键合方法，能够实现低温键合，并且不影响键合强度和键合稳定性。
为实现上述目的，本发明提供了如下方案：
一种倒装Micro LED芯片与基板的键合方法，其特征在于，所述方法包括：
在倒装Micro LED芯片上表面覆盖一层粘附层；
形成覆盖所述粘附层的种子层；
在所述种子层上形成第一键合层；
在所述第一键合层上形成催化层；
在所述催化层上形成第二键合层；
将所述倒装Micro LED芯片的第二键合层与基板键合金属层接触并通过键合工艺将所述第一键合层、所述催化层和所述第二键合层键合于所述基板键合金属层。
可选的，所述在所述催化层上形成第二键合层之后，还包括：
在所述第二键合层上旋涂光刻胶图，并进行光刻；
通过干法刻蚀或湿法腐蚀的方法去除所述粘附层、所述种子层、所述第一键合层、所述催化层和所述第二键合层的多余部分；剩余部分面积小于或等于电极表面积；
去除光刻胶。
一种倒装Micro LED芯片与基板的键合方法，所述方法包括：
通过光刻工艺暴露出Micro LED芯片的P电极和N电极，并在电极上形成图案；
在所述图案上覆盖一层粘附层；
形成覆盖所述粘附层的种子层；
在所述种子层上形成第一键合层；
在所述第一键合层上形成催化层；
在所述催化层上形成第二键合层；
将所述倒装Micro LED芯片的第二键合层与基板键合金属层接触并通过键合工艺将所述第一键合层、所述催化层和所述第二键合层键合于所述基板键合金属层。
可选的，所述通过光刻工艺暴露出Micro LED芯片的P电极和N电极，并在电极上形成图案，具体包括：
在倒装Micro LED芯片上旋涂负性光刻胶；
通过光刻工艺形成所需图案；所述图案的面积小于或等于电极的表面积，从而暴露出Micro LED芯片的P电极和N电极。
可选的，在所述第一键合层上形成催化层之后，还包括：
通过剥离工艺将光刻胶上的金属剥离，并去除光刻胶。
可选的，所述光刻工艺包括：薄膜沉积、光刻胶涂覆、光刻、显影、刻蚀和去除光刻胶工艺。
可选的，所述粘附层、所述种子层和所述催化层通过sputter、E-beam、电镀或化学镀的方式形成；
所述第一键合层和所述第二键合层通过E-beam、电镀或化学镀的方式形成。
可选的，所述催化层的材料为Ag或Bi中的一种或两种；
所述催化层厚度为1nm～1μm；
所述催化层用于降低Micro LED芯片与基板的键合温度。
可选的，所述粘附层的材料为钛、镍、钨、钼、铂或钽中的一种或多种；
所述粘附层为一层或多层；
所述粘附层厚度为1nm～1μm；
所述种子层与所述第一键合层的材料为Cu；
所述种子层厚度为1nm～1μm；
所述第一键合层厚度为1μm～10μm；
所述第二键合层的材料为Sn或In；所述第二键合层厚度为1μm～10μm。
可选的，所述键合工艺为flip chip bonding工艺；键合温度为150℃～300℃，键合压力为1N～100N，键合时间为10s～10min。
根据本发明提供的具体实施例，本发明公开了以下技术效果：
本发明实施例提供的倒装Micro LED芯片与基板的键合方法，在倒装Micro LED芯片上依次制备粘附层、种子层、第一键合层、催化层和第二键合层，然后通过键合工艺将第一键合层、催化层和第二键合层键合于基板的键合金属层，其通过三层金属结构的设置，有效降低了键合温度，而且相比用单层金属，芯片与基板更易键合，在不影响键合强度和键合稳定性的前提下，实现低温键合。
并且本发明所用材料为较廉价金属，相比于现有技术中多采用的Au-In键合、Au-Au键合和Au-Sn键合来说大大降低了生产成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的倒装Micro LED芯片与基板的键合方法的控制流程图。
图2为本发明实施例一提供的倒装Micro LED芯片与基板的键合方法的粘附层截面结构示意图。
图3为本发明实施例一提供的倒装Micro LED芯片与基板的键合方法的种子层截面结构示意图。
图4为本发明实施例一提供的倒装Micro LED芯片与基板的键合方法的第一键合层截面结构示意图。
图5为本发明实施例一提供的倒装Micro LED芯片与基板的键合方法的催化层截面结构示意图。
图6为本发明实施例一提供的倒装Micro LED芯片与基板的键合方法的第二键合层截面结构示意图。
图7为本发明实施例一提供的倒装Micro LED芯片与基板的键合方法的待键合倒装Micro LED芯片截面结构示意图。
图8为本发明实施例一提供的倒装Micro LED芯片与基板的键合方法的倒装MicroLED芯片与基板键合的一种截面结构示意图。
图9为本发明实施例一提供的倒装Micro LED芯片与基板的倒装Micro LED芯片与基板键合阵列俯视示意图。
图10为本发明实施例二提供的倒装Micro LED芯片与基板的键合方法的控制流程图。
图11为本发明实施例二提供的倒装Micro LED芯片与基板的键合方法的各层截面结构示意图。
符号说明：100-基板；110-键合金属层；200-倒装Micro LED芯片；210、201-粘附层；220、202-种子层；230、203-第一键合层；240、204-催化层；250、205-第二键合层；206-P电极；207-N电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的目的是提供一种倒装Micro LED芯片与基板的键合方法，能够实现低温键合，并且不影响键合强度和键合稳定性。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
实施例一：
请参阅图1，本发明实施例提供了一种倒装Micro LED芯片与基板的键合方法，所述方法包括：
S1、在倒装Micro LED芯片200上表面覆盖一层粘附层210；在增加芯片与种子层220粘附性的同时，避免种子层220的金属与芯片表面的金属和SiO2发生扩散，导致电学性能降低，该粘附层210的材料可以是钛、镍、钨、钼、铂、钽等，其可以是一层或多层，也可以为两种或两种以上合金，厚度范围在1nm～1μm；其中，粘附层210可以通过sputter、E-beam、电镀、化学镀等方式完成，如图2所示。
S2、形成覆盖所述粘附层的种子层；在粘附层210上形成种子层220，该种子层220的材料为Cu，厚度在1nm～1μm，为后续生长膜厚较厚的第一键合层提供基础，减少孔隙和晶格缺陷；其中，种子层220可以通过sputter、E-beam、电镀、化学镀等方式完成，如图3所示。
S3、在所述种子层上形成第一键合层；在种子层220上形成第一键合层230，用于实现芯片与基板100键合，其材料为Cu，厚度在1μm～10μm，其中，第一键合层230可以通过E-beam、电镀、化学镀等方式完成，如图4所示。
S4、在所述第一键合层上形成催化层；在第一键合层230上形成催化层240，用于降低芯片与基板100的键合温度，其材料可以是Ag、Bi中的一种或两种，厚度可以在1nm～1μm，其中，催化层240可以通过sputter、E-beam、电镀、化学镀等方式完成，如图5所示。
S5、在所述催化层上形成第二键合层；在催化层240上形成第二键合层250，用于实现与基板100键合，其材料可以是Sn、In等，厚度可以在1μm～10μm，其中，第二键合层250可以通过E-beam、电镀、化学镀等方式完成，如图6所示。
完成上述各层的制备后，还需要将电极裸露出来，通过干法刻蚀或湿法腐蚀的方法分别将各层去层，每一层都只留电极表面的一小部分，其余都要去除干净，请参阅图7，具体操作步骤为：
在第二键合层上旋涂光刻胶图，并进行光刻；
通过干法刻蚀或湿法腐蚀的方法去除所述粘附层210、所述种子层220、所述第一键合层230、所述催化层240和所述第二键合层250的多余部分；剩余部分面积小于或等于电极表面积；
去除光刻胶。
S6、将所述倒装Micro LED芯片的第二键合层250与基板100的键合金属层110接触并通过键合工艺将所述第一键合层230、所述催化层240和所述第二键合层250键合于所述基板100的键合金属层110。
所述键合工艺为flip chip bonding工艺；键合温度为150℃～300℃，键合压力为1N～100N，键合时间为10s～10min，如图8和图9所示。本发明实施例中所有的金属均用于键合，用多层金属结构(第一键合层230、催化层240、第二键合层250)键合主要是为了降低键合温度，相比用单层金属，芯片与基板更易键合。本发明实施例中是用多层金属结构通过flip chip bonding工艺在温度、压力的条件下实现芯片与基板的键合，但与基板接触的只有第二键合层250，如图8所示。
作为一种可选的实施方式，第二键合层250的形成步骤包括：
在催化层240上涂覆助焊剂；在助焊剂上植焊球；通过回流焊完成第二键合层250与催化层240和第一键合层230的焊接。
值得说明的是，本发明实施例中的基板为柔性Micro LED基板，包括：衬底基板、导电金属层、平坦化层、绝缘层、通孔、键合金属层、钝化层、反射层、LED芯片。
其制备流程如下：
通过构图工艺在衬底基板上形成导电金属层，该金属层的材料为Cu，利用Cu作为阴阳极信号线可与TFT相连，且根据载流电阻大小可将Cu的厚度设置在1～8um；其中，Cu金属层可以通过sputter、E-beam、电镀、化学镀等方式完成；
通过旋涂工艺在导电金属层上形成平坦化层，该平坦化层为聚酰亚胺(PI)，厚度在5～20um，提供柔性基板的同时也用于填平导电金属层之间的间隙，提高平整度，避免LEDbonding时发生LED芯片位移；
在平坦化层上沉积绝缘层，用于增加与键合金属层的附着力，其材料可以是氮化硅、氧化硅、氮氧化硅中的一种或几种，厚度可以在
Figure BDA0002914320890000071
通过干法刻蚀工艺或湿法腐蚀工艺形成贯穿绝缘层的过孔，再在所述过孔的基础上采用激光刻蚀形成贯穿平坦层的通孔，通孔直径在1～6um；
绝缘层上先沉积金属种子层通过通孔与导电金属层连接，可以通过sputter、E-beam、PVD等方式完成，厚度范围在1nm到1μm，金属材质可以是铜、铝、金、钛、银、锡、镍等，其可以是一层或多层，之后形成键合金属层，键合金属层通过通孔与金属种子层连接，作为阴阳极信号连接线，键合金属层的材料可以为金、铝、锡、镍、钛等，金属层可以通过电镀或化学镀等方式完成，后通过构图工艺保留所需图案，其中圆形键合金属层与导电金属层相连，其余键合金属层相连作为串联电极；
通过构图工艺在键合金属层上沉积钝化层，暴露出需与芯片电极键合的金属，其余金属被钝化层覆盖，避免与芯片接触导致漏电，其材料可以是氮化硅、氧化硅、氮氧化硅中的一种或几种，厚度可以在
Figure BDA0002914320890000072
需要说明的是，上述的构图工艺包括薄膜沉积、光刻胶涂覆、光刻、显影、刻蚀、去除光刻胶和金属剥离等工艺。
通过丝网印刷、薄膜沉积或者喷墨打印形成反射层，用于增加LED芯片光的反射，反射层可以是银、铝等膜层的一种或几种来增加光效；
在键合金属层上进行LED Bonding。
本发明实施例提供的倒装Micro LED芯片与基板的键合方法，在倒装Micro LED芯片上依次制备粘附层210、种子层220、第一键合层230、催化层240和第二键合层250，然后通过键合工艺将第一键合层230、催化层240和第二键合层250键合于基板的键合金属层110，其通过三层金属结构的设置，有效降低了键合温度，而且相比用单层金属，芯片与基板更易键合，在不影响键合强度和键合稳定性的前提下，实现低温键合。
并且本发明所用材料为较廉价金属，相比于现有技术中多采用的Au-In键合、Au-Au键合和Au-Sn键合来说大大降低了生成成本。
实施例二：
请参阅图10，本发明实施例提供了一种倒装Micro LED芯片与基板的键合方法，其各层的截面结构如图11所示，所述方法包括：
A1、通过光刻工艺暴露出Micro LED芯片200的P电极206和N电极207，并在电极上形成图案；
在倒装Micro LED芯片200上旋涂负性光刻胶；通过光刻工艺形成所需图案；所述图案的面积小于或等于电极的表面积，从而暴露出Micro LED芯片的P电极206和N电极207。
A2、在所述图案上覆盖一层粘附层201；增加芯片与种子层的粘附性，该粘附层201的材料可以是钛、镍、钨、钼等，其可以是一层或多层，也可以为两种或两种以上合金，厚度范围在1nm～1μm；其中，粘附层201可以通过sputter、E-beam、电镀、化学镀等方式完成。
A3、形成覆盖所述粘附层的种子层202；在粘附层201上形成种子层202，该种子层202的材料为Cu，厚度在1nm～1μm，为后续生长膜厚较厚的第一键合层提供基础，减少孔隙和晶格缺陷；其中，种子层202可以通过sputter、E-beam、电镀、化学镀等方式完成。
A4、在所述种子层上形成第一键合层203；在种子层202上形成第一键合层203，用于实现芯片与基板键合，其材料为Cu，厚度在1μm～10μm，其中，第一键合层203可以通过E-beam、电镀、化学镀等方式完成。
A5、在所述第一键合层上形成催化层204；在第一键合层203上形成催化层204，用于降低芯片与基板的键合温度，其材料可以是Ag、Bi中的一种或两种，厚度可以在1nm～1μm，其中，催化层204可以通过sputter、E-beam、电镀、化学镀等方式完成。
催化层完成后还需要通过剥离工艺将光刻胶上的金属剥离，并去除光刻胶。
A6、在所述催化层上形成第二键合层205；通过光刻工艺或植球工艺在催化层204上形成第二键合层205，用于实现与基板键合，其材料可以是Sn、In等，厚度可以在1μm～10μm。
需要说明的是，上述的光刻工艺包括薄膜沉积、光刻胶涂覆、光刻、显影、刻蚀、去除光刻胶等工艺；上述的植球工艺包括单点植球、回流焊等工艺。其中附图11中第二键合层205为植球工艺形成时的截面示意图。
A7、将所述倒装Micro LED芯片的第二键合层205与基板键合金属层接触并通过键合工艺将所述第一键合层203、所述催化层204和所述第二键合层205键合于所述基板键合金属层。
所述键合工艺为flip chip bonding工艺；键合温度为150℃～300℃，键合压力为1N～100N，键合时间为10s～10min。本发明实施例中所有的金属层均用于键合，用多层金属结构(第一键合层203、催化层204、第二键合层205)键合主要是为了降低键合温度，相比用单层金属，芯片与基板更易键合。
本发明实施例提供的倒装Micro LED芯片与基板的键合方法，在倒装Micro LED芯片上依次制备粘附层201、种子层202、第一键合层203、催化层204和第二键合层205，然后通过键合工艺将第一键合层203、催化层204和第二键合层205键合于基板的键合金属层110，其通过三层金属结构的设置，有效降低了键合温度，而且相比用单层金属，芯片与基板更易键合，在不影响键合强度和键合稳定性的前提下，实现低温键合。
并且本发明所用材料为较廉价金属，相比于现有技术中多采用的Au-In键合、Au-Au键合和Au-Sn键合来说大大降低了生成成本。同时本发明实施例提供的键合方法在制备的过程中不需要大量的去除多余部分的各层结构，有效的节约了资源。
本说明书中每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种倒装Micro LED芯片与基板的键合方法，其特征在于，所述方法包括：
在倒装Micro LED芯片上表面覆盖一层粘附层；
形成覆盖所述粘附层的种子层；
在所述种子层上形成第一键合层；
在所述第一键合层上形成催化层；
在所述催化层上形成第二键合层；
将所述倒装Micro LED芯片的第二键合层与基板键合金属层接触并通过键合工艺将所述第一键合层、所述催化层和所述第二键合层键合于所述基板键合金属层。
2.根据权利要求1所述的倒装Micro LED芯片与基板的键合方法，其特征在于，所述在所述催化层上形成第二键合层之后，还包括：
在所述第二键合层上旋涂光刻胶图，并进行光刻；
通过干法刻蚀或湿法腐蚀的方法去除所述粘附层、所述种子层、所述第一键合层、所述催化层和所述第二键合层的多余部分；剩余部分面积小于或等于电极表面积；
去除光刻胶。
3.一种倒装Micro LED芯片与基板的键合方法，其特征在于，所述方法包括：
通过光刻工艺暴露出Micro LED芯片的P电极和N电极，并在电极上形成图案；
在所述图案上覆盖一层粘附层；
形成覆盖所述粘附层的种子层；
在所述种子层上形成第一键合层；
在所述第一键合层上形成催化层；
在所述催化层上形成第二键合层；
将所述倒装Micro LED芯片的第二键合层与基板键合金属层接触并通过键合工艺将所述第一键合层、所述催化层和所述第二键合层键合于所述基板键合金属层。
4.根据权利要求3所述的倒装Micro LED芯片与基板的键合方法，其特征在于，所述通过光刻工艺暴露出Micro LED芯片的P电极和N电极，并在电极上形成图案，具体包括：
在倒装Micro LED芯片上旋涂负性光刻胶；
通过光刻工艺形成所需图案；所述图案的面积小于或等于电极的表面积，从而暴露出Micro LED芯片的P电极和N电极。
5.根据权利要求3或4所述的倒装Micro LED芯片与基板的键合方法，其特征在于，在所述第一键合层上形成催化层之后，还包括：
通过剥离工艺将光刻胶上的金属剥离，并去除光刻胶。
6.根据权利要求4所述的倒装Micro LED芯片与基板的键合方法，其特征在于，所述光刻工艺包括：薄膜沉积、光刻胶涂覆、光刻、显影、刻蚀和去除光刻胶工艺。
7.根据权利要求1或3所述的倒装Micro LED芯片与基板的键合方法，其特征在于，所述粘附层、所述种子层和所述催化层通过sputter、E-beam、电镀或化学镀的方式形成；
所述第一键合层和所述第二键合层通过E-beam、电镀或化学镀的方式形成。
8.根据权利要求1或3所述的倒装Micro LED芯片与基板的键合方法，其特征在于，
所述催化层的材料为Ag或Bi中的一种或两种；
所述催化层厚度为1nm～1μm；
所述催化层用于降低Micro LED芯片与基板的键合温度。
9.根据权利要求1或3所述的倒装Micro LED芯片与基板的键合方法，其特征在于，所述粘附层的材料为钛、镍、钨、钼、铂或钽中的一种或多种；
所述粘附层为一层或多层；
所述粘附层厚度为1nm～1μm；
所述种子层与所述第一键合层的材料为Cu；
所述种子层厚度为1nm～1μm；
所述第一键合层厚度为1μm～10μm；
所述第二键合层的材料为Sn或In；所述第二键合层厚度为1μm～10μm。
10.根据权利要求1或3所述的倒装Micro LED芯片与基板的键合方法，其特征在于，
所述键合工艺为flip chip bonding工艺；键合温度为150℃～300℃，键合压力为1N～100N，键合时间为10s～10min。
CN202110096248.2A 2021-01-25 2021-01-25 一种倒装Micro LED芯片与基板的键合方法 Active CN112928194B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110096248.2A CN112928194B (zh) 2021-01-25 2021-01-25 一种倒装Micro LED芯片与基板的键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110096248.2A CN112928194B (zh) 2021-01-25 2021-01-25 一种倒装Micro LED芯片与基板的键合方法

Publications (2)

Publication Number Publication Date
CN112928194A true CN112928194A (zh) 2021-06-08
CN112928194B CN112928194B (zh) 2022-07-15

Family

ID=76166667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110096248.2A Active CN112928194B (zh) 2021-01-25 2021-01-25 一种倒装Micro LED芯片与基板的键合方法

Country Status (1)

Country Link
CN (1) CN112928194B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295575A (zh) * 2022-09-01 2022-11-04 上海大学 一种高分辨率Micro LED显示基板及其制备方法
WO2023108781A1 (zh) * 2021-12-15 2023-06-22 厦门市芯颖显示科技有限公司 一种微led显示模组及其制造方法及显示面板

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202523750U (zh) * 2011-12-31 2012-11-07 刘胜 Led圆片级芯片尺寸封装结构
US20130334561A1 (en) * 2012-06-19 2013-12-19 Hsiu-Jen Lin Method for bonding led wafer, method for manufacturing led chip and bonding structure
CN103730382A (zh) * 2013-12-24 2014-04-16 华进半导体封装先导技术研发中心有限公司 一种铜铜键合凸点的制作方法
CN104716058A (zh) * 2015-02-09 2015-06-17 大连理工大学 倒装芯片用全金属间化合物互连焊点的制备方法及结构
CN104752594A (zh) * 2013-12-25 2015-07-01 宝钢金属有限公司 一种用于ac-led芯片结构倒装焊金属层的制作方法
CN104851945A (zh) * 2015-04-17 2015-08-19 西安神光皓瑞光电科技有限公司 一种垂直结构led芯片制备方法
CN105047788A (zh) * 2015-07-23 2015-11-11 北京大学 一种基于银基金属键合的薄膜结构led芯片及其制备方法
CN108389954A (zh) * 2018-01-11 2018-08-10 河源市众拓光电科技有限公司 一种超结构led芯片及其制备方法
CN108933187A (zh) * 2018-08-22 2018-12-04 南昌大学 一种发光面为特定平面几何图形的led芯片及其制备方法
CN109326694A (zh) * 2018-10-30 2019-02-12 扬州乾照光电有限公司 发光二极管的制造方法及发光二极管芯片

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202523750U (zh) * 2011-12-31 2012-11-07 刘胜 Led圆片级芯片尺寸封装结构
US20130334561A1 (en) * 2012-06-19 2013-12-19 Hsiu-Jen Lin Method for bonding led wafer, method for manufacturing led chip and bonding structure
CN103730382A (zh) * 2013-12-24 2014-04-16 华进半导体封装先导技术研发中心有限公司 一种铜铜键合凸点的制作方法
CN104752594A (zh) * 2013-12-25 2015-07-01 宝钢金属有限公司 一种用于ac-led芯片结构倒装焊金属层的制作方法
CN104716058A (zh) * 2015-02-09 2015-06-17 大连理工大学 倒装芯片用全金属间化合物互连焊点的制备方法及结构
CN104851945A (zh) * 2015-04-17 2015-08-19 西安神光皓瑞光电科技有限公司 一种垂直结构led芯片制备方法
CN105047788A (zh) * 2015-07-23 2015-11-11 北京大学 一种基于银基金属键合的薄膜结构led芯片及其制备方法
CN108389954A (zh) * 2018-01-11 2018-08-10 河源市众拓光电科技有限公司 一种超结构led芯片及其制备方法
CN108933187A (zh) * 2018-08-22 2018-12-04 南昌大学 一种发光面为特定平面几何图形的led芯片及其制备方法
CN109326694A (zh) * 2018-10-30 2019-02-12 扬州乾照光电有限公司 发光二极管的制造方法及发光二极管芯片

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHENGYU GUAN等: ""Effect of Different Bonding Materials on Flip-Chip LED Filament Properties"", 《APPLIED SCIENCES》 *
Y.K.TANG等: ""LED Die-Bonded on the Ag/Cu Substrate by a Sn-BiZn-Sn Bonding System"", 《JOURNAL OF ELECTRONIC MATERIALS》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023108781A1 (zh) * 2021-12-15 2023-06-22 厦门市芯颖显示科技有限公司 一种微led显示模组及其制造方法及显示面板
CN115295575A (zh) * 2022-09-01 2022-11-04 上海大学 一种高分辨率Micro LED显示基板及其制备方法

Also Published As

Publication number Publication date
CN112928194B (zh) 2022-07-15

Similar Documents

Publication Publication Date Title
TWI290755B (en) Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
US9210808B2 (en) Wiring substrate and method of manufacturing the same
CN112928194B (zh) 一种倒装Micro LED芯片与基板的键合方法
US9040832B2 (en) Wiring substrate and method of manufacturing the same
JP3849680B2 (ja) 基板接合体の製造方法、基板接合体、電気光学装置の製造方法、及び電気光学装置
CN112652697A (zh) 一种柔性Micro LED基板结构及其制备方法
CN111952244B (zh) 一种柔性电路板侧壁互联工艺
KR20040030302A (ko) 회로 장치의 제조 방법
JP2001176904A (ja) 半導体装置及びその製造方法
KR100809706B1 (ko) 반도체 장치의 범프 형성방법 및 그에 의해 형성된 범프
KR20040027345A (ko) 회로 장치의 제조 방법
JP2012114256A (ja) はんだバンプの製造方法、及び半導体装置
US7973330B2 (en) Substrate-free light emitting diode
CN111128915A (zh) 一种晶圆级封装芯片及方法
US8198107B2 (en) Method for manufacturing light emitting diode assembly
JP2004363573A (ja) 半導体チップ実装体およびその製造方法
US20100038777A1 (en) Method of making a sidewall-protected metallic pillar on a semiconductor substrate
TWI711151B (zh) 微型黏合結構和其形成方法
WO1999004424A1 (en) Semiconductor device, mounting structure thereof and method of fabrication thereof
CN105575823A (zh) 半导体器件扇出封装结构的制作方法
JP2020047794A (ja) 半導体装置の製造方法
CN111653487B (zh) 一种金属凸块的制备方法和半导体器件
CN110718622B (zh) 一种发光二极管器件及其制造方法
US11948899B2 (en) Semiconductor substrate structure and manufacturing method thereof
CN215377438U (zh) 微型led封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant