CN108389954A - 一种超结构led芯片及其制备方法 - Google Patents
一种超结构led芯片及其制备方法 Download PDFInfo
- Publication number
- CN108389954A CN108389954A CN201810027476.2A CN201810027476A CN108389954A CN 108389954 A CN108389954 A CN 108389954A CN 201810027476 A CN201810027476 A CN 201810027476A CN 108389954 A CN108389954 A CN 108389954A
- Authority
- CN
- China
- Prior art keywords
- layer
- bonded
- layers
- adhesion
- type gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 230000004888 barrier function Effects 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims description 432
- 238000004020 luminiscence type Methods 0.000 claims description 30
- 239000011241 protective layer Substances 0.000 claims description 23
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 230000003760 hair shine Effects 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 5
- 229910052906 cristobalite Inorganic materials 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052682 stishovite Inorganic materials 0.000 claims description 5
- 229910052905 tridymite Inorganic materials 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 238000010926 purge Methods 0.000 claims description 4
- 230000026267 regulation of growth Effects 0.000 claims description 4
- 229910004205 SiNX Inorganic materials 0.000 claims description 2
- 239000002131 composite material Substances 0.000 claims 1
- 238000000034 method Methods 0.000 description 13
- 239000002184 metal Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000011265 semifinished product Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000005275 alloying Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000010835 comparative analysis Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种超结构LED芯片，包括键合衬底和发光层级结构，所述键合衬底与发光层级结构之间还依次设有第一粘附层、阻挡层、键合层和第二粘附层，所述第一粘附层粘附于键合衬底，所述第二粘附层粘附于发光层级结构；其中，所述第一粘附层为Cr粘附层、Pt粘附层或者Cr/Pt粘附层，所述阻挡层为Ti阻挡层，所述键合层由若干Ni/Sn键合层叠加而成，所述Ni/Sn键合层中，Sn层的厚度为Ni层的厚度的1～8倍，所述第二粘附层为Ti粘附层。本发明还公开了一种超结构LED芯片的制备方法。本发明超结构LED芯片中键合衬底与发光层级结构之间键合良好，电极与基板之间接触良好，使用寿命长。
Description
技术领域
本发明涉及半导体技术领域，具体涉及超结构LED芯片技术领域，尤其涉及一种超结构LED芯片及该超结构LED芯片的制备方法。
背景技术
发光二极管(Light Emitting Diode，简称LED)具有节能、环保、寿命长、体积小等特点，已被广泛应用于室内照明、显示、交通指示等多个领域。近年来，垂直LED芯片由于克服了传统横向结构在效率、散热、可靠性等方面的技术瓶颈，成为了LED技术的主流趋势。
垂直LED芯片通常包括衬底(基座)以及设于衬底上的发光层级结构，发光层级结构包括由n型GaN层、多量子阱发光层及p型GaN层组成的P-N结，由此将电能转化为光能。衬底与发光层级结构通常键合在一起，但是，因为衬底和发光层级结构的待键合表面通常不够平整、键合层与衬底及发光层级结构的键合力有限等等，导致衬底与发光层级结构之间的键合容易失效，进而引起电极与基板之间的接触不良，严重影响垂直LED芯片的使用寿命。
发明内容
为了克服现有技术的不足，本发明的目的之一在于提供一种超结构LED芯片，以克服传统垂直LED芯片存在的因键合面不够平整、键合力有限等引起的键合容易失效、电极与基板之间接触不良、垂直LED芯片的使用寿命短等问题。
本发明的目的之二在于提供一种超结构LED芯片的制备方法，通过该方法制备的超结构LED芯片存在键合衬底与发光层级结构之间键合良好、超结构 LED芯片的使用寿命长等优点。
本发明的目的之一采用如下技术方案实现：
一种超结构LED芯片，包括键合衬底和发光层级结构，所述键合衬底与发光层级结构之间还依次设有第一粘附层、阻挡层、键合层和第二粘附层，所述第一粘附层粘附于键合衬底，所述第二粘附层粘附于发光层级结构；
其中，所述第一粘附层为Cr粘附层、Pt粘附层或者Cr/Pt粘附层，所述阻挡层为Ti阻挡层，所述键合层由若干Ni/Sn键合层叠加而成，所述Ni/Sn键合层中，Sn层的厚度为Ni层的厚度的1～8倍，所述第二粘附层为Ti粘附层。
进一步地，所述键合层由1～20层Ni/Sn键合层叠加而成，所述Ni/Sn键合层中，Sn层的厚度为Ni层的厚度的2倍。
进一步地，所述键合层由2～5层Ni/Sn键合层叠加而成，所述Ni/Sn键合层中，Ni层的厚度为50～100nm，Sn层的厚度为100～200nm。
进一步地，所述第一粘附层的厚度为100～300nm，所述阻挡层的厚度为 100～300nm，所述第二粘附层的厚度为100～300nm。
进一步地，所述发光层级结构包括与第二粘附层粘附的反射层、设置于所述反射层上的p型GaN层，设置于所述p型GaN层上的多量子阱发光层以及设置于所述多量子阱发光层上的n型GaN层。
进一步地，所述发光层级结构包括与第二粘附层粘附的n型电极层、设置于所述n型电极层上的绝缘层、设置于所述绝缘层上的保护层、设置于所述保护层上的反射层、设置于所述反射层上的p型GaN层、设置于所述p型GaN层上的多量子阱发光层以及设置于所述多量子阱发光层上的n型GaN层；
其中，所述n型电极层向外延伸至n型GaN层形成柱电极，所述柱电极依次贯穿绝缘层、保护层、反射层、p型GaN层和多量子阱发光层，所述n型电极层通过柱电极与n型GaN层电导通，所述绝缘层向外延伸至覆盖柱电极的侧面；
其中，所述n型GaN层上还设有槽状结构，所述槽状结构向内凹陷至p型 GaN层并依次贯穿n型GaN层和多量子阱发光层，所述槽状结构中设有p型电极，所述p型电极与p型GaN层电导通。
进一步地，所述绝缘层为SiO2绝缘层和SiNx绝缘层中的一种或者两种组成的复合绝缘层，所述绝缘层的厚度为10～100μm，其中，x取值为1.2～2.5。
本发明的目的之二采用如下技术方案实现：
一种超结构LED芯片的制备方法，包括：
制备待键合的发光层级结构步骤：在生长衬底上生长发光层级结构，继续在发光层级结构上生长第二粘附层以及在第二粘附层上生长第二键合层，制得待键合的发光层级结构；
制备待键合的键合衬底步骤：在键合衬底上依次沉积第一粘附层、阻挡层和第一键合层，制得待键合的键合衬底；
键合步骤：将待键合的键合衬底的第一键合层与待键合的发光层级结构的第二键合层在键合温度为200～400℃、键合压力为2000～6000mBar的条件下键合10～30min，剥离生长衬底得超结构LED芯片。
进一步地，在制备待键合的发光层级结构步骤中，对制得的待键合的发光层级结构的第二键合层表面进行等离子体清洁和氮气枪吹扫处理。
进一步地，在键合步骤中，将第一键合层与第二键合层对准贴紧，然后送入键合机腔室完成键合，键合机腔室中腔体气压为1.0～5.0×10-3mBar。
相比现有技术，本发明的有益效果在于：
(1)本发明超结构LED芯片采用Ni/Sn键合层作为键合材料，Ni层与Sn 层之间的不受表面平整度的影响，金属Ni与金属Sn之间键合力大、粘附力强、键合效果好，并且Ni层与Sn层还能与其它金属层良好的键合，便于将键合衬底与发光层级结构进行良好键合。另外，Ni/Sn键合层的共晶点低，键合温度及压力要求较低，能在保证良好键合质量的前提下，更好地保护键合衬底以及发光层级结构不被破坏。还有，Ni/Sn键合层中的孔洞率比其他键合材料小，更有利于提高键合强度，提升键合有效性和超结构LED芯片的稳定性。
(2)本发明一种超结构LED芯片的制备方法，通过该方法制备的超结构 LED芯片不受键合面平整度的限制，键合衬底与发光层级结构之间键合良好、电极与基板之间接触良好、超结构LED芯片的使用寿命长的特点。另外，该方法采用Ni/Sn键合层作为键合材料，工艺成本低，还能缩短生产周期。
附图说明
图1为本发明超结构LED芯片的结构示意图；
图2为图1中一种实施方式的发光层级结构的结构示意图；
图3为图1中另一种实施方式的发光层级结构的结构示意图；
图4为采用本发明提供的方法进行键合的LED芯片图；
图5为采用常用方法进行键合的LED芯片图；
图中：10、键合衬底；21、第一粘附层；22、阻挡层；23、键合层；24、第二粘附层；30、发光层级结构；31、第一反射层；32、第一p型GaN层；33、第一多量子阱发光层；34、第一n型GaN层；35、第一n型电极；41、n型电极层；411、柱电极；42、绝缘层；43、保护层；44、反射层；45、p型GaN层； 46、多量子阱发光层；47、n型GaN层；48、槽状结构；481、p型电极。
具体实施方式
下面，结合附图以及具体实施方式，对本发明做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
如图1所示，为本发明一种实施方式的超结构LED芯片。该超结构LED芯片包括键合衬底10和发光层级结构30，在键合衬底10与发光层级结构30之间，从下至上依次设有第一粘附层21、阻挡层22、键合层23和第二粘附层24。其中，第一粘附层21的下面粘附于键合衬底10，第一粘附层21的上面粘附于阻挡层22。第二粘附层24的下面粘附于键合层23，第二粘附层24的上面粘附于发光层级结构30。下面，通过实施例1-12来阐述本发明超结构LED芯片的具体结构，其具体组成结构见表1。
表1
如表1所述，键合衬底10为Si衬底，阻挡层22为Ti阻挡层，第二粘附层 24为Ti粘附层。通过键合衬底10-第一粘附层21-阻挡层22-键合层23-第二粘附层24-发光层级结构30逐级连接，将键合衬底10于发光层级结构30键合在一起，第一粘附层21能够良好地粘附于键合衬底10和阻挡层22。阻挡层22用于连接键合层23，同时，阻挡层22还能阻挡键合过程中的高温对键合衬底10 的损坏。第二粘附层24用于同时粘附键合层23和发光层级结构30，也能起到防止键合过程中高温对发光层级结构30损坏的作用。通过键合层23将阻挡层 22和第二粘附层24键合在一起，因为键合层23在高温熔融状态下键合，无需做到表面平整，键合层23与阻挡层22、第二粘附层24的键合力强、粘附紧固，克服了传统垂直LED芯片中需要保证键合面平整的难题，本发明超结构LED芯片中将阻挡层22与第二粘附层24通过键合层23键合在一起，不需要做到表面平整，键合层23与阻挡层22、第二粘附层24高温键合后，退火后合金化并连接在一起，形成紧固的键合层23。
作为优选的实施方式，如图2所示，发光层级结构30从下至上依次为第一反射层31、设置于第一反射层31上的第一p型GaN层32，设置于第一p型GaN 层32上的第一多量子阱发光层33、设置于第一多量子阱发光层33上的第一n 型GaN层34以及设置于第一n型GaN层34上的第一n型电极35，其中，第一反射层31设置于第二粘附层24上。在本实施例中，第一反射层31为常见的 Ag反射层、Ni/Ag反射层、Ni/Ag/Ni/Ag反射层、Ni/Ag/Ni/Ag/Ni/Ag反射层或者Ni/Ag/Ni/Ag/Ni/Ag/Ni/Ag反射层，Ag反射层或者Ni/Ag反射层的厚度优选为 100～400nm。由此，保证了发光层级结构30与键合衬底10之间的良好键合。
作为优选的实施方式，如图3所示，发光层级结构30从下至上依次为与第二粘附层24粘附的n型电极层41、设置于n型电极层41上的绝缘层42、设置于绝缘层42上的保护层43、设置于保护层43上的反射层44、设置于反射层44 上的p型GaN层45、设置于p型GaN层45上的多量子阱发光层46以及设置于多量子阱发光层46上的n型GaN层47。其中，n型电极层41向上延伸至n 型GaN层47形成柱电极411(在本实施例中，n型电极层41嵌入到n型GaN 层47内部，使得n型电极层41与n型GaN层47电导通。在其它实施例中，n 型电极层41也可以延伸到n型GaN层47的表面，仅需保证n型电极层41与n 型GaN层47接触并电导通即可)。柱电极411依次贯穿绝缘层42、保护层43、反射层44、p型GaN层45和多量子阱发光层46，n型电极层41通过柱电极411 与n型GaN层47电导通。同时，绝缘层42向上延伸至覆盖柱电极411的外周侧面，确保柱电极411与保护层43、反射层44、p型GaN层45和多量子阱发光层46之间不导通(绝缘)。其中，n型GaN层47上还设有槽状结构48，槽状结构48向下凹陷至p型GaN层45(在本实施例中，槽状结构48嵌入至p型 GaN层45的内部，在其它实施例中，槽状结构48也可以仅凹陷至p型GaN层 45的表面)，槽状结构48从上往下依次贯穿n型GaN层47和多量子阱发光层 46，槽状结构48中设有p型电极481，p型电极481与p型GaN层电45电导通并与n型GaN层47、多量子阱发光层46不导通。使用该超结构LED芯片时，因为p型电极481与p型GaN层45电导通，从p型电极481输送出的做功电流可以直接传输至p型GaN层45，进一步跨过多量子阱发光层46并将电能转化为光能，最后电流输送至n型GaN层47。n型电极层41通过柱电极411与n 型GaN层47电导通，电流最终通过柱电极411和n型电极层41传输出去，形成电路回路结构。由于n型电极层41设置于多量子阱发光层46的底部并通过柱电极411与n型GaN层47电导通，因此n型电极层41不会阻挡超结构LED 芯片的光路，从多量子阱发光层46发射的光可以顺利从超结构LED芯片的上方射出，增加了发光面积，从而也提升了发光效率；同时，由于柱电极411及覆盖在柱电极411的外周侧面上的绝缘层42贯穿p型GaN层45、多量子阱发光层46以及n型GaN层47，形成通孔结构，使得电流的扩散效应更均匀，从而提升了超结构LED芯片发光的均匀性和强度。另外，通过设置槽状结构48，使得p型电极481穿过多量子阱发光层46与p型GaN层45直接接触(即电导通)，p型电极481处于多量子阱发光层46的下方或者部分p型电极481处于多量子阱发光层46的下方，能够尽可能地降低p型电极481对光路的阻挡效应，增强发光效率。
以下将以实施例13-30具体阐述一种超结构LED芯片的发光层级结构30具体组成，见表2-4。
表2
表3
| 实施例19 | 实施例20 | 实施例21 | 实施例22 | 实施例23 | 实施例24 | |
| n型电极层 | Ti/Au | Ti/W | Ti/Pt | Ti/Au/W | Ti/Au/Pt/W | Ti/Al/Ti/Au |
| p型电极 | Pt/Au/Cr | Pt/Cr | Cr/Pt/Au | Au/Pt | Au/Cr/Pt | Au/Pt |
| 绝缘层 | SiN0.4 | SiO2 | SiN3 | SiO2/SiN2.7 | SiN0.4/SiO2 | SiN1.5 |
| 绝缘层的厚度(μm) | 10 | 20 | 40 | 100 | 40 | 50 |
| 保护层的厚度(nm) | 100 | 100 | 90 | 60 | 80 | 40 |
| 反射层中Ni/Ag层(层数) | 15 | 17 | 20 | 5 | 10 | 2 |
| 反射层的厚度(nm) | 300 | 350 | 400 | 150 | 200 | 100 |
| 柱电极的横截面 | 圆形 | 圆形 | 圆形 | 圆形 | 圆形 | 圆形 |
| 柱电极的半径(μm) | 30 | 50 | 50 | 20 | 30 | 40 |
| 柱电极之间的距离(μm) | 300 | 400 | 250 | 350 | 350 | 500 |
表4
表1-3中，实施例13-30中的“/”表示为分层生长的金属层或者化合物层，例如实施例30中，n型电极层41可以为Pt/W/Au/Ti/Al，表示为按照先后次序依次在绝缘层42上逐层生长Pt层、W层、Au层、Ti层和Al层，五层单独生长的金属层经过退火后发生合金化，成为n型电极层41。在本发明超结构LED芯片中，n型电极层41、p型电极481和绝缘层42均可以是上述逐层生长而成。实施例13-30中的保护层43均为Ti保护层。绝缘层42、保护层43和反射层44的厚度表示为整体绝缘层42的厚度、整体保护层43的厚度和整体反射层44的厚度。柱电极411的横截面可以为圆形或者正六边形。柱电极411的半径表示为：柱电极411的横截面为圆形时，圆形的半径；或者表示为：柱电极411的横截面为正六边形时，正六边形的外接圆的半径。柱电极411之间的距离表示为：柱电极411的横截面为圆形或者正六边形时，圆形的圆心或者正六边形的外接圆的圆心之间的距离(即中心线之间的距离)。实施例13-30中的柱电极411 的组成结构与n型电极层41的组成结构相同。
以下，通过实施例31-32具体阐述本发明一种超结构LED芯片的制备方法。
实施例31
步骤1：采用金属有机化合物气相沉积技术在硅衬底表面依次生长300nm 厚的AlN缓冲层、700nm厚的非掺杂GaN层、2000nm厚的n型GaN层、120nm 厚的多量子阱发光层及200nm厚的p型GaN层。
步骤2：在p型GaN层上采用电子束蒸发设备依次沉积100nm厚的 Ni/Ag/Ni/Ag反射层及20nm厚的Ti保护层。
步骤3：采用ICP刻蚀技术，在Ti保护层上形成贯穿Ti保护层、反射层、 p型GaN层、多量子阱发光层及部分n型GaN层的通孔结构，通孔结构的底部位于n型GaN层内。
步骤4：采用PECVD在Ti保护层上及通孔结构内沉积10μm厚的SiO2绝缘层。
步骤5：采用选择性酸腐去除通孔结构底部的SiO2绝缘层，通孔结构内绝缘层完全覆盖通孔结构内侧壁，仅暴露出通孔结构底部区域。
步骤6：采用磁控溅射的方式在绝缘层上及通孔结构内沉积Ti/Al/Ti/Au层作为n型电极层。
步骤7：在步骤6得到的n型电极层上蒸发Ti粘附层作为第二粘附层，继续在第二粘附层上蒸发Ni/Sn/Ni/Sn/Ni键合层作为第二键合层。Ti粘附层的厚度为100nm，每一Ni层的厚度为100nm，每一Sn层的厚度为200nm，制得待键合的发光层级结构。
步骤8：在用于键合的硅衬底的正面蒸发Cr/Pt粘附层作为第一粘附层，Cr 层的厚度为150nm，Pt层的厚度为100nm。在第一粘附层上蒸发Ti阻挡层，Ti 阻挡层的厚度为200nm。在Ti阻挡层上蒸发Ni/Sn/Ni作为第一键合层，每一 Ni层的厚度为100nm，Sn层的厚度为200nm，制得待键合的键合衬底。
步骤9：将步骤7得到的待键合的发光层级结构的表面进行等离子体清洁和氮气枪吹扫处理，并与步骤8得到的待键合的键合衬底的表面在光学对准系统中对准贴合，利用机械夹具固定好，再转移至键合机腔室中完成键合，键合温度为200℃，键合时间为30min，键合压力为2000mBar，腔体气压为1.0×10-3mBar，制得LED芯片半成品。
步骤10：将步骤9键合后的LED芯片半成品的原生长衬底(Si衬底)用减薄机研磨减薄至30μm，再采用等离子体干法刻蚀机去除剩余的原生长衬底、缓冲层和非掺杂GaN层，暴露出n型GaN层。
步骤11：采用ICP刻蚀或酸腐处理暴露出的n型GaN层表面，使其表面变得粗糙，便于电导通。
步骤12：采用光刻技术刻蚀n型GaN层表面，从n型GaN层蚀刻到p型 GaN层以暴露出局部的p型GaN层，得槽状结构。
步骤13：采用电子束蒸发设备在槽状结构的底部(即暴露出的p型GaN表面)沉积Cr/Pt/Au作为p型电极，Cr层的厚度为100nm，Pt层的厚度为200nm， Au层的厚度为30nm。由此，制得超结构LED芯片。
实施例32
步骤1：采用金属有机化合物气相沉积技术在蓝宝石衬底表面依次生长 1200nm厚的非掺杂GaN层、2500nm厚的n型GaN层、150nm厚的多量子阱发光层及200nm厚的p型GaN层。
步骤2：在p型GaN层上采用热蒸镀设备依次沉积400nm厚的Ni/Ag/Ni/Ag 反射层及100nm厚的Ti保护层。
步骤3：采用ICP刻蚀技术，在Ti保护层上形成贯穿Ti保护层、反射层、 p型GaN层、多量子阱发光层及部分n型GaN层的通孔结构，通孔结构的底部位于n型GaN层内。
步骤4：采用PECVD在Ti保护层上及通孔结构内沉积10μm厚的SiN1.8绝缘层。
步骤5：采用选择性酸腐去除通孔结构底部的SiN1.8绝缘层，通孔结构内绝缘层完全覆盖通孔结构内侧壁，仅暴露出通孔结构底部区域。
步骤6：采用磁控溅射的方式在绝缘层上及通孔结构内沉积Ti/Al/Ti/Au层作为n型电极层。
步骤7：在步骤6得到的n型电极层上蒸发Ti粘附层作为第二粘附层，继续在第二粘附层上蒸发Ni/Sn/Ni/Sn/Ni/Sn/Ni键合层作为第二键合层。Ti粘附层的厚度为200nm，每一Ni层的厚度为150nm，每一Sn层的厚度为300nm，制得待键合的发光层级结构。
步骤8：在用于键合的硅衬底的正面蒸发Cr/Pt粘附层作为第一粘附层，Cr 层的厚度为100nm，Pt层的厚度为100nm。在第一粘附层上蒸发Ti阻挡层，Ti 阻挡层的厚度为200nm。在Ti阻挡层上蒸发Ni/Sn/Ni作为第一键合层，每一 Ni层的厚度为150nm，Sn层的厚度为300nm，制得待键合的键合衬底。
步骤9：将步骤7得到的待键合的发光层级结构的表面进行等离子体清洁和氮气枪吹扫处理，并与步骤8得到的待键合的键合衬底的表面在光学对准系统中对准贴合，利用机械夹具固定好，再转移至键合机腔室中完成键合，键合温度为400℃，键合时间为10min，键合压力为6000mBar，腔体气压为5.0×10-3mBar，制得LED芯片半成品。
步骤10：将步骤9键合后的LED芯片半成品的原生长衬底(蓝宝石衬底) 和非掺杂GaN层用紫外准分子激光的激光剥离，暴露出n型GaN层。
步骤11：采用ICP刻蚀或酸腐处理暴露出的n型GaN层表面，使其表面变得粗糙。
步骤12：采用ICP蚀刻技术刻蚀n型GaN层表面，从n型GaN层蚀刻到p 型GaN层以暴露出局部的p型GaN层，得槽状结构。
步骤13：采用电子束蒸发设备在槽状结构的底部(即暴露出的p型GaN表面)沉积Cr/Pt/Au作为p型电极，Cr层的厚度为200nm，Pt层的厚度为500nm， Au层的厚度为10nm。由此，制得超结构LED芯片。
测试实施例31-32制备超结构LED芯片的键合效果。
测试方法：采用超声波显微镜表征芯片键合后的效果。测试对象：(1)对照组：采用常规方法键合得到的超结构LED芯片；(2)试验组：通过本发明一种超结构LED芯片的制备方法键合得到的超结构LED芯片。
如图4所示，为采用本发明提供的方法进行键合的LED芯片，图5为采用常用方法进行键合的LED芯片。对比分析图4及图5显示的键合效果表明，采用本发明提供的超结构LED芯片制备方法能够实现芯片与键合衬底的完整键合，而采用常规方法键合而得的芯片中容易出现大空鼓，导致芯片容易从键合衬底上剥落，键合失效，使用寿命短。
上述实施方式仅为本发明的优选实施方式，不能以此来限定本发明保护的范围，本领域的技术人员在本发明的基础上所做的任何非实质性的变化及替换均属于本发明所要求保护的范围。
Claims (10)
1.一种超结构LED芯片，其特征在于，包括键合衬底和发光层级结构，所述键合衬底与发光层级结构之间还依次设有第一粘附层、阻挡层、键合层和第二粘附层，所述第一粘附层粘附于键合衬底，所述第二粘附层粘附于发光层级结构；
其中，所述第一粘附层为Cr粘附层、Pt粘附层或者Cr/Pt粘附层，所述阻挡层为Ti阻挡层，所述键合层由若干Ni/Sn键合层叠加而成，所述Ni/Sn键合层中，Sn层的厚度为Ni层的厚度的1～8倍，所述第二粘附层为Ti粘附层。
2.如权利要求1所述的超结构LED芯片，其特征在于，所述键合层由1～20层Ni/Sn键合层叠加而成，所述Ni/Sn键合层中，Sn层的厚度为Ni层的厚度的2倍。
3.如权利要求1所述的超结构LED芯片，其特征在于，所述键合层由2～5层Ni/Sn键合层叠加而成，所述Ni/Sn键合层中，Ni层的厚度为50～100nm，Sn层的厚度为100～200nm。
4.如权利要求1所述的超结构LED芯片，其特征在于，所述第一粘附层的厚度为100～300nm，所述阻挡层的厚度为100～300nm，所述第二粘附层的厚度为100～300nm。
5.如权利要求1-4任一项所述的超结构LED芯片，其特征在于，所述发光层级结构包括与第二粘附层粘附的反射层、设置于所述反射层上的p型GaN层，设置于所述p型GaN层上的多量子阱发光层以及设置于所述多量子阱发光层上的n型GaN层。
6.如权利要求1-4任一项所述的超结构LED芯片，其特征在于，所述发光层级结构包括与第二粘附层粘附的n型电极层、设置于所述n型电极层上的绝缘层、设置于所述绝缘层上的保护层、设置于所述保护层上的反射层、设置于所述反射层上的p型GaN层、设置于所述p型GaN层上的多量子阱发光层以及设置于所述多量子阱发光层上的n型GaN层；
其中，所述n型电极层向外延伸至n型GaN层形成柱电极，所述柱电极依次贯穿绝缘层、保护层、反射层、p型GaN层和多量子阱发光层，所述n型电极层通过柱电极与n型GaN层电导通，所述绝缘层向外延伸至覆盖柱电极的侧面；
其中，所述n型GaN层上还设有槽状结构，所述槽状结构向内凹陷至p型GaN层并依次贯穿n型GaN层和多量子阱发光层，所述槽状结构中设有p型电极，所述p型电极与p型GaN层电导通。
7.如权利要求6所述的超结构LED芯片，其特征在于，所述绝缘层为SiO2绝缘层和SiNx绝缘层中的一种或者两种组成的复合绝缘层，所述绝缘层的厚度为10～100μm，其中，x取值为0.4～4。
8.一种超结构LED芯片的制备方法，其特征在于，包括：
制备待键合的发光层级结构步骤：在生长衬底上生长发光层级结构，继续在发光层级结构上生长第二粘附层以及在第二粘附层上生长第二键合层，制得待键合的发光层级结构；
制备待键合的键合衬底步骤：在键合衬底上依次沉积第一粘附层、阻挡层和第一键合层，制得待键合的键合衬底；
键合步骤：将待键合的键合衬底的第一键合层与待键合的发光层级结构的第二键合层在键合温度为200～400℃、键合压力为2000～6000mBar的条件下键合10～30min，剥离生长衬底得超结构LED芯片。
9.如权利要求8所述的超结构LED芯片的制备方法，其特征在于，在制备待键合的发光层级结构步骤中，对制得的待键合的发光层级结构的第二键合层表面进行等离子体清洁和氮气枪吹扫处理。
10.如权利要求8所述的超结构LED芯片的制备方法，其特征在于，在键合步骤中，将第一键合层与第二键合层对准贴紧，然后送入键合机腔室完成键合，键合机腔室中腔体气压为1.0～10-3mBar。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810027476.2A CN108389954B (zh) | 2018-01-11 | 2018-01-11 | 一种超结构led芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810027476.2A CN108389954B (zh) | 2018-01-11 | 2018-01-11 | 一种超结构led芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108389954A true CN108389954A (zh) | 2018-08-10 |
| CN108389954B CN108389954B (zh) | 2019-11-22 |
Family
ID=63076107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810027476.2A Active CN108389954B (zh) | 2018-01-11 | 2018-01-11 | 一种超结构led芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108389954B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110416379A (zh) * | 2019-07-17 | 2019-11-05 | 南京中电熊猫平板显示科技有限公司 | 一种微型发光二极管器件、显示器及其制造方法 |
| CN111244244A (zh) * | 2020-03-23 | 2020-06-05 | 华引芯（武汉）科技有限公司 | 一种大功率led芯片及其制作方法 |
| CN111430522A (zh) * | 2020-05-09 | 2020-07-17 | 东莞市中晶半导体科技有限公司 | Led芯片、led显示屏模组及制作方法 |
| CN112928194A (zh) * | 2021-01-25 | 2021-06-08 | 上海大学 | 一种倒装Micro LED芯片与基板的键合方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101207172A (zh) * | 2007-11-30 | 2008-06-25 | 厦门三安电子有限公司 | 一种倒梯形微结构高亮度发光二极管及其制作方法 |
| US20080246051A1 (en) * | 2007-04-06 | 2008-10-09 | Kabushiki Kaisha Toshiba | Light emitting apparatus and method for manufacturing same |
| CN101369599A (zh) * | 2008-07-11 | 2009-02-18 | 北京大学 | 氮化镓基器件的欧姆接触及其制备方法 |
| CN102694089A (zh) * | 2012-06-06 | 2012-09-26 | 杭州士兰明芯科技有限公司 | Led芯片键合方法及led芯片 |
| CN104576872A (zh) * | 2013-10-12 | 2015-04-29 | 山东浪潮华光光电子股份有限公司 | 一种半导体发光二极管芯片及其制作方法 |
| CN106711291A (zh) * | 2015-11-13 | 2017-05-24 | 映瑞光电科技(上海)有限公司 | 一种led垂直芯片结构及其制作方法 |
-
2018
- 2018-01-11 CN CN201810027476.2A patent/CN108389954B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080246051A1 (en) * | 2007-04-06 | 2008-10-09 | Kabushiki Kaisha Toshiba | Light emitting apparatus and method for manufacturing same |
| CN101207172A (zh) * | 2007-11-30 | 2008-06-25 | 厦门三安电子有限公司 | 一种倒梯形微结构高亮度发光二极管及其制作方法 |
| CN101369599A (zh) * | 2008-07-11 | 2009-02-18 | 北京大学 | 氮化镓基器件的欧姆接触及其制备方法 |
| CN102694089A (zh) * | 2012-06-06 | 2012-09-26 | 杭州士兰明芯科技有限公司 | Led芯片键合方法及led芯片 |
| CN104576872A (zh) * | 2013-10-12 | 2015-04-29 | 山东浪潮华光光电子股份有限公司 | 一种半导体发光二极管芯片及其制作方法 |
| CN106711291A (zh) * | 2015-11-13 | 2017-05-24 | 映瑞光电科技(上海)有限公司 | 一种led垂直芯片结构及其制作方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110416379A (zh) * | 2019-07-17 | 2019-11-05 | 南京中电熊猫平板显示科技有限公司 | 一种微型发光二极管器件、显示器及其制造方法 |
| CN111244244A (zh) * | 2020-03-23 | 2020-06-05 | 华引芯（武汉）科技有限公司 | 一种大功率led芯片及其制作方法 |
| CN111244244B (zh) * | 2020-03-23 | 2021-03-30 | 华引芯（武汉）科技有限公司 | 一种大功率led芯片及其制作方法 |
| CN111430522A (zh) * | 2020-05-09 | 2020-07-17 | 东莞市中晶半导体科技有限公司 | Led芯片、led显示屏模组及制作方法 |
| CN112928194A (zh) * | 2021-01-25 | 2021-06-08 | 上海大学 | 一种倒装Micro LED芯片与基板的键合方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108389954B (zh) | 2019-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108389954B (zh) | 一种超结构led芯片及其制备方法 | |
| US9219194B2 (en) | Flip-chip light emitting diode and fabrication method | |
| US7704764B2 (en) | Fabrication method of GaN power LEDs with electrodes formed by composite optical coatings | |
| US8664026B2 (en) | Method for fabricating semiconductor lighting chip | |
| US20110097832A1 (en) | Method for fabricating led device | |
| CN103178179B (zh) | 一种双面图形的硅化物复合衬底GaN基LED芯片及其制作方法 | |
| CN101325237A (zh) | 一种发光二极管芯片及其制造方法 | |
| US20110140081A1 (en) | Method for fabricating semiconductor light-emitting device with double-sided passivation | |
| WO2019174396A1 (zh) | 发光二极管芯片结构及其制作方法 | |
| CN102324450A (zh) | GaN基发光二极管芯片及其制备方法 | |
| CN104157765A (zh) | 一种半导体发光器件及其制作方法 | |
| CN108933187A (zh) | 一种发光面为特定平面几何图形的led芯片及其制备方法 | |
| CN110265520A (zh) | 优化电流分布的嵌入式电极结构led芯片及其制备方法 | |
| CN111599910A (zh) | 一种垂直结构led芯片及其制备方法 | |
| CN101515622A (zh) | 表面粗化的发光二极管芯片及其制造方法 | |
| CN108400213A (zh) | 具有占空比优化的通孔超结构的led芯片及其制备方法 | |
| CN102983231B (zh) | 具有四方环状结构反射层的发光二极管的制造方法 | |
| CN105762244B (zh) | 一种垂直结构白光led芯片及其制备方法 | |
| CN102651438A (zh) | 衬底、该衬底的制备方法及具有该衬底的芯片 | |
| WO2018054187A1 (zh) | 一种发光二极管及其制作方法 | |
| CN111710761A (zh) | 一种led芯片制备方法 | |
| CN108461593B (zh) | 具有纳米级二氧化硅光栅钝化层的GaN基发光二极管及其加工方法 | |
| CN109873062B (zh) | 一种带有复合反射镜的AlGaInP红色发光二极管器件结构 | |
| US20120196391A1 (en) | Method for fabricating semiconductor lighting chip | |
| CN114744089A (zh) | 一种uvc led芯片及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A super structure LED chip and its preparation method Effective date of registration: 20220520 Granted publication date: 20191122 Pledgee: Bank of China Limited by Share Ltd. Heyuan branch Pledgor: HEYUAN CHOICORE PHOTOELECTRIC TECHNOLOGY Co.,Ltd. Registration number: Y2022980006017 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |