CN109326694A - 发光二极管的制造方法及发光二极管芯片 - Google Patents

发光二极管的制造方法及发光二极管芯片 Download PDF

Info

Publication number
CN109326694A
CN109326694A CN201811283379.6A CN201811283379A CN109326694A CN 109326694 A CN109326694 A CN 109326694A CN 201811283379 A CN201811283379 A CN 201811283379A CN 109326694 A CN109326694 A CN 109326694A
Authority
CN
China
Prior art keywords
layer
tin
nickel
metal
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811283379.6A
Other languages
English (en)
Other versions
CN109326694B (zh
Inventor
邹微微
徐洲
李波
杭伟
赵鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangzhou Changelight Co Ltd
Original Assignee
Yangzhou Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangzhou Changelight Co Ltd filed Critical Yangzhou Changelight Co Ltd
Priority to CN201811283379.6A priority Critical patent/CN109326694B/zh
Publication of CN109326694A publication Critical patent/CN109326694A/zh
Application granted granted Critical
Publication of CN109326694B publication Critical patent/CN109326694B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Abstract

本发明提供了一种发光二极管的制造方法及发光二极管芯片，涉及半导体发光二极管LED的技术领域，通过在外延片和硅片上生成键合层，该键合层由钛金属层、锡镍金属层构成，并将键合层在预设的键合条件下进行键合生成片源，并通过一系列的过程生成LED。本发明提供的发光二极管的制造方法及发光二极管芯片中，因镍锡焊料相对金金焊料的成本较低，故通过采用钛、镍、锡金属作为键合层减小了产品制作的成本，同时使用该键合层制造LED时采用低温进行键合，减小了键合过程中产生的应力，提高了产品后期制作的成品率。

Description

发光二极管的制造方法及发光二极管芯片
技术领域
本发明涉及半导体发光二极管(Light Emitting Diode，LED)的技术领域，尤其是涉及一种LED的制造方法及LED芯片。
背景技术
随着信息时代的到来，半导体行业迅猛发展，LED作为一种半导体发光器件开始迅速发展，LED包括正装芯片和倒装芯片，其中，倒装芯片由于制作工艺简单、性能优良被广泛应用，而半导体晶圆键合在倒装芯片制造领域的作用日益增加，键合技术的好坏会直接影响着产品的成品率、出光效率、产品信赖性等。同时，随着LED的迅速发展，LED的制造成本也逐渐成为人们关注的重点。
在现有技术中，在LED倒装芯片的制造领域中比较成熟的键合技术为金-金(Au-Au)键合技术，但是金-金键合成本较高，而且金-金键合需要在相对高温度下进行，高温会使得键合过程中产生较大的应力，影响产品后期制作的成品率，从而也会增加产品制造成本。
发明内容
有鉴于此，本发明的目的在于提供一种发光二极管的制造方法以及发光二极管芯片，以缓解现有技术中存在的选择金-金键合时，键合材料成本高，同时高温使得金-金键合过程中会产生较大的应力，影响产品后期制作的成品率，成品率低导致的高成本的技术问题。
第一方面，本发明实施例提供了一种发光二极管的制造方法，该制造方法包括：
在砷化镓衬底上外延制作外延片；
在外延片表面生长反射镜介质膜层，在反射镜介质膜层上制作介质孔；
在反射镜介质膜层表面制作全角反射镜ODR金属层，ODR金属层通过介质孔与外延片的P型窗口层相连；
制作硅片，在ODR金属层的表面以及硅片的第一表面分别镀键合层，键合层包括钛金属层和锡镍结构层；
将ODR金属层上的键合层与硅片上的键合层在预设的条件下进行键合，形成片源；
去除外延片的砷化镓衬底、缓冲层以及腐蚀截止层，暴露外延片的出N型欧姆接触层；
在N型欧姆接触层上沉积二氧化硅，形成二氧化硅膜层，在二氧化硅膜层上，通过正胶光刻工艺，制作出第一光刻图形；
根据第一光刻图形，刻蚀二氧化硅膜层以及N型欧姆接触层，去掉刻蚀后的片源表面的正胶以及二氧化硅膜层，暴露出刻蚀后的N型欧姆接触层，刻蚀后的N型欧姆接触层为第二N型欧姆接触层；
在第二N型欧姆接触层上，光刻定义出N面电极图形，根据N面电极图形制作N面电极；
在制作了N面电极后的片源上光刻出片源的台面图形，根据台面图形，干蚀刻出片源的切割道，切割道的深度至少要达到外延片的P型窗口层；
在外延片上的N面粗化层光刻出粗化图形，根据粗化图形，通过湿法粗化的方法将外延片的N面粗化层的表面粗化；
在粗化后的片源的侧表面以及N面粗化层的边缘沉积保护层；
在硅片的第二表面，将硅片减薄，在减薄后的硅片的第二表面制作P面电极；
对制作P面电极后的片源进行切割及裂片形成发光二极管。
结合第一方面，本发明实施例提供了第一方面的第一种可能的实施方式，其中，在砷化镓衬底上外延制作外延片，包括：
在砷化镓衬底上依次外延制作缓冲层、腐蚀截止层、N型欧姆接触层、N面粗化层、N型电流扩展层、N型限制层、多量子阱有源层、P型限制层、过渡层、P型窗口层。
结合第一方面，本发明实施例提供了第一方面的第二种可能的实施方式，其中，在反射镜介质膜层表面制作ODR金属层，包括：
在反射镜介质膜层的表面依次镀金、锌化金、金，形成ODR金属层。
结合第一方面，本发明实施例提供了第一方面的第三种可能的实施方式，其中，在ODR金属层的表面以及硅片的第一表面分别镀键合层，包括：
在ODR金属层表面以及硅片的第一表面镀钛，形成钛金属层，在钛金属层上依次镀锡、镍，形成锡镍结构层。
结合第一方面第三种可能的实施方式，本发明实施例提供了第一方面的第四种可能的实施方式，其中，钛金属层的厚度范围为2-5千埃，锡镍结构层中，锡的厚度范围为2-7微米，镍的厚度范围为1-4微米。
结合第一方面，本发明实施例提供了第一方面的第五种可能的实施方式，其中，锡镍结构层包括：锡镍第一结构层以及位于锡镍第一结构层上的锡镍第二结构层；
锡镍第一结构层包括锡金属第一层、镍金属第一层；
锡镍第二结构层包括锡金属第二层、镍金属第二层，锡金属第二层位于镍金属第一层上。
结合第一方面第五种可能的实施方式，本发明实施例提供了第一方面的第六种可能的实施方式，其中，键合层中钛金属层的厚度范围为2-5千埃，锡金属第一层的厚度范围为1-3微米，镍金属第一层的厚度范围为1-3微米，锡金属第二层的厚度范围为2-7微米，镍金属第二层的厚度范围为1-3微米。
结合第一方面至第一方面第六种可能的实施方式，本发明实施例提供了第一方面的第七种可能的实施方式，其中，将ODR金属层上的键合层与硅片上的键合层在预设的条件下进行键合，包括：
将ODR金属层上的键合层与硅片的键合层相对放置在键合机台中，选取预设的键合程序，驱动键合机台按照预设的条件开始键合。
结合第一方面至第一方面第六种可能的实施方式，本发明实施例提供了第一方面的第八种可能的实施方式，其中，预设的条件为：键合压力范围为6000kg-10000kg，键合温度范围为230℃-280℃，键合时间范围为100s-150s。
第二方面，本发明实施例还提供一种发光二极管芯片，该芯片是基于第一方面所述的制造方法制造形成。
本发明实施例带来了以下有益效果：本发明实施例提供的发光二极管的制造方法以及发光二极管芯片，通过在砷化镓衬底上外延制作外延片，在外延片表面生长反射镜介质膜层，在反射镜介质膜层上制作介质孔；在反射镜介质膜层表面制作全角反射镜ODR金属层；在ODR金属层的表面以及硅片的第一表面分别镀键合层，键合层包括钛金属层和锡镍结构层；将ODR金属层上的键合层与硅片上的键合层在预设的条件下进行键合，形成片源；去除外延片的砷化镓衬底、缓冲层、腐蚀截止层，暴露出外延片的N型欧姆接触层；在N型欧姆接触层上沉积二氧化硅，形成二氧化硅膜层，在二氧化硅膜层上制作出第一光刻图形；根据第一光刻图形，刻蚀二氧化硅膜层以及N型欧姆接触层，去掉刻蚀后的片源表面的正胶以及二氧化硅膜层；在刻蚀后的N型欧姆接触层上，制作N面电极；在制作了N面电极后的片源上光刻出片源的台面图形，根据台面图形干蚀刻出片源的切割道；在片源上光刻出粗化图形，通过湿法粗化的方法将N面粗化层的表面粗化；在粗化后的片源的侧表面以及N面粗化层的边缘沉积保护层；在减薄后的硅片的第二表面制作P面电极；对制作P面电极后的片源进行切割及裂片形成LED，本发明实施例提供的发光二极管的制造方法通过采用钛金属层、锡镍结构层构成键合层，并将键合层在预设的条件下进行键合，使得发光二极管在制造过程中的键合温度较低，减小了键合过程中产生的应力，提高了产品后期制作的成品率，减小了产品的制作成本。
本发明的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种LED的制造方法的流程图；
图2为本发明实施例提供的一种外延片的截面示意图；
图3为本发明实施例提供的一种片源中的芯粒的截面示意图；
图4为本发明实施例提供的第二种片源中的芯粒的截面示意图。
图标：201-砷化镓衬底；202-缓冲层；203-腐蚀截止层；204-N型欧姆接触层；205-N面粗化层；206-N型电流扩展层；207-N型限制层；208-多量子阱有源层；209-P型限制层；210-过渡层；211-P型窗口层；212-反射镜介质膜层；213-介质孔；214-ODR金属层；215-键合层；216-硅片；217-第二N型欧姆接触层；218-N面电极；219-P面电极；220-保护层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
现有技术中，在LED倒装芯片的制造领域中比较成熟的键合技术为金-金键合技术，但是金-金键合成本较高，而且金-金键合需要在相对高温度下进行，高温会使得键合过程产生较大的应力，影响产品后期制作成品率，从而增加产品制造成本。基于此，本发明实施例提供的一种发光二极管的制造方法，可以在键合过程中降低键合的温度，进而减小了键合过程中产生的应力，同时降低了产品制造成本。
为便于对本实施例进行理解，首先对本发明实施例所公开的一种LED的制造方法进行详细介绍。
实施例一：
本发明实施例提供了一种LED的制造方法，参见图1所示的一种LED的制造方法的流程图，该方法包括如下步骤：
步骤S101，在砷化镓(GaAs)衬底201上外延制作外延片；
本发明实施例中，作为一可选实施例，在砷化镓衬底201上外延制作外延片，如图2所示的是一种外延片的截面示意图，包括：
在砷化镓衬底201的一个表面上依次外延制作缓冲层202、腐蚀截止层203、N型欧姆接触层204、N面粗化层205、N型电流扩展层206、N型限制层207、多量子阱(MQW，MultipleQuantum Well)有源层208、P型限制层209、过渡层210、P型窗口层211，形成外延片。
本发明实施例中，缓冲层202、过渡层210的作用为改善晶格失配问题，使得晶格匹配好，减小晶格失配对外延片质量的影响；腐蚀截止层203的作用是保护N型欧姆接触层204，防止在制作过程中N型欧姆接触层204被腐蚀；N型欧姆接触层204的作用是与后续制作的N面电极218实现欧姆接触；N面粗化层205的作用是为后续制作过程中的粗化过程提供准备，进而提高出光效率；N型电流扩展层206的作用是将N型电流进行扩展；N型限制层207与P型限制层209的作用是限制MQW有源层208区域上的载流子的流失；P型窗口层211的作用是与后续制作的P面电极219实现欧姆接触，该P型窗口层211为磷化镓(GaP)层。
步骤S102，在外延片表面生长反射镜介质膜层212，在反射镜介质膜层212上制作介质孔213；
本发明实施例中，作为一可选实施例，在外延片远离砷化镓衬底201的表面生长反射镜介质膜层212，即在外延片的P型窗口层211表面沉积二氟化镁(MgF2)，形成反射镜介质膜层212。该反射镜介质膜层212不导电，同时可以实现反光的效果。进一步的，采用Lift-off剥离方法，在该反射镜介质膜层212上制作介质孔213，并采用热退火工艺处理该外延片，使得反射镜介质膜层212与外延片上P型窗口层211的粘附性好，其中，介质孔213的数量为多个，多个介质孔213均匀分布在反射镜介质膜层212的边缘。
步骤S103，在反射镜介质膜层212表面制作全角反射镜(Omni-DirectionalReflector，ODR)金属层214，该ODR金属层214通过介质孔213与外延片的P型窗口层211相连；
本发明实施例中，ODR金属层214用于反射光线，其中，ODR金属层214通过介质孔213与P型窗口层211相连，实现ODR金属层214与外延片的P型窗口层211的连通，进而实现电流传导功能。
本发明实施例中，ODR金属层214与外延片的N型欧姆接触层204形成PN电流导通的结构。
步骤S104，制作硅片216，在ODR金属层214的表面以及硅片216的第一表面分别镀键合层215，所述键合层215包括钛金属层和锡镍结构层；
本发明实施例中，键合层215包括钛金属层和锡镍结构层，具体的，该键合层215中的锡镍结构层可以为单层或多层。
步骤S105，将ODR金属层214上的键合层215与硅片216上的键合层215在预设的条件下进行键合，形成片源；
本发明实施例中，将ODR金属层214上的键合层215，即外延片上的键合层215与硅片216的键合层215相对放置在键合机台中，选取相应的键合程序，驱动键合机台按照预设的条件开始键合，形成片源，该片源上包括多个芯粒。
步骤S106，去除外延片的GaAs衬底201、缓冲层202以及腐蚀截止层203，暴露出外延片的N型欧姆接触层204；
本发明实施例中，将片源的GaAs衬底201、缓冲层202以及腐蚀截止层203去除掉，为后续的制作过程做准备。
步骤S107，在N型欧姆接触层204上沉积二氧化硅(SiO2)，形成SiO2膜层，在SiO2膜层上，通过正胶光刻工艺，制作出第一光刻图形；
本发明实施例中，在N型欧姆接触层204上沉积SiO2，该SiO2的厚度可以为为埃格斯特朗单位，在N型欧姆接触层204上沉积SiO2是为了保护N型欧姆接触层204，防止在后续制作过程中对N型欧姆接触层204造成损害，进而影响了片源的性能。具体的，第一光刻图形可以为环形，其中，制作第一光刻图形是为了为后续的刻蚀工艺做准备。
步骤S108，根据第一光刻图形，刻蚀SiO2膜层以及N型欧姆接触层204，去掉刻蚀后的片源表面的正胶以及SiO2膜层，暴露出刻蚀后的N型欧姆接触层，刻蚀后的N型欧姆接触层为第二N型欧姆接触层217；
本发明实施例中，如果不在N型欧姆接触层204上沉积SiO2，直接刻蚀该N型欧姆接触层204会造成刻蚀后的N型欧姆接触层即第二N型欧姆接触层217的图形宽度不稳定，产生侧蚀危险，从而影响第二N型欧姆接触层217的效果，进而损害片源的性能。由于正胶和SiO2膜层不导电，故需要将正胶以及SiO2膜层去掉，暴露出刻蚀后的N型欧姆接触层即第二N型欧姆接触层217，实现片源上第二N型欧姆接触层217与后续制作的N面电极218的导通。
步骤S109，在第二N型欧姆接触层217上，光刻定义出N面电极图形，根据N面电极图形制作N面电极218；
本发明实施例中，根据预先设置好的N面电极图形，通过光刻工艺在第二N型欧姆接触层217上定义出N面电极图形，通过Lift-Off剥离工艺制作该N面电极218，制作了N面电极218之后的片源上的一个芯粒如图3所示，图中示出的是一种片源中的芯粒的截面示意图。
步骤S110，在制作了N面电极218后的片源上光刻出该片源的台面图形，根据该台面图形，干蚀刻出片源的切割道，该切割道的深度至少要达到外延片的P型窗口层211，蚀刻了切割道之后的片源上的芯粒的截面示意图如图4所示，图中示出的是第二种片源中的芯粒的截面示意图；
本发明实施例中，在N面粗化层205的表面，通过光刻定义出该片源的台面图形，通过干蚀刻出片源的切割道，使得电流不至于扩展到整片片源影响光参，进一步的，防止片源上的芯粒碰到其他缺陷芯粒而导致漏电，影响片源的性能。
步骤S111，在该片源上光刻出粗化图形，通过蚀刻的方法将N面粗化层205的表面粗化；
本发明实施例中，在片源的N面粗化层205上光刻出粗化图形。蚀刻N面粗化层205的方法包括：干法粗化、湿法粗化。作为一可选实施例，使用湿法粗化的方法为：通过光刻工艺在片源的N面粗化层205定义出粗化图形，之后将该片源经粗化液粗化，使得N面粗化层205的表面被粗化。其中，在定义出粗化图形之前，需要将预保护的区域保护起来，使得预保护的区域不被粗化液粗化。具体的，预保护的区域为切割道边缘、粗化层边缘及N面电极，因为粗化液的腐蚀性较强，将切割道边缘及粗化层边缘保护起来可以防止切割道及粗化层边缘均被粗化液腐蚀，使得切割道不清晰，不利于后续制作中对片源进行切割；而将N面电极保护起来，可以防止粗化液腐蚀N面电极下面的N面粗化层及外延片，影响N面电极218与外延片的上的第二N型欧姆接触层217、N面粗化层205接触，进而使得该片源的电压变高。
进一步的，本发明实施例中，将N面粗化层205的表面粗化，可以提高片源的出光效率。
步骤S112，在粗化后的所述片源的侧表面以及N面粗化层205的边缘沉积保护层220；
具体的，本发明实施例中，该保护层220可以为SiO2或SiNX保护层，在该片源的侧表面以及N面粗化层205的边缘沉积保护层220可以防止切割时的残渣及制程过程中脏污等残留到侧壁上使得侧壁导通，造成片源漏电，进而影响片源的性能。由于保护层220会影响发光，故没有在N面电极218的表面以及N面粗化层205的表面全部覆盖保护层220。
步骤S113，在硅片216的第二表面，将硅片216减薄，在减薄后的硅片的第二表面制作P面电极219；
本发明实施例中，由于硅片216太厚会影响片源的散热，故，需要在硅片216的第二表面，将该硅片减薄至预设厚度值，该预设厚度值范围为170-190微米，优选的，将该硅片减薄至180微米。
步骤S114，对制作P面电极219后的片源进行切割及裂片形成LED。
本发明实施例中，按照设计的尺寸对制作P面电极219后的片源进行切割、裂片，具体的是使用激光切割的方法从切割道对片源进行切割，切割到一定的深度后，通过裂片机对片源进行裂片。
本发明实施例提供的发光二极管的制造方法，通过在砷化镓衬底上外延制作外延片，在外延片表面生长反射镜介质膜层，在反射镜介质膜层上制作介质孔；在反射镜介质膜层表面制作全角反射镜ODR金属层；在ODR金属层的表面以及硅片的第一表面分别镀键合层，键合层包括钛金属层和锡镍结构层；将ODR金属层上的键合层与硅片上的键合层在预设的条件下进行键合，形成片源；去除片源的砷化镓衬底、缓冲层、腐蚀截止层，暴露出N型欧姆接触层；在N型欧姆接触层上沉积SiO2，形成SiO2膜层，在SiO2膜层上制作出第一光刻图形；根据第一光刻图形，刻蚀SiO2膜层以及N型欧姆接触层，去掉刻蚀后的片源表面的正胶以及SiO2膜层；在刻蚀后的N型欧姆接触层上，制作N面电极；在制作了N面电极后的片源上光刻出片源的台面图形，根据台面图形干蚀刻出片源的切割道；在片源上光刻出粗化图形，通过湿法粗化的方法将N面粗化层的表面粗化；在粗化后的片源的侧表面以及N面粗化层的边缘沉积保护层；在片源上的硅片的第二表面，将硅片减薄，在减薄后的硅片的第二表面制作P面电极；对制作P面电极后的片源进行切割及裂片形成LED，本发明实施例提供的发光二极管的制造方法通过采用钛金属层、锡镍结构层构成键合层，并将键合层在预设的条件下进行键合，使得发光二极管在制造过程中的键合温度较低，减小了键合过程中产生的应力，提高了产品后期制作的成品率，减小了产品的制造成本，同时，钛金属层以及锡镍结构层的成本较低，进一步的降低了产品的成本。
在上述实施例的基础上，作为一可选实施例，在反射镜介质膜层212表面制作ODR金属层214的过程包括：在反射镜介质膜层212的表面依次镀金、锌化金、金，形成ODR金属层214。
在上述实施例的基础上，作为一可选实施例，锡镍结构层为一层时，该键合层215的形成过程为：在ODR金属层214表面以及硅片216的第一表面镀钛，形成所述钛金属层，之后依次镀锡、镍，形成所述锡镍结构层。其中，钛金属层的厚度可以为2-5千埃为埃格斯特朗单位，纳米，锡镍结构层中，锡的厚度为2-7微米，镍的厚度为1-4微米；优选的，该钛金属层的厚度为锡的厚度为5.5微米，镍的厚度为2.5微米。
在上述实施例的基础上，作为一可选实施例，锡镍结构层为两层时，键合层215包括：钛金属层、锡镍第一结构层以及锡镍第二结构层。具体的，在ODR金属层214表面以及硅片216的第一表面依次镀钛、锡、镍、锡、镍，形成钛金属层、锡金属第一层、镍金属第一层、锡金属第二层以及镍金属第二层。其中，钛金属层的厚度可以为锡金属第一层的厚度为1-3微米，镍金属第一层的厚度为1-3微米，锡金属第二层的厚度为2-7微米，镍金属第二层的厚度为1-3微米；优选的，钛金属层的厚度为锡金属第一层的厚度为2微米，镍金属第一层的厚度为1微米，锡金属第二层的厚度为5微米，镍金属第二层的厚度为2微米。
具体的，本发明实施例中，优先镀钛金属层的作用是可以使得键合层215的粘附性好。进一步的，因为锡容易氧化，而镍的结构相对稳定，故而先镀锡金属，后镀镍金属。具体的，可以选择使用蒸镀的方式，在ODR金属层214表面以及硅片216的第一表面镀键合层215。现有技术中，通常选择金作为键合层，制作LED时选择使用金-金键合工艺，但是金-金键合的键合温度较高，而高温会使得键合过程中产生较大的应力，与现有技术相比，本发明实施例中键合层为钛金属和锡镍结构层，选择该键合层进行键合工艺，降低了键合的温度，减小了键合过程中产生的应力，进而提高了制作的成品率，同时钛金属、镍金属以及锡金属的成本较低，进一步降低了LED的制作成本。
在上述实施例的基础上，作为一可选实施例，预设的条件为：键合压力范围为6000kg-10000kg，键合温度范围为230℃-280℃，键合时间范围为100s-150s。作为一优选的实施例，预设的条件可以为键合压力7000kg、键合温度240℃、键合时间130s。
实施例二：
在上述实施例的基础上，本发明实施例还提供了一种发光二极管芯片，该芯片是基于实施例一所述的制造方法制造形成。
本发明实施例提供的发光二极管芯片，与上述实施例提供的发光二极管的制造方法具有相同的技术特征，所以也能解决相同的技术问题，达到相同的技术效果。
本发明实施例所提供的装置，其实现原理及产生的技术效果和前述方法实施例相同，为简要描述，装置实施例部分未提及之处，可参考前述方法实施例中相应内容。所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，前述描述的系统、装置和单元的具体工作过程，均可以参考上述方法实施例中的对应过程，在此不再赘述。
在这里示出和描述的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制，因此，示例性实施例的其他示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释，此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种发光二极管的制造方法，其特征在于，所述制造方法包括：
在砷化镓衬底上外延制作外延片；
在所述外延片表面生长反射镜介质膜层，在所述反射镜介质膜层上制作介质孔；
在所述反射镜介质膜层表面制作全角反射镜ODR金属层，所述ODR金属层通过所述介质孔与所述外延片的P型窗口层相连；
制作硅片，在所述ODR金属层的表面以及所述硅片的第一表面分别镀键合层，所述键合层包括钛金属层和锡镍结构层；
将所述ODR金属层上的所述键合层与所述硅片上的所述键合层在预设的条件下进行键合，形成片源；
去除所述外延片的砷化镓衬底、缓冲层以及腐蚀截止层，暴露出所述外延片的N型欧姆接触层；
在所述N型欧姆接触层上沉积二氧化硅，形成二氧化硅膜层，在所述二氧化硅膜层上，通过正胶光刻工艺，制作出第一光刻图形；
根据所述第一光刻图形，刻蚀所述二氧化硅膜层以及所述N型欧姆接触层，去掉刻蚀后的所述片源表面的正胶以及所述二氧化硅膜层，暴露出刻蚀后的所述N型欧姆接触层，刻蚀后的所述N型欧姆接触层为第二N型欧姆接触层；
在所述第二N型欧姆接触层上，光刻定义出N面电极图形，根据N面电极图形制作N面电极；
在制作了所述N面电极后的所述片源上光刻出所述片源的台面图形，根据所述台面图形，干蚀刻出所述片源的切割道，所述切割道的深度至少要达到所述外延片的P型窗口层；
在所述外延片上的N面粗化层光刻出粗化图形，根据所述粗化图形，通过湿法粗化的方法将所述外延片的N面粗化层的表面粗化；
在粗化后的所述片源的侧表面以及所述N面粗化层的边缘沉积保护层；
在所述硅片的第二表面，将所述硅片减薄，在减薄后的所述硅片的第二表面制作P面电极；
对制作所述P面电极后的所述片源进行切割及裂片形成发光二极管。
2.根据权利要求1所述的制造方法，其特征在于，所述在砷化镓衬底上外延制作外延片，包括：
在所述砷化镓衬底上依次外延制作缓冲层、腐蚀截止层、N型欧姆接触层、N面粗化层、N型电流扩展层、N型限制层、多量子阱有源层、P型限制层、过渡层、P型窗口层。
3.根据权利要求1所述的制造方法，其特征在于，所述在所述反射镜介质膜层表面制作ODR金属层，包括：
在所述反射镜介质膜层的表面依次镀金、锌化金、金，形成所述ODR金属层。
4.根据权利要求1所述的制造方法，其特征在于，所述在所述ODR金属层的表面以及所述硅片的第一表面分别镀键合层，包括：
在所述ODR金属层表面以及所述硅片的第一表面镀钛，形成所述钛金属层，在所述钛金属层上依次镀锡、镍，形成所述锡镍结构层。
5.根据权利要求4所述的制造方法，其特征在于，所述钛金属层的厚度范围为2-5千埃，所述锡镍结构层中，锡的厚度范围为2-7微米，镍的厚度范围为1-4微米。
6.根据权利要求1所述的制造方法，其特征在于，所述锡镍结构层包括：锡镍第一结构层以及位于所述锡镍第一结构层上的锡镍第二结构层；
所述锡镍第一结构层包括锡金属第一层、镍金属第一层；
所述锡镍第二结构层包括锡金属第二层、镍金属第二层，所述锡金属第二层位于所述镍金属第一层上。
7.根据权利要求6所述的制造方法，其特征在于，所述键合层中所述钛金属层的厚度范围为2-5千埃，所述锡金属第一层的厚度范围为1-3微米，所述镍金属第一层的厚度范围为1-3微米，所述锡金属第二层的厚度范围为2-7微米，所述镍金属第二层的厚度范围为1-3微米。
8.根据权利要求1至7任一项所述的制造方法，其特征在于，所述将所述ODR金属层上的所述键合层与所述硅片上的所述键合层在预设的条件下进行键合，包括：
将所述ODR金属层上的所述键合层与所述硅片的所述键合层相对放置在键合机台中，选取预设的键合程序，驱动所述键合机台按照预设的条件开始键合。
9.根据权利要求1至7任一项所述的制造方法，其特征在于，所述预设的条件为：
键合压力范围为6000kg-10000kg，键合温度范围为230℃-280℃，键合时间范围为100s-150s。
10.一种发光二极管芯片，其特征在于，所述芯片是基于权利要求1-9任一项所述的制造方法制造形成。
CN201811283379.6A 2018-10-30 2018-10-30 发光二极管的制造方法及发光二极管芯片 Active CN109326694B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811283379.6A CN109326694B (zh) 2018-10-30 2018-10-30 发光二极管的制造方法及发光二极管芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811283379.6A CN109326694B (zh) 2018-10-30 2018-10-30 发光二极管的制造方法及发光二极管芯片

Publications (2)

Publication Number Publication Date
CN109326694A true CN109326694A (zh) 2019-02-12
CN109326694B CN109326694B (zh) 2020-04-10

Family

ID=65259712

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811283379.6A Active CN109326694B (zh) 2018-10-30 2018-10-30 发光二极管的制造方法及发光二极管芯片

Country Status (1)

Country Link
CN (1) CN109326694B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265521A (zh) * 2019-04-29 2019-09-20 华灿光电(苏州）有限公司 倒装发光二极管芯片及其制作方法
CN110571319A (zh) * 2019-10-17 2019-12-13 扬州乾照光电有限公司 一种多堆栈odr的倒装led结构及制作方法
CN110718613A (zh) * 2019-08-28 2020-01-21 华灿光电(苏州）有限公司 发光二极管芯片及其制作方法
CN110739285A (zh) * 2019-10-30 2020-01-31 北京工业大学 硅基金属中间层化合物半导体晶圆的结构及制备方法
CN112928194A (zh) * 2021-01-25 2021-06-08 上海大学 一种倒装Micro LED芯片与基板的键合方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474529A (zh) * 2013-10-11 2013-12-25 聚灿光电科技(苏州)有限公司 一种垂直led芯片的制作方法以及垂直led芯片
CN104300059A (zh) * 2014-10-14 2015-01-21 扬州乾照光电有限公司 具有分布式导电孔结构的发光二极管及其制造方法
CN105047788A (zh) * 2015-07-23 2015-11-11 北京大学 一种基于银基金属键合的薄膜结构led芯片及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474529A (zh) * 2013-10-11 2013-12-25 聚灿光电科技(苏州)有限公司 一种垂直led芯片的制作方法以及垂直led芯片
CN104300059A (zh) * 2014-10-14 2015-01-21 扬州乾照光电有限公司 具有分布式导电孔结构的发光二极管及其制造方法
CN105047788A (zh) * 2015-07-23 2015-11-11 北京大学 一种基于银基金属键合的薄膜结构led芯片及其制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265521A (zh) * 2019-04-29 2019-09-20 华灿光电(苏州）有限公司 倒装发光二极管芯片及其制作方法
CN110718613A (zh) * 2019-08-28 2020-01-21 华灿光电(苏州）有限公司 发光二极管芯片及其制作方法
CN110571319A (zh) * 2019-10-17 2019-12-13 扬州乾照光电有限公司 一种多堆栈odr的倒装led结构及制作方法
CN110739285A (zh) * 2019-10-30 2020-01-31 北京工业大学 硅基金属中间层化合物半导体晶圆的结构及制备方法
CN112928194A (zh) * 2021-01-25 2021-06-08 上海大学 一种倒装Micro LED芯片与基板的键合方法

Also Published As

Publication number Publication date
CN109326694B (zh) 2020-04-10

Similar Documents

Publication Publication Date Title
CN109326694A (zh) 发光二极管的制造方法及发光二极管芯片
US10644200B2 (en) Vertical topology light emitting device
EP2863444B1 (en) Vertical structure LEDs
TWI431798B (zh) 具有導電性金屬基板之發光二極體
TWI385816B (zh) 垂直結構的半導體裝置
TWI228272B (en) Fabrication of semiconductor devices
CN100452328C (zh) 半导体器件上导电金属层的制作
CN1998094B (zh) 半导体发光二极管上的反射层的制造
KR100576317B1 (ko) 질화물계 반도체 발광다이오드 및 그의 제조방법
KR20010088931A (ko) 기판제거 기술을 이용한 GaN계 LED 제작 방법
TW201414004A (zh) 發光二極體的製作方法
CN102339911B (zh) 发光二极管的制造方法
US20240145621A1 (en) Vertical led chip structure, method of manufacturing same and light-emitting device
US20150108424A1 (en) Method to Remove Sapphire Substrate
TW202322419A (zh) 垂直式發光二極體及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant