JPH033384B2 - - Google Patents

Info

Publication number
JPH033384B2
JPH033384B2 JP59275493A JP27549384A JPH033384B2 JP H033384 B2 JPH033384 B2 JP H033384B2 JP 59275493 A JP59275493 A JP 59275493A JP 27549384 A JP27549384 A JP 27549384A JP H033384 B2 JPH033384 B2 JP H033384B2
Authority
JP
Japan
Prior art keywords
chip
conductive powder
paint
conductive
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59275493A
Other languages
English (en)
Other versions
JPS61158163A (ja
Inventor
Kazuyuki Shimada
Hiroshi Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59275493A priority Critical patent/JPS61158163A/ja
Publication of JPS61158163A publication Critical patent/JPS61158163A/ja
Publication of JPH033384B2 publication Critical patent/JPH033384B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体素子のアルミニウム電極パツ
ド(以下パツドという)上に導電性突起物(以下
バンプという)を形成する方法に関するものであ
る。
(従来例の構成とその問題点) 近年、電子機器の小型、軽量、薄型などの動き
が益々活発になつてきた。半導体装置もこれらの
多くのニーズに合わせ高機能化、小型化への対応
をはかるとともに、そのパツケージング方法も
種々工夫されている。従来の半導体装置のパツケ
ージ方法は、デユアルインラインパツケージ
(DIP)、シングルインラインパツケージ(SIP)
やフラツトパツケージ(FP)で代表されるよう
に樹脂モールドを施したものがほとんどである。
したがつて電子機器の小型化や薄型化への対応が
これら半導体装置の形状では困難となつている。
半導体装置を最も小さく回路基板に実装する手段
として半導体素子をチツプ状、いわゆるシリコン
基板上へ形成された能動素子を従来のようにDIP
やSIPのように樹脂モールドするのではなくシリ
コンそのままを扱うもので、その実装方法が各種
提案されている。代表的な方法として、フリツプ
チツプとよばれるものがある。この方法は半導体
素子(以下チツプという)のパツド上に金属薄膜
と半田メツキにより突起電極(バンプ)を設け、
このチツプを回路基板上へフエイスダウンで、前
記回路基板上の電極と位置合わせしたのち、加熱
し、前記半田を溶かし、実装するものである。こ
のバンプはチツプが形成されたシリコンウエハー
の全面にチタンやクロムのようなアルミニウムと
の密着が良好な金属を蒸着によつて第一の薄膜を
形成、さらに第二の薄膜層として銅、パラジウ
ム、白金、金などの金属を前述と同じ方法により
形成する。つぎにフオトレジストを全面にかけ、
前記のアルミニウムパツド部だけを除去し、下の
金属を電極として錫と鉛を電気メツキにより適当
な厚さにメツキする。メツキ後レジスト剥離し、
つぎに前記のメツキ部分にレジストを前述と同じ
方法で施し、下地の金属膜をエツチング除去す
る。このレジストを剥離したのち、錫と鉛のメツ
キ層を溶融させ、半田とする。このようにして作
られたチツプは回路基板の電極部に位置合わせし
て載置し、加熱することによつて、回路基板上へ
半田付けされ、電気的に接続される。この方法に
よれば、蒸着による薄膜形成、電気メツキによる
半田形成、フオトリソによるレジスト膜形成とエ
ツチング等複雑な工程を必要とすることと、回路
基板上の電極の充分な半田付け強度をうるため、
半田量を多く必要とし、チツプ上のアルミニウム
パツド間隔も200ないし300ミクロンが必要とな
る。したがつてチツプの面積当りから電極として
取り出せる電極数に制限を受けることになる。
以上のようにフリツプチツプはチツプそのまま
の実装面積となり、小型化実装には有効な手段で
ある半面、前述のように製造工程が非常に複雑で
あるため、製品歩どまりの低下や、チツプ原価の
上昇をまねく一方、このフリツプチツプは半導体
メーカー側での処理が必要であり、ユーザー側で
は不可能である。またフリツプチツプは回路基板
上へ半田付けによつて実装するもので、回路基
板、たとえば液晶パネルのような透明電極上へ直
接実装する場合などは先に透明電極を半田付けで
きるようにニツケルや銅などのメタライズをして
おかなければならず、液晶パネル製造においても
パネル原価の上昇となる、また液晶パネルには、
複数個のチツプを実装しなければならず、全数良
品としなければならない。したがつて1個でも不
良となる場合は容易に交換できなければならない
が、このフリツプチツプにおいては、不良チツプ
の交換が困難である。このように、従来のチツプ
へのバンプおよび製造方法は種々の欠点があつ
た。
(発明の目的) 本発明の目的は、従来の欠点を解消し、チツプ
の原価低減と回路基板、特に液晶パネルに使用さ
れる透明電極膜上にメタライズすることなく直接
実装でき、しかも交換が容易にできるチツプへの
バンプ形成方法を提供することである。
(発明の構成) 本発明のバンプ形成方法は、チツプの一主面に
光硬化性樹脂と導電粉からなる塗料を塗布する工
程と、電極パツド部を合致したマスクを介して露
光する工程と、未露光部を除去し、前記電極パツ
ド部上に残つた塗料を完全硬化させる工程と、前
記チツプの一主面全面に、熱可塑性樹脂と導電粉
からなりかつ水平方向に絶縁性を有し垂直方向に
は導電性を有する接着シートをラミネートする工
程からなるものである。
(実施例の説明) 本発明の一実施例を第1図ないし第5図に基づ
いて説明する。同図において、チツプ1のアルミ
ニウム電極パツド2のバンプ形成方法で、二層の
それぞれ異なる特性をもつ合成樹脂系の導電材を
バンプとするもので、従来の形成方法と異なる新
しい方法である。光硬化性樹脂と導電粉からなる
導電性塗料3は充分な等方導電性を示し、しかも
感光性を付与したもので、光硬化性樹脂は、たと
えばエポキシアクリレートオリゴマー、アクリレ
ートモノマー、またはアクリレート化ポリイミド
樹脂など感光性を有するものであればよい。また
導電粉としては貴金属粉を使用することも可能で
あるが、実装後の特性の安定性から金属酸化物
粉、たとえば酸化錫、酸化インジウム粉などがよ
い。これらの微粉末を前記樹脂中に均一に分散さ
せ塗料化したものをチツプ1が形成されたウエハ
ー上に全面、スピンナー、またはロールコーター
等の手段により均一にコーテイングする。このと
きの厚さは、最終厚さが5ないし50ミクロンにな
るようにする必要がある。コーテイング後、感光
性を失なわない程度の温度(80ないし100℃)で
予備乾燥する。乾燥後、チツプ1のアルミニウム
電極パツド2の部分に対応したマスク4を介して
露光したのち、未露光部は現像液で現像して除去
する。アルミニウム電極パツド2上に形成された
等方導電層はポストキユアし充分に酸化する。つ
ぎに、合成樹脂に導電粉を加わえ分散させ、シー
ト状に形成したものを前述のウエハー上にラミネ
ートするかまたは、塗料化し、印刷コーテイング
する。この二層目の目的はチツプを必要とする回
路基板に電気的接続と接着固定することである。
従つて前記一層目の導電層と回路基板の電極を電
気的に接続しなければならない。また二層目の接
着シート5は水平方向(膜方向)に絶縁性で垂直
方向に導電性である必要もある。そのため接着シ
ート5への導電粉6は微量の添加でよく、膜にし
たとき粉体粒子間の接触が生じない程度とする必
要がある。樹脂は熱可塑性、熱硬化性のどちら
か、または混合物でもよい。代表的なものとして
は熱可塑性樹脂では飽和ポリエステル、ポリエチ
レン、ポリプロピレン、ポリアミド系樹脂があ
り、熱硬化性樹脂としてはフエノール樹脂などホ
ルマリン系縮合型樹脂、エポキシ系樹脂などの使
用が可能である。導電粉6としては、一層目と同
様の金属酸化物やカーボンブラツク、グラフアイ
トまたはこれらの造粉物でもよい。
具体的実施例をつぎに示す。
一層目の等方導電層は、以下の材料と配合して
ボールミルにより混合、脱泡、塗料化した。
感光性樹脂…東レ(株)フオトニース#3100
100重量部、 導電粉…三菱金属(株)酸化錫粉T−1 300重量部、 溶剤…関東化学(株)N−メチル−2−ピロリドン
10重量部、 二層目の接着層は以下の材料を配合でボールミ
ルにより塗料化し離型剤を塗布したベースフイル
ム上にフローコータでシート状に30μmの厚さで
形成した。
ポリエステル樹脂…東洋紡(株)バイロンGK−103
100重量部、 導電粉…電気化学(株)アセチレンブラツク
3重量部、 溶剤…関東化学(株)MEK 40重量部、 一層目の導電層の塗料を4インチウエハー上に
2c.c.滴下したのち、500rpm5秒、3000rpm20秒間
のスピンコントロールした。その後80℃60分の予
備乾燥したのち、マスクを密着させ、紫色線(光
量として4mW/cm2)を60秒照射し、現像液(N
メチル2ピロリドン:ジメチルホルムアミド=
50:50)で現像した。さらに300℃30分、400℃30
分の硬化を行ない等方導電層とした。このときの
バンプの高さは15μmであつた。つぎに二層目の
接着シートラミネータでロール表面温度70℃と
し、前述のウエハー全面にラミネートした。この
ウエハーを所定のチツプ寸法にダイシングソーに
よりダイシングしバンプ形成後のチツプ完成品を
得た。このチツプ回路基板(ガラス上に形成され
た透明電極膜の回路基板)に位置合わせしたの
ち、チツプの裏面から150℃の加熱厚着ツールに
より30Kg/cm2の圧力で圧着した。そののち、冷却
し電気的信号、電源等必要端子を接続し、正常な
出力が得られることを確認した。
(発明の効果) 本発明によれば、チツプ原価の大幅な低減と、
市場ニーズにマツチする実装方法を可能とするも
ので実用的効果は大なるものがある。
【図面の簡単な説明】
第1図ないし第5図は本発明によるバンプの形
成方法を示す断面図である。 1……半導体素子(チツプ)、2……アルミニ
ウム電極パツド、3……導電性塗料、4……マス
ク、5……接着シート、6……導電粉。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体素子の一主面に、光硬化性樹脂と導電
    粉からなる塗料を塗布する工程と、電極パツド部
    を合致したマスクを介し露光する工程と、未露光
    部を除去し、前記電極パツド部上に残つた塗料を
    完全硬化させる工程と、前記半導体素子の一主面
    全面に、熱可塑性樹脂と、導電粉からなりかつ水
    平方向に絶縁性を有し垂直方向には導電性を有す
    る接着シートをラミネートする工程とかなること
    を特徴とするバンプの形成方法。
JP59275493A 1984-12-29 1984-12-29 バンプの形成方法 Granted JPS61158163A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59275493A JPS61158163A (ja) 1984-12-29 1984-12-29 バンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59275493A JPS61158163A (ja) 1984-12-29 1984-12-29 バンプの形成方法

Publications (2)

Publication Number Publication Date
JPS61158163A JPS61158163A (ja) 1986-07-17
JPH033384B2 true JPH033384B2 (ja) 1991-01-18

Family

ID=17556274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59275493A Granted JPS61158163A (ja) 1984-12-29 1984-12-29 バンプの形成方法

Country Status (1)

Country Link
JP (1) JPS61158163A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63181450A (ja) * 1987-01-23 1988-07-26 Matsushita Electric Ind Co Ltd 半導体素子用バンプ及びその製造方法
JP2681931B2 (ja) * 1987-07-03 1997-11-26 松下電器産業株式会社 半導体素子
JP2001237268A (ja) * 2000-02-22 2001-08-31 Nec Corp 半導体素子の実装方法及び製造装置

Also Published As

Publication number Publication date
JPS61158163A (ja) 1986-07-17

Similar Documents

Publication Publication Date Title
US5783465A (en) Compliant bump technology
US4709468A (en) Method for producing an integrated circuit product having a polyimide film interconnection structure
KR100290993B1 (ko) 반도체장치,반도체탑재용배선기판및반도체장치의제조방법
US4890157A (en) Integrated circuit product having a polyimide film interconnection structure
US20070056766A1 (en) Electronic component embedded board and its manufacturing method
JPH1027868A (ja) 半導体パッケージ及びその製造方法
JPH0273648A (ja) 電子回路及びその製造方法
KR100304396B1 (ko) 반도체제조공정에서의평탄화를위한덴드라이트상호접속부재와그제조방법
JPH031828B2 (ja)
KR101009110B1 (ko) 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법
JPH05218137A (ja) 半導体装置の製造方法
JPH033384B2 (ja)
JPH09306231A (ja) 導電性微粒子及び基板
US6960518B1 (en) Buildup substrate pad pre-solder bump manufacturing
JPH063821B2 (ja) 両面保護コート型tab用テープキャリア
JPH0334651B2 (ja)
JP2538605B2 (ja) 電子部品の製造方法
JPH02280334A (ja) 半導体装置及びその製造方法
JP2001135662A (ja) 半導体素子および半導体装置の製造方法
JP2003023034A (ja) フリップチップ実装方法
JP2511909B2 (ja) 電気的接続材料のマイクロ形成方法
JPS6297340A (ja) Icチツプの電気的接続方法
US8198739B2 (en) Semi-conductor chip with compressible contact structure and electronic package utilizing same
JPH11260961A (ja) 半導体搭載用基板とその製造方法及び半導体チップの実装方法
JP3027171B2 (ja) 電気回路部材

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term