JP3506424B2 - 半導体素子の実装方法 - Google Patents
半導体素子の実装方法Info
- Publication number
- JP3506424B2 JP3506424B2 JP2000364026A JP2000364026A JP3506424B2 JP 3506424 B2 JP3506424 B2 JP 3506424B2 JP 2000364026 A JP2000364026 A JP 2000364026A JP 2000364026 A JP2000364026 A JP 2000364026A JP 3506424 B2 JP3506424 B2 JP 3506424B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive particles
- adhesive
- semiconductor element
- mounting
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1143—Manufacturing methods by blanket deposition of the material of the bump connector in solid form
- H01L2224/11442—Manufacturing methods by blanket deposition of the material of the bump connector in solid form using a powder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/13599—Material
- H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子を回路
基板に実装する方法に関する。
基板に実装する方法に関する。
【０００２】
【従来の技術】従来より、回路基板にベアのＩＣチップ
を実装する手段としては、例えば、絶縁性接着材に導線
粒子を分散させた、フィルム状あるいはペースト状の異
方導電性接着剤や、銀ペースト、はんだ等が用いられて
いる。
を実装する手段としては、例えば、絶縁性接着材に導線
粒子を分散させた、フィルム状あるいはペースト状の異
方導電性接着剤や、銀ペースト、はんだ等が用いられて
いる。
【０００３】
【発明が解決しようとする課題】ところで、近年、回路
基板の電極数の増加により電極間をファインピッチ化す
ることが行われており、これに伴ってＩＣチップにも電
極間のファインピッチ化への対応が図られている。
基板の電極数の増加により電極間をファインピッチ化す
ることが行われており、これに伴ってＩＣチップにも電
極間のファインピッチ化への対応が図られている。
【０００４】しかしながら、従来技術において、このよ
うな回路基板及びＩＣチップの電極同士を接続する際、
銀ペーストを用いた場合には、絶縁された部分に銀が析
出する現象（マイグレーション）が生じるおそれがあ
り、また、はんだを用いた場合には、はんだのはみ出し
た部分に余分な接続部分ができる現象（はんだブリッ
ジ）が生じるおそれがあり、いずれの場合であっても、
ショート発生の原因となるため、ファインピッチの接続
には適さないという問題があった。
うな回路基板及びＩＣチップの電極同士を接続する際、
銀ペーストを用いた場合には、絶縁された部分に銀が析
出する現象（マイグレーション）が生じるおそれがあ
り、また、はんだを用いた場合には、はんだのはみ出し
た部分に余分な接続部分ができる現象（はんだブリッ
ジ）が生じるおそれがあり、いずれの場合であっても、
ショート発生の原因となるため、ファインピッチの接続
には適さないという問題があった。
【０００５】一方、異方導電性接着剤を用いた場合に
は、回路基板の電極自体の狭小化に伴ってＩＣチップの
バンプ電極も狭小化され、このようなバンプ電極と回路
基板の電極の間に導電粒子を介在させることが困難であ
るため、接続信頼性の点で問題があった。
は、回路基板の電極自体の狭小化に伴ってＩＣチップの
バンプ電極も狭小化され、このようなバンプ電極と回路
基板の電極の間に導電粒子を介在させることが困難であ
るため、接続信頼性の点で問題があった。
【０００６】本発明は、このような従来の技術の課題を
解決するためになされたもので、その目的とするところ
は、ファインピッチの半導体素子及び回路基板の各電極
同士を確実に接続することができる半導体素子の実装技
術を提供することにある。
解決するためになされたもので、その目的とするところ
は、ファインピッチの半導体素子及び回路基板の各電極
同士を確実に接続することができる半導体素子の実装技
術を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
になされた請求項１記載の発明は、所定の弾性を有する
球状の樹脂粒子に金属膜を施した導電粒子に所定の接着
剤を付した接着性導電粒子を用い、半導体素子の電極以
外の部分にレジスト膜を形成する工程と、接着性導電粒
子を所定の平面上に分散してその接着性導電粒子に対し
て半導体素子を加熱加圧する工程と、前記半導体素子の
電極以外の接着性導電粒子を除去することによって半導
体素子の電極のみに接着性導電粒子を残す工程とを有す
ることを特徴とする実装用の半導体素子の製造方法であ
る。
になされた請求項１記載の発明は、所定の弾性を有する
球状の樹脂粒子に金属膜を施した導電粒子に所定の接着
剤を付した接着性導電粒子を用い、半導体素子の電極以
外の部分にレジスト膜を形成する工程と、接着性導電粒
子を所定の平面上に分散してその接着性導電粒子に対し
て半導体素子を加熱加圧する工程と、前記半導体素子の
電極以外の接着性導電粒子を除去することによって半導
体素子の電極のみに接着性導電粒子を残す工程とを有す
ることを特徴とする実装用の半導体素子の製造方法であ
る。
【０００８】請求項２記載の発明は、請求項１記載の発
明において、接着性導電粒子をレジスト膜とともに除去
することを特徴とする。
明において、接着性導電粒子をレジスト膜とともに除去
することを特徴とする。
【０００９】請求項３記載の発明は、請求項１又は２の
いずれか１項記載の発明において、接着性導電粒子は、
導電粒子の復元率が、２０％圧縮変位時の復元率が、５
％以上であることを特徴とする。
いずれか１項記載の発明において、接着性導電粒子は、
導電粒子の復元率が、２０％圧縮変位時の復元率が、５
％以上であることを特徴とする。
【００１０】請求項４記載の発明は、請求項１〜３のい
ずれか１項記載の発明において、接着性導電粒子は、接
着剤が、常温では接着性が無く、常温より高温の所定の
温度に加熱された場合に軟化又は溶融によって接着性を
発現することを特徴とする。
ずれか１項記載の発明において、接着性導電粒子は、接
着剤が、常温では接着性が無く、常温より高温の所定の
温度に加熱された場合に軟化又は溶融によって接着性を
発現することを特徴とする。
【００１１】請求項５記載の発明は、請求項１〜４のい
ずれか１項記載の製造方法によって得られた実装用の半
導体素子を用い、当該半導体素子の接着性導電粒子を基
板上の所定の電極に位置決めしてから、当該半導体素子
を前記基板に加熱圧着することを特徴とする半導体素子
の実装方法である。
ずれか１項記載の製造方法によって得られた実装用の半
導体素子を用い、当該半導体素子の接着性導電粒子を基
板上の所定の電極に位置決めしてから、当該半導体素子
を前記基板に加熱圧着することを特徴とする半導体素子
の実装方法である。
【００１２】請求項６記載の発明は、半導体チップの一
面に所定の電極パターンを有する実装用の半導体素子で
あって、前記電極パターン上に形成されたレジスト膜を
所定の大きさに開口して当該開口部に電極部を臨ませる
ように構成され、電極部に、所定の弾性を有する球状の
樹脂粒子に金属膜を施した導電粒子に所定の接着剤を付
した接着性導電粒子が当該電極部と接着された状態で配
置されていることを特徴とする実装用の半導体素子であ
る。
面に所定の電極パターンを有する実装用の半導体素子で
あって、前記電極パターン上に形成されたレジスト膜を
所定の大きさに開口して当該開口部に電極部を臨ませる
ように構成され、電極部に、所定の弾性を有する球状の
樹脂粒子に金属膜を施した導電粒子に所定の接着剤を付
した接着性導電粒子が当該電極部と接着された状態で配
置されていることを特徴とする実装用の半導体素子であ
る。
【００１３】請求項１記載の発明によれば、半導体素子
の電極のみに接着性導電粒子を積極的に配置した実装用
の半導体素子を用いるようにしたことから、回路基板の
ファインピッチ化された電極に対しても、例えば、請求
項６記載の発明のように、ファインピッチ化に対応しう
る、実装用の半導体素子を得ることができ、そして、請
求項５記載の発明のように、かかる半導体素子を用いる
ことにより、確実に接続信頼性を得ることができる。
の電極のみに接着性導電粒子を積極的に配置した実装用
の半導体素子を用いるようにしたことから、回路基板の
ファインピッチ化された電極に対しても、例えば、請求
項６記載の発明のように、ファインピッチ化に対応しう
る、実装用の半導体素子を得ることができ、そして、請
求項５記載の発明のように、かかる半導体素子を用いる
ことにより、確実に接続信頼性を得ることができる。
【００１４】また、請求項２記載の発明によれば、例え
ばアルカリ性エッチャントを用いることによって電極以
外の接着性導電粒子をレジスト膜とともに容易に除去す
ることができる。
ばアルカリ性エッチャントを用いることによって電極以
外の接着性導電粒子をレジスト膜とともに容易に除去す
ることができる。
【００１５】さらに、請求項３記載の発明によれば、製
造方法に用いる接着性導電粒子の中核をなす導電粒子の
反発力を、所定の復元率で規制することにより、半導体
素子に接着性導電粒子を熱圧着した際に導電粒子が所望
の値以上復元するため、接着性導電粒子が半導体素子の
表面から確実にはみ出た実装用の半導体素子を得ること
ができるとともに、加圧後において導電粒子の樹脂部分
が塑性変形を起こさず、エージング後に電極同士の間隔
が変化しても導電粒子がこれに伴って弾性変形するた
め、導通抵抗が上昇する事態を防ぐことができる。
造方法に用いる接着性導電粒子の中核をなす導電粒子の
反発力を、所定の復元率で規制することにより、半導体
素子に接着性導電粒子を熱圧着した際に導電粒子が所望
の値以上復元するため、接着性導電粒子が半導体素子の
表面から確実にはみ出た実装用の半導体素子を得ること
ができるとともに、加圧後において導電粒子の樹脂部分
が塑性変形を起こさず、エージング後に電極同士の間隔
が変化しても導電粒子がこれに伴って弾性変形するた
め、導通抵抗が上昇する事態を防ぐことができる。
【００１６】さらにまた、請求項４記載の発明によれ
ば、常温では接着性をもたない接着剤を用いることによ
り、実装用の半導体素子を作製する際に取扱いやすい接
着性導電粒子を得ることができる。
ば、常温では接着性をもたない接着剤を用いることによ
り、実装用の半導体素子を作製する際に取扱いやすい接
着性導電粒子を得ることができる。
【００１７】
【発明の実施の形態】以下、本発明に係る実装用の半導
体素子の製造方法及びこれを用いた実装方法の好ましい
実施の形態を詳細に説明する。図１は、本実施の形態の
接着性導電粒子の製造方法を示す図である。
体素子の製造方法及びこれを用いた実装方法の好ましい
実施の形態を詳細に説明する。図１は、本実施の形態の
接着性導電粒子の製造方法を示す図である。
【００１８】図１を参照して、本実施の形態の接着性導
電粒子１の製造方法について説明する。接着性導電粒子
１を製造するには、まず、直径１．０〜２０．０（中央
値１０）μｍの球状樹脂２に、例えばニッケル−金等か
らなる金属めっき３を施した導電粒子４を用いる。この
導電粒子４は、球状樹脂２の表面に金属めっき３が形成
されてなる。
電粒子１の製造方法について説明する。接着性導電粒子
１を製造するには、まず、直径１．０〜２０．０（中央
値１０）μｍの球状樹脂２に、例えばニッケル−金等か
らなる金属めっき３を施した導電粒子４を用いる。この
導電粒子４は、球状樹脂２の表面に金属めっき３が形成
されてなる。
【００１９】導電粒子４の球状樹脂２には、その材料と
して、所定の外力に対して一定の範囲の弾性領域を示す
性質、すなわち、所定の反発力を有するものであれば、
特に樹脂の種類を問わず、例えば、スチレン系樹脂、ア
クリル系樹脂、ポリエステル系樹脂等が用いられる。
して、所定の外力に対して一定の範囲の弾性領域を示す
性質、すなわち、所定の反発力を有するものであれば、
特に樹脂の種類を問わず、例えば、スチレン系樹脂、ア
クリル系樹脂、ポリエステル系樹脂等が用いられる。
【００２０】ここで、本実施の形態の場合は、導電粒子
４の反発力を定量化するため、２０％圧縮変位時の復元
率Ｒを用いる。この復元率Ｒは、導電粒子４に圧縮して
加える荷重を反転荷重値（例えば１Ｎ）まで増加させ、
その荷重を境に導電粒子に加える荷重を原点荷重値（例
えば０．２Ｎ）まで減少させ、次式に示すように、反転
荷重値をとるまでの圧縮に伴う変位Ｌ１と、原点荷重値
をとるまでの復元に伴う変位Ｌ２の比を百分率で表した
値で定義する。
４の反発力を定量化するため、２０％圧縮変位時の復元
率Ｒを用いる。この復元率Ｒは、導電粒子４に圧縮して
加える荷重を反転荷重値（例えば１Ｎ）まで増加させ、
その荷重を境に導電粒子に加える荷重を原点荷重値（例
えば０．２Ｎ）まで減少させ、次式に示すように、反転
荷重値をとるまでの圧縮に伴う変位Ｌ１と、原点荷重値
をとるまでの復元に伴う変位Ｌ２の比を百分率で表した
値で定義する。
【００２１】復元率Ｒ＝（Ｌ２／Ｌ１）×１００（％）
このような導電粒子４の表面に、所定の接着剤を霧状に
して塗布しその後例えば６０℃で乾燥する、いわゆるス
プレードライヤ法により接着剤５の膜を均一に形成する
ことによって接着性導電粒子１を得る。
して塗布しその後例えば６０℃で乾燥する、いわゆるス
プレードライヤ法により接着剤５の膜を均一に形成する
ことによって接着性導電粒子１を得る。
【００２２】この場合、接着性導電粒子１の製造に用い
る接着剤５は、接着性及び接着性導電粒子１の取扱い性
の観点からでは、特に、接着剤５の材料としての種類を
問わず、常温で接着性が無く、例えば８０℃以上に加熱
された場合に軟化又は溶融することによって接着性を発
現する性質があればよい。例えば、接着材５には、エポ
キシ樹脂、ポリエステル系樹脂、ウレタン系樹脂等の熱
硬化性樹脂や、アクリル系樹脂等の熱可塑性樹脂が用い
られる。
る接着剤５は、接着性及び接着性導電粒子１の取扱い性
の観点からでは、特に、接着剤５の材料としての種類を
問わず、常温で接着性が無く、例えば８０℃以上に加熱
された場合に軟化又は溶融することによって接着性を発
現する性質があればよい。例えば、接着材５には、エポ
キシ樹脂、ポリエステル系樹脂、ウレタン系樹脂等の熱
硬化性樹脂や、アクリル系樹脂等の熱可塑性樹脂が用い
られる。
【００２３】ただし、接着の安定性を確保する観点から
では、接着性導電粒子１の接着剤５に、例えば、ジシア
ンジアミド、ヒドラジッド、イミダゾール、フェノー
ル、ブロックイソシアネート等のような硬化剤を添加す
ることが好ましい。
では、接着性導電粒子１の接着剤５に、例えば、ジシア
ンジアミド、ヒドラジッド、イミダゾール、フェノー
ル、ブロックイソシアネート等のような硬化剤を添加す
ることが好ましい。
【００２４】また、本実施の形態に用いる接着剤５は、
後述するレジスト膜を除去する際に用いるエッチャント
に浸食されないという物性を要する。
後述するレジスト膜を除去する際に用いるエッチャント
に浸食されないという物性を要する。
【００２５】図２（ａ）〜（ｃ）は、本実施の形態の実
装用ＩＣチップの製造方法の中間工程を示す図である。
図３は、同実装用ＩＣチップの製造方法に用いられるＩ
Ｃチップの電極側を示す図である。
装用ＩＣチップの製造方法の中間工程を示す図である。
図３は、同実装用ＩＣチップの製造方法に用いられるＩ
Ｃチップの電極側を示す図である。
【００２６】図２を参照して、本実施の形態の実装用Ｉ
Ｃチップ１０の製造方法の中間工程について説明する。
図２（ａ）に示すように、実装用ＩＣチップ（実装用の
半導体素子）１０を作製するには、まず、ＩＣチップ１
０Ａを用いる。このＩＣチップ１０Ａは、半導体チップ
１１の一面に形成されたアルミニウムパターン１２上に
複数のパッド部（電極パターンの電極部）１３が所定の
形状に形成されて構成される。図３に示すように、本実
施の形態の場合、これらのパッド部１３は、例えば、所
定の大きさの四角形状で、半導体チップ１１の縁部分に
一定の間隔をおいて配列されている。
Ｃチップ１０の製造方法の中間工程について説明する。
図２（ａ）に示すように、実装用ＩＣチップ（実装用の
半導体素子）１０を作製するには、まず、ＩＣチップ１
０Ａを用いる。このＩＣチップ１０Ａは、半導体チップ
１１の一面に形成されたアルミニウムパターン１２上に
複数のパッド部（電極パターンの電極部）１３が所定の
形状に形成されて構成される。図３に示すように、本実
施の形態の場合、これらのパッド部１３は、例えば、所
定の大きさの四角形状で、半導体チップ１１の縁部分に
一定の間隔をおいて配列されている。
【００２７】ここで、本実施の形態の場合、接着性導電
粒子１の外径は、パッド部１３に所定の数を配置させる
観点から、パッド部１３の一辺の長さ（例えば２０μ
ｍ）に対して３〜２０μｍであることが好ましい。
粒子１の外径は、パッド部１３に所定の数を配置させる
観点から、パッド部１３の一辺の長さ（例えば２０μ
ｍ）に対して３〜２０μｍであることが好ましい。
【００２８】また、ＩＣチップ１０Ａのパッド部１３以
外のアルミニウム１２上には、窒化ケイ素（ＳｉＮ）に
より保護酸化膜１４が形成され、これにより、パッド部
１３のみが露出するようになっている。
外のアルミニウム１２上には、窒化ケイ素（ＳｉＮ）に
より保護酸化膜１４が形成され、これにより、パッド部
１３のみが露出するようになっている。
【００２９】次に、図２（ｂ）に示すように、このよう
なＩＣチップ１０Ａのパッド部１３及び保護酸化膜１４
側の一面に、アクリル系レジストを塗布してレジスト膜
１５を形成する。ここで、レジスト膜１５の厚さは、特
に限定されることはないが、現像精度の観点から、１〜
１０μｍとすることが好ましい。
なＩＣチップ１０Ａのパッド部１３及び保護酸化膜１４
側の一面に、アクリル系レジストを塗布してレジスト膜
１５を形成する。ここで、レジスト膜１５の厚さは、特
に限定されることはないが、現像精度の観点から、１〜
１０μｍとすることが好ましい。
【００３０】そして、図２（ｃ）に示すように、パッド
部１３上のレジスト膜１５のみを公知のフォトリソグラ
フィ技術により除去する。これにより、図２（ｃ）に示
すように、ＩＣチップ１０Ａの各パッド部１３の外周部
分には、保護酸化膜１２及びレジスト膜１４の層からな
る壁部、すなわち、各パッド部１３ごとに保護酸化膜１
２及びレジスト膜１４の厚さ相当の深さ（１〜１５μ
ｍ）をもってパッド部１３を底とするコンタクトホール
１６が形成される。そして、このようなコンタクトホー
ル１６に接着性導電粒子１を収容可能な中間段階での実
装用ＩＣチップ１０Ｂを得る。
部１３上のレジスト膜１５のみを公知のフォトリソグラ
フィ技術により除去する。これにより、図２（ｃ）に示
すように、ＩＣチップ１０Ａの各パッド部１３の外周部
分には、保護酸化膜１２及びレジスト膜１４の層からな
る壁部、すなわち、各パッド部１３ごとに保護酸化膜１
２及びレジスト膜１４の厚さ相当の深さ（１〜１５μ
ｍ）をもってパッド部１３を底とするコンタクトホール
１６が形成される。そして、このようなコンタクトホー
ル１６に接着性導電粒子１を収容可能な中間段階での実
装用ＩＣチップ１０Ｂを得る。
【００３１】図４は、図２の中間工程で得られた実装用
ＩＣチップの製造方法の最終工程を示す図である。図４
を参照して、本実施の形態の実装用ＩＣチップ１０の製
造方法の最終工程について説明する。
ＩＣチップの製造方法の最終工程を示す図である。図４
を参照して、本実施の形態の実装用ＩＣチップ１０の製
造方法の最終工程について説明する。
【００３２】図４（ａ）に示すように、まず、常温にお
いて、所定の平板１７上に接着性導電粒子１を均一に分
散し、接着性導電粒子１が、平板１７上で単位面積当た
りにつき粒子が占める面積の割合を２５％以上の範囲に
含まれるようにする。この場合、接着性導電粒子１の表
面は、常温で接着性がないため、接着性導電粒子１同士
が凝集することはない。
いて、所定の平板１７上に接着性導電粒子１を均一に分
散し、接着性導電粒子１が、平板１７上で単位面積当た
りにつき粒子が占める面積の割合を２５％以上の範囲に
含まれるようにする。この場合、接着性導電粒子１の表
面は、常温で接着性がないため、接着性導電粒子１同士
が凝集することはない。
【００３３】一方、平板１７の表面には、接着性導電粒
子１が剥がれやすいように、例えばシリコン等のような
剥離処理が施されていることが好ましい。
子１が剥がれやすいように、例えばシリコン等のような
剥離処理が施されていることが好ましい。
【００３４】そして、このような接着性導電粒子１に対
して、中間段階の実装用ＩＣチップ１０Ｂを配置する。
して、中間段階の実装用ＩＣチップ１０Ｂを配置する。
【００３５】次に、図４（ｂ）に示すように、実装用Ｉ
Ｃチップ１０Ｂを、例えば、温度８０℃で加熱しなが
ら、荷重２Ｎで加圧する。
Ｃチップ１０Ｂを、例えば、温度８０℃で加熱しなが
ら、荷重２Ｎで加圧する。
【００３６】この場合、平板１７上の接着性導電粒子１
の大部分は、実装用ＩＣチップ１０Ｂのレジスト膜１５
に押されることによってつぶれる一方で、導電粒子４の
表面上の接着剤５が加熱されて溶融することによって接
着性導電粒子１がレジスト膜１５に接着する。
の大部分は、実装用ＩＣチップ１０Ｂのレジスト膜１５
に押されることによってつぶれる一方で、導電粒子４の
表面上の接着剤５が加熱されて溶融することによって接
着性導電粒子１がレジスト膜１５に接着する。
【００３７】一方、接着性導電粒子１の一部は、実装用
ＩＣチップ１０Ｂの各コンタクトホール１６にはまり、
その底にあるパッド部１３に押されることによってつぶ
れる一方で、その表面上の接着剤５が加熱されて溶融す
ることによって接着性導電粒子１がパッド部１３に接着
する。
ＩＣチップ１０Ｂの各コンタクトホール１６にはまり、
その底にあるパッド部１３に押されることによってつぶ
れる一方で、その表面上の接着剤５が加熱されて溶融す
ることによって接着性導電粒子１がパッド部１３に接着
する。
【００３８】ここで、本実施の形態の場合、実装用ＩＣ
チップ１０Ｂのパッド部１３の大きさに対して接着性導
電粒子１の外径比を一定の範囲内で定め、さらに、コン
タクトホール１６の深さを接着性導電粒子１の外径より
小さくしたことから、実装用ＩＣチップ１０Ｂの各コン
タクトホール１６には、計算上、少なくとも１個の接着
性導電粒子が、互いに接触しない状態で収容されること
になる。
チップ１０Ｂのパッド部１３の大きさに対して接着性導
電粒子１の外径比を一定の範囲内で定め、さらに、コン
タクトホール１６の深さを接着性導電粒子１の外径より
小さくしたことから、実装用ＩＣチップ１０Ｂの各コン
タクトホール１６には、計算上、少なくとも１個の接着
性導電粒子が、互いに接触しない状態で収容されること
になる。
【００３９】図４（ｃ）に示すように、加圧荷重を除去
して平板１７を実装用ＩＣチップ１０Ｂから剥離した後
に苛性ソーダ水に浸漬し、レジスト膜１５をこれに付着
した接着性導電粒子１とともに、実装用ＩＣチップ１０
Ｂから除去する。一方、接着性導電粒子１の接着剤５
は、苛性ソーダ水に浸食されないため、接着性導電粒子
１は、パッド部１３に接着されたままである。
して平板１７を実装用ＩＣチップ１０Ｂから剥離した後
に苛性ソーダ水に浸漬し、レジスト膜１５をこれに付着
した接着性導電粒子１とともに、実装用ＩＣチップ１０
Ｂから除去する。一方、接着性導電粒子１の接着剤５
は、苛性ソーダ水に浸食されないため、接着性導電粒子
１は、パッド部１３に接着されたままである。
【００４０】これにより、図４（ｄ）に示すように、Ｉ
Ｃチップ１０Ａのパッド部１３のみに接着性導電粒子１
を配置した最終段階の実装用ＩＣチップ１０を得る。こ
の実装用ＩＣチップ１０の各パッド部１３には、接着性
導電粒子１が、保護酸化膜１３の表面上から部分的に突
出した状態で配置される。ここでの接着性導電粒子１
は、表面の接着剤５が加熱の際に流動することによって
如何なる形状をとっているかにかかわらず、中核となる
導電粒子４が加圧の際につぶれた状態から導電粒子４に
関して復元率Ｒで定めた反発力により一定量だけ復元し
ている。
Ｃチップ１０Ａのパッド部１３のみに接着性導電粒子１
を配置した最終段階の実装用ＩＣチップ１０を得る。こ
の実装用ＩＣチップ１０の各パッド部１３には、接着性
導電粒子１が、保護酸化膜１３の表面上から部分的に突
出した状態で配置される。ここでの接着性導電粒子１
は、表面の接着剤５が加熱の際に流動することによって
如何なる形状をとっているかにかかわらず、中核となる
導電粒子４が加圧の際につぶれた状態から導電粒子４に
関して復元率Ｒで定めた反発力により一定量だけ復元し
ている。
【００４１】図５は、図４の最終工程で得られた実装用
ＩＣチップを用いた実装方法の工程を示す図である。図
５を参照して、本実施の形態の実装用ＩＣチップ１０を
用いた実装方法について説明する。
ＩＣチップを用いた実装方法の工程を示す図である。図
５を参照して、本実施の形態の実装用ＩＣチップ１０を
用いた実装方法について説明する。
【００４２】図５（ａ）に示すように、まず、最終段階
の実装用ＩＣチップ１０と接続すべき回路基板２１を熱
圧着用のベース（図示しない）上に固定し、実装用ＩＣ
チップ１０を回路基板２１に対向配置する。次に、回路
基板２１に形成された、所定の回路パターンを有する電
極のうち、接続すべき電極２２に対して、実装用ＩＣチ
ップ１０の接着性導電粒子１を位置決めする。
の実装用ＩＣチップ１０と接続すべき回路基板２１を熱
圧着用のベース（図示しない）上に固定し、実装用ＩＣ
チップ１０を回路基板２１に対向配置する。次に、回路
基板２１に形成された、所定の回路パターンを有する電
極のうち、接続すべき電極２２に対して、実装用ＩＣチ
ップ１０の接着性導電粒子１を位置決めする。
【００４３】そして、図５（ｂ）に示すように、実装用
ＩＣチップ１０を、例えば、温度１８０℃で加熱しなが
ら、荷重１０Ｎで加圧する。この場合、各接着性導電粒
子１が、加熱及び加圧されることにより、導電粒子４
が、実装用ＩＣチップ１０のパッド部１３と回路基板２
１の電極２２との間で、その間にある接着剤５を追い出
しながらつぶれる。
ＩＣチップ１０を、例えば、温度１８０℃で加熱しなが
ら、荷重１０Ｎで加圧する。この場合、各接着性導電粒
子１が、加熱及び加圧されることにより、導電粒子４
が、実装用ＩＣチップ１０のパッド部１３と回路基板２
１の電極２２との間で、その間にある接着剤５を追い出
しながらつぶれる。
【００４４】ここで、導電粒子４は、この形状を球状に
したことから弾性的な等方性を有するため、実装用ＩＣ
チップ１０のパッド部１３や回路基板２１の電極２２と
接触した位置によらず、常に加圧方向にほぼ一定量だけ
圧縮される。その結果、実装用ＩＣチップ１０のパッド
部１３は、それぞれ、弾性変形した導電粒子４を介して
回路基板２１の電極２２とほぼ同一の間隔をもって電気
的に接続される。
したことから弾性的な等方性を有するため、実装用ＩＣ
チップ１０のパッド部１３や回路基板２１の電極２２と
接触した位置によらず、常に加圧方向にほぼ一定量だけ
圧縮される。その結果、実装用ＩＣチップ１０のパッド
部１３は、それぞれ、弾性変形した導電粒子４を介して
回路基板２１の電極２２とほぼ同一の間隔をもって電気
的に接続される。
【００４５】その一方で、各導電粒子４における接着剤
５が、導電粒子４と実装用ＩＣチップ１０のパッド部１
３及び回路基板２１の電極２２との間に生じた隙間や導
電粒子４の表面部分に流れ込み、これにより、導電粒子
４を支持体として実装用ＩＣチップ１０のパット部１３
と回路基板２１の電極２２との間に挟んだ状態のまま、
これら三者とも接着する。その後、このような接着剤５
が冷却して硬化すると、実装用ＩＣチップ１０が回路基
板２１と電気的に接続された状態を保ったままこれに固
定される。
５が、導電粒子４と実装用ＩＣチップ１０のパッド部１
３及び回路基板２１の電極２２との間に生じた隙間や導
電粒子４の表面部分に流れ込み、これにより、導電粒子
４を支持体として実装用ＩＣチップ１０のパット部１３
と回路基板２１の電極２２との間に挟んだ状態のまま、
これら三者とも接着する。その後、このような接着剤５
が冷却して硬化すると、実装用ＩＣチップ１０が回路基
板２１と電気的に接続された状態を保ったままこれに固
定される。
【００４６】以上述べたように本実施の形態によれば、
導電粒子４に接着性をもたせたうえで、ＩＣチップ１０
Ａのパッド部１３のみに接着性導電粒子１を積極的に配
置した実装用ＩＣチップ１０を用いるようにしたことか
ら、回路基板２１のファインピッチ化された電極２２に
対しても、確実に接続信頼性を得ることができる。
導電粒子４に接着性をもたせたうえで、ＩＣチップ１０
Ａのパッド部１３のみに接着性導電粒子１を積極的に配
置した実装用ＩＣチップ１０を用いるようにしたことか
ら、回路基板２１のファインピッチ化された電極２２に
対しても、確実に接続信頼性を得ることができる。
【００４７】また、本実施の形態によれば、接着性導電
粒子１の中核をなす導電粒子４の反発力を、復元率Ｒで
規制したことから、ＩＣチップ１０Ａに接着性導電粒子
１を熱圧着した際に導電粒子４が所望の値以上復元する
ため、接着性導電粒子１がＩＣチップ１０の保護酸化膜
１３の表面から確実にはみ出た実装用ＩＣチップ１０を
得ることができる。
粒子１の中核をなす導電粒子４の反発力を、復元率Ｒで
規制したことから、ＩＣチップ１０Ａに接着性導電粒子
１を熱圧着した際に導電粒子４が所望の値以上復元する
ため、接着性導電粒子１がＩＣチップ１０の保護酸化膜
１３の表面から確実にはみ出た実装用ＩＣチップ１０を
得ることができる。
【００４８】特に、本実施の形態の場合、実装用ＩＣチ
ップ１０のコンタクトホール１６の大きさに対して、接
着性導電粒子１の外径を一定の割合で定めたことから、
各パッド部１３に、接着性導電粒子１を凝集させずに単
独で配置することができる。
ップ１０のコンタクトホール１６の大きさに対して、接
着性導電粒子１の外径を一定の割合で定めたことから、
各パッド部１３に、接着性導電粒子１を凝集させずに単
独で配置することができる。
【００４９】その結果、かかる実装用ＩＣチップ１０を
用いることにより、従来技術のように、ＩＣチップ１０
Ａのパッド部１３に突状のバンプ電極を設けずに済む一
方で、ＩＣチップ１０Ａの電極部分と回路基板２１の電
極２２との間に、異方導電性接着剤５中を流動する導電
粒子を介在させるという不確実性を解消することができ
るため、異方導電性接着剤５を用いた場合よりも接続信
頼性を向上させることができる。
用いることにより、従来技術のように、ＩＣチップ１０
Ａのパッド部１３に突状のバンプ電極を設けずに済む一
方で、ＩＣチップ１０Ａの電極部分と回路基板２１の電
極２２との間に、異方導電性接着剤５中を流動する導電
粒子を介在させるという不確実性を解消することができ
るため、異方導電性接着剤５を用いた場合よりも接続信
頼性を向上させることができる。
【００５０】その一方で、接着性導電粒子１の反発力
を、復元率Ｒで規制したことから、加圧後において導電
粒子４の樹脂部分が塑性変形を起こさず、エージング後
に電極同士の間隔が変化しても導電粒４子がこれに伴っ
て弾性変形するため、導通抵抗が上昇する事態を防ぐこ
とができる。
を、復元率Ｒで規制したことから、加圧後において導電
粒子４の樹脂部分が塑性変形を起こさず、エージング後
に電極同士の間隔が変化しても導電粒４子がこれに伴っ
て弾性変形するため、導通抵抗が上昇する事態を防ぐこ
とができる。
【００５１】さらに、本実施の形態によれば、接着性導
電粒子１の導電粒子４を球状にしたことから、ＩＣチッ
プ１０Ａと回路基板２１の各電極同士の間隔をほぼ一定
にすることができるため、この点からも接続信頼性を向
上させることができる。
電粒子１の導電粒子４を球状にしたことから、ＩＣチッ
プ１０Ａと回路基板２１の各電極同士の間隔をほぼ一定
にすることができるため、この点からも接続信頼性を向
上させることができる。
【００５２】また、本実施の形態によれば、導電粒子４
に常温では接着性をもたない接着剤５を付したことか
ら、実装用ＩＣチップ１０を作製する際に取扱いやすい
接着性導電粒子１を得ることができる。
に常温では接着性をもたない接着剤５を付したことか
ら、実装用ＩＣチップ１０を作製する際に取扱いやすい
接着性導電粒子１を得ることができる。
【００５３】特に、本実施の形態の場合、導電粒子４に
のみ接着剤５を付したことから、異方導電性接着剤５を
用いた場合と比べて接着剤５の量を減らすことができる
という利点がある。
のみ接着剤５を付したことから、異方導電性接着剤５を
用いた場合と比べて接着剤５の量を減らすことができる
という利点がある。
【００５４】なお、本発明は、上記実施の形態に限られ
ず、種々の変更を行うことができる。例えば、上記実施
の形態においては、接着性導電粒子１に含まれる接着剤
５だけで実装用ＩＣチップ１０と回路基板２１を接着す
るようにしたが、かかる接着力をさらに強化するため、
実装用ＩＣチップ１０を回路基板２１に圧着する際にこ
れらの間に、導電粒子を含まない、フィルム状又はペー
スト状の接着剤５を介在させることも可能である。
ず、種々の変更を行うことができる。例えば、上記実施
の形態においては、接着性導電粒子１に含まれる接着剤
５だけで実装用ＩＣチップ１０と回路基板２１を接着す
るようにしたが、かかる接着力をさらに強化するため、
実装用ＩＣチップ１０を回路基板２１に圧着する際にこ
れらの間に、導電粒子を含まない、フィルム状又はペー
スト状の接着剤５を介在させることも可能である。
【００５５】また、上記実施の形態においては、接着性
導電粒子１を分散する平面として平板１７を用いたが、
本発明は、実装用ＩＣチップ１０Ｂの電極側の面自体に
直接接着性導電粒子を均一に分散することもできる。
導電粒子１を分散する平面として平板１７を用いたが、
本発明は、実装用ＩＣチップ１０Ｂの電極側の面自体に
直接接着性導電粒子を均一に分散することもできる。
【００５６】
【実施例】以下、本発明に係る実装用ＩＣチップを用い
て回路基板への実装した実施例を比較例とともに詳細に
説明する。
て回路基板への実装した実施例を比較例とともに詳細に
説明する。
【００５７】実施例として、復元率５％の導電粒子を核
とした接着性導電粒子を、ＩＣチップの各パッド部に接
着して実装用ＩＣチップを作製した。
とした接着性導電粒子を、ＩＣチップの各パッド部に接
着して実装用ＩＣチップを作製した。
【００５８】比較例として、復元率０％の導電粒子を核
とした接着性導電粒子を、ＩＣチップの各パッド部に接
着して実装用ＩＣチップを作製した。
とした接着性導電粒子を、ＩＣチップの各パッド部に接
着して実装用ＩＣチップを作製した。
【００５９】実施例の実装用ＩＣチップ、比較例の実装
用ＩＣチップのそれぞれを、温度１８０℃、荷重２０
Ｎ、２０秒間の条件で、回路基板に圧着して接続した。
その後、―５５℃と１２５℃の間でのヒートサイクルを
１００回繰り返した後に、導通抵抗試験を行った。その
結果、端子電極１０個のうち導通不良の端子電極の数を
以下に示す。
用ＩＣチップのそれぞれを、温度１８０℃、荷重２０
Ｎ、２０秒間の条件で、回路基板に圧着して接続した。
その後、―５５℃と１２５℃の間でのヒートサイクルを
１００回繰り返した後に、導通抵抗試験を行った。その
結果、端子電極１０個のうち導通不良の端子電極の数を
以下に示す。
【００６０】［実施例］
（１）初期 ０／１０
（２）ヒートサイクル後 ０／１０
［比較例］
（１）初期 ０／１０
（２）ヒートサイクル後 ５／１０
以上の結果から、実施例の実装用ＩＣチップは、エージ
ング後においても接続信頼性を得られることが明らかに
なった。
ング後においても接続信頼性を得られることが明らかに
なった。
【００６１】
【発明の効果】以上述べたように本発明によれば、ファ
インピッチの半導体素子及び回路基板の各電極同士を確
実に接続することができる半導体素子の実装方法を得る
ことができる。また、本発明によれば、半導体素子の実
装に用いる実装用の半導体素子を得ることができる。
インピッチの半導体素子及び回路基板の各電極同士を確
実に接続することができる半導体素子の実装方法を得る
ことができる。また、本発明によれば、半導体素子の実
装に用いる実装用の半導体素子を得ることができる。
【図１】本実施の形態の接着性導電粒子の製造方法を示
す図である。
す図である。
【図２】（ａ）〜（ｃ）本実施の形態の実装用ＩＣチッ
プの製造方法の中間工程を示す図である。
プの製造方法の中間工程を示す図である。
【図３】同実装用ＩＣチップの製造方法に用いられるＩ
Ｃチップの電極側を示す図である。
Ｃチップの電極側を示す図である。
【図４】（ａ）〜（ｄ）図２の中間工程で得られた実装
用ＩＣチップの製造方法の最終工程を示す図である。
用ＩＣチップの製造方法の最終工程を示す図である。
【図５】（ａ）（ｂ）図４の最終工程で得られた実装用
ＩＣチップを用いた実装方法の工程を示す図である。
ＩＣチップを用いた実装方法の工程を示す図である。
１…接着性導電粒子 ２…樹脂粒子 ４…金属膜 １０
…実装用ＩＣチップ（実装用の半導体素子） １５…レ
ジスト膜
…実装用ＩＣチップ（実装用の半導体素子） １５…レ
ジスト膜
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平２−180036（ＪＰ，Ａ)
特開 平５−70750（ＪＰ，Ａ)
特開 平11−209714（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60
H01L 21/60 311
Claims (6)
- 【請求項１】所定の弾性を有する球状の樹脂粒子に金属
膜を施した導電粒子に所定の接着剤を付した接着性導電
粒子を用い、 半導体素子の電極以外の部分にレジスト膜を形成する工
程と、 前記接着性導電粒子を所定の平面上に分散して当該接着
性導電粒子に対して前記半導体素子を加熱加圧する工程
と、 前記半導体素子の電極以外の接着性導電粒子を除去する
ことによって前記半導体素子の電極のみに前記接着性導
電粒子を残す工程とを有することを特徴とする実装用の
半導体素子の製造方法。 - 【請求項２】前記接着性導電粒子を前記レジスト膜とと
もに除去することを特徴とする請求項１記載の実装用の
半導体素子の製造方法。 - 【請求項３】前記接着性導電粒子は、前記導電粒子の２
０％圧縮変位時の復元率が、５％以上であることを特徴
とする請求項１又は２のいずれか１項記載の実装用の半
導体素子の製造方法。 - 【請求項４】前記接着性導電粒子は、前記接着剤が、常
温では接着性が無く、常温より高温の所定の温度に加熱
された場合に軟化又は溶融によって接着性を発現するこ
とを特徴とする請求項１乃至３のいずれか１項記載の実
装用の半導体素子の製造方法。 - 【請求項５】請求項１乃至４のいずれか１項記載の製造
方法によって得られた実装用の半導体素子を用い、 当該半導体素子の接着性導電粒子を基板上の所定の電極
に位置決めしてから、当該半導体素子を前記基板に加熱
圧着することを特徴とする半導体素子の実装方法。 - 【請求項６】半導体チップの一面に所定の電極パターン
を有する実装用の半導体素子であって、 前記電極パターン上に形成されたレジスト膜を所定の大
きさに開口して当該開口部に電極部を臨ませるように構
成され、 前記電極部に、所定の弾性を有する球状の樹脂粒子に金
属膜を施した導電粒子に所定の接着剤を付した接着性導
電粒子が当該電極部と接着された状態で配置されている
ことを特徴とする実装用の半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000364026A JP3506424B2 (ja) | 2000-11-30 | 2000-11-30 | 半導体素子の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000364026A JP3506424B2 (ja) | 2000-11-30 | 2000-11-30 | 半導体素子の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002170837A JP2002170837A (ja) | 2002-06-14 |
| JP3506424B2 true JP3506424B2 (ja) | 2004-03-15 |
Family
ID=18835040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000364026A Expired - Fee Related JP3506424B2 (ja) | 2000-11-30 | 2000-11-30 | 半導体素子の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3506424B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3891133B2 (ja) | 2003-03-26 | 2007-03-14 | セイコーエプソン株式会社 | 電子部品の製造方法および電子部品の実装方法 |
| US7550846B2 (en) * | 2005-12-21 | 2009-06-23 | Palo Alto Research Center | Conductive bump with a plurality of contact elements |
-
2000
- 2000-11-30 JP JP2000364026A patent/JP3506424B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002170837A (ja) | 2002-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1445995B1 (en) | Method of mounting an electronic component on a circuit board and system for carrying out the method | |
| US6034331A (en) | Connection sheet and electrode connection structure for electrically interconnecting electrodes facing each other, and method using the connection sheet | |
| JP4056424B2 (ja) | 半導体装置の製造方法 | |
| US6133066A (en) | Semiconductor element mounting method | |
| KR100315158B1 (ko) | 비솔더 플립 칩 본딩용 고신뢰성 비전도성 접착제 및 이를이용한 플립 칩 본딩 방법 | |
| KR19990022881A (ko) | 반도체 장치, 반도체 탑재용 배선 기판 및반도체 장치의 제조 방법 | |
| US6835274B2 (en) | Electrical connecting device and electrical connecting method | |
| JPH0927516A (ja) | 電子部品の接続構造 | |
| US6426021B2 (en) | Anisotropically electroconductive adhesive material and connecting method | |
| JP3436170B2 (ja) | 異方性導電フィルム、これを用いた半導体装置及びその製造方法 | |
| JP5444699B2 (ja) | 異方性導電性接着剤のための導電性粒子、異方性導電性接着剤、異方性導電性接着剤のための導電性粒子の製造方法、半導体装置 | |
| JP2008192984A (ja) | 半導体装置及びその製造方法 | |
| JP3506424B2 (ja) | 半導体素子の実装方法 | |
| JP3162068B2 (ja) | 半導体チップの実装方法 | |
| JP3981817B2 (ja) | 半導体装置の製造方法 | |
| JP4479582B2 (ja) | 電子部品実装体の製造方法 | |
| JP2000269269A (ja) | 半導体実装用基板と半導体装置および半導体装置の製造方法 | |
| JPS63122133A (ja) | 半導体チツプの電気的接続方法 | |
| JP4118974B2 (ja) | Ｉｃチップ搭載基板及びｉｃチップ搭載基板の製造方法 | |
| JP2002141121A (ja) | 異方導電性フィルムおよびそれを用いた半導体装置並びにその製造方法 | |
| JP3129218B2 (ja) | ファインピッチコネクタ部材 | |
| JP3494357B2 (ja) | 半導体装置 | |
| JP3388547B2 (ja) | 部品実装方法 | |
| JPH02185050A (ja) | 半導体装置の実装方法 | |
| JPH1116946A (ja) | 半導体装置の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031215 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |