DE102006022067B4 - Herstellungsverfahren für ein elektronisches Bauelement und elektronisches Bauelement - Google Patents

Herstellungsverfahren für ein elektronisches Bauelement und elektronisches Bauelement Download PDF

Info

Publication number
DE102006022067B4
DE102006022067B4 DE102006022067A DE102006022067A DE102006022067B4 DE 102006022067 B4 DE102006022067 B4 DE 102006022067B4 DE 102006022067 A DE102006022067 A DE 102006022067A DE 102006022067 A DE102006022067 A DE 102006022067A DE 102006022067 B4 DE102006022067 B4 DE 102006022067B4
Authority
DE
Germany
Prior art keywords
component
semiconductor element
adhesive
substrate surface
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006022067A
Other languages
English (en)
Other versions
DE102006022067A1 (de
Inventor
Dipl.-Ing. Ludwig (FH) Heitzer
Christian Stümpfl
Dipl.-Ing. Michael (FH) Bauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006022067A priority Critical patent/DE102006022067B4/de
Priority to US11/746,390 priority patent/US7834460B2/en
Publication of DE102006022067A1 publication Critical patent/DE102006022067A1/de
Application granted granted Critical
Publication of DE102006022067B4 publication Critical patent/DE102006022067B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83868—Infrared [IR] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

Herstellungsverfahren für ein elektronisches Bauelement mit einem auf einer Substratoberfläche (2) aufkontaktierten und befestigten Halbleiterelement (1), mit einem rückseitigen Beschichten des Halbleiterelementes und/oder der Substratoberfläche mit einer klebenden Struktur aus einer Klebstoffkombination, die eine sich verfestigende, erste Komponente (3) und eine elektrisch leitfähige, sich nicht verfestigende zweite Komponente (4) mit einem hochviskos und dauerklebrig bleibenden Haftklebstoff aufweist, und mit einem kontaktierenden Aufkleben des Halbleiterelementes auf die Substratoberfläche.

Description

  • Die Erfindung betrifft ein Verfahren gemäß dem Anspruchs 1 und ein elektronisches Bauelement gemäß dem Anspruch 8.
  • Moderne elektronische Bauelemente bestehen in ihrem Grundaufbau aus einem die Funktion des Bauelementes ausführenden, entsprechend dotierten oder in vergleichbarer Weise gestalteten Halbleiterelement und einem die elektrische und thermische Kontaktierung des Halbleiterelementes realisierenden Substrat. Das Halbleiterelement und der in unmittelbarer Nähe des Halbleiterelementes gelegene Substratbereich sind zum Schutz vor Umwelteinflüssen in der Regel in geeigneter Weise verkapselt. Die elektrische Anbindung des Halbleiterelementes erfolgt von mindestens einem aus der Verkapselung herausreichenden Kontakt zum Substrat und von dort in das Halbleiterelement und schließlich von dem Halbleiterelement über das Substrat zu mindestens einem weiteren aus der Verkapselung hinaus reichenden Kontakt zu einer externen Schaltung.
  • Zur elektrischen und thermischen Kontaktierung des Halbleiterelementes auf dem Substrat werden gegenwärtig kostenintensive Lötverfahren eingesetzt, die eine komplexe Metallisierung der Rückseite des Halbleiterelementes erfordern. Außerdem erweist sich ein Auflöten des Halbleiterelementes auf eine in Hinblick auf ihre elektrische und thermische Leitfähigkeit an sich besonders vorteilhafte Substratoberfläche aus Gold besonders problematisch. Bei dieser Verbindungstechnik treten häufig Lunker und Delaminationen auf, die zu unvertretbaren Zuverlässigkeitsproblemen des elektronischen Bauelementes führen. Deswegen wird derzeit auf ein Löten von Goldoberflächen ganz verzichtet und die Verwendung weniger vorteilhafter Substratoberflächen in Kauf genommen.
  • Aus der JP 05-62981 A ist ein Herstellungsverfahren für ein elektronisches Bauelement mit einem auf einer Substratoberfläche aufkontaktierten und befestigten Halbleiterelement bekannt, wobei ein rückseitiges Beschichten des Halbleiterelementes mit einer klebenden Struktur aus einer sich verfestigenden ersten Komponente und einer elektrisch leitfähigen, elastisch deformierbaren zweiten Komponente mit einem kontaktierenden Aufkleben des Halbleiterelementes auf die Substratoberfläche vorgesehen ist.
  • Vor dem Hintergrund der genannten Probleme besteht die Aufgabe, ein Herstellungsverfahren für ein elektronisches Bauelement anzugeben, bei dem die elektrische und thermische Kontaktierung des Halbleiterelementes in deutlich einfacherer und damit kostengünstigerer Weise erfolgen kann und eine sichere Anbindung auch auf einem Goldsubstrat zuverlässig gewährleistet ist. Es besteht außerdem die Aufgabe, ein preiswert zu fertigendes elektronisches Bauelement anzugeben, bei dem die elektrische und thermische Anbindung auf dem Substrat in einfacher und zuverlässiger Form ausgebildet ist.
  • Die Aufgabe wird hinsichtlich des Verfahrensaspektes mit einem Herstellungsverfahren mit den Merkmalen des Anspruchs 1 und hinsichtlich des Vorrichtungsaspektes mit einem elektronischen Bauelement mit den Merkmalen des Anspruchs 8 gelöst. Dabei beinhalten die jeweiligen Unteransprüche zweckmäßige bzw. vorteilhafte Ausführungsformen des Herstellungsverfahrens und des elektronischen Bauelementes.
  • Das Herstellungsverfahren für ein elektronisches Bauelement mit einem auf einer Substratoberfläche aufkontaktierten und befestigten Halbleiterelement ist erfindungsgemäß durch ein rückseitiges Beschichten des Halbleiterelementes und/oder der Substratoberfläche mit einer klebenden Struktur aus einer sich verfestigenden, insbesondere aushärtenden oder abbindenden, ersten Komponente und einer elektrisch leitfähigen, sich nicht verfestigenden zweiten Komponente mit einem kontaktierenden Aufkleben des Halbleiterelementes auf die Substratoberfläche ausgezeichnet.
  • Im Gegensatz zu den aus dem Stand der Technik gebräuchlichen Lötkontaktierungen zur Fertigung des elektronischen Bauelementes wird erfindungsgemäß somit ein Aufkleben des Halbleiterelementes auf die Substratoberfläche ausgeführt. Damit wird der kostspielige und durch die Rückseitenmetallisierung aufwändige Lötprozess vollstandig durch das Aufbringen einer Klebstoffkombination ersetzt. Diese erfordert nicht zwingend eine Metallisierung des Halbleiterelementes. Beim Befestigen des Halbleiterelementes auf dem Substrat kann damit entweder die Rückseitenmetallisierung vollständig eingespart werden, oder es wird ein technologischer Spielraum geschaffen, bei dem die Rückseitenmetallisierung je nach Erfordernis ausgeführt werden oder unterbleiben kann. Zudem entfallen beim Kleben des Halbleiterelementes die nachteiligen Wechselwirkungen zwischen Lot und goldbeschichtetem Substrat, sodass es daher prinzipiell möglich ist, goldmetallisierte Substratoberflächen bei der Gestaltung des elektronischen Bauelementes vorzusehen. Die verfestigende Komponente übernimmt dabei die mechanische Befestigung bzw. die thermische Anbindung des Halbleiterelementes auf dem Substrat, während die sich nicht verfestigende Komponente vorwiegend die elektrische Kontaktierung realisiert.
  • Das rückseitige Beschichten kann auf unterschiedliche Weise ausgeführt werden. Bei einer ersten Ausführungsform des Herstellungsverfahrens erfolgt ein Aufdrucken der ersten und zweiten Komponente auf das Halbleiterelement und/oder die Substratoberfläche.
  • Bei einer zweiten Ausführungsform des Herstellungsverfahrens erfolgt ein Aufsprühen der ersten und zweiten Komponente auf das Halbleiterelement und/oder die Substratoberfläche. Sowohl das Aufdrucken als auch das Aufsprühen gewährleisten eine gleichmäßige und präzise Beschichtung der entsprechenden Fläche.
  • Das Aufdrucken und das Aufsprühen können beim rückseitigen Beschichten jedoch auch in Kombination ausgeführt werden. Dabei wird eine der beiden Komponenten aufgedruckt, während die andere aufgesprüht wird.
  • Zweckmäßigerweise wird mit der ersten, sich verfestigenden Komponente ein damit mindestens abschnittsweise beschichteter Randbereich und ein mindestens abschnittsweise mit der zweiten, sich nicht verfestigenden Komponente beschichteter Zentralbereich erzeugt. Dadurch wird eine in sich stabile Struktur aus beiden klebenden Komponenten geschaffen, bei der der feste Randbereich den inneren fließfähigen Zentralbereich einschließt, ein Heraussickern oder Kriechen der zweiten Komponente verhindert und eine maximale Kontaktierungsfläche des Halbleiterelementes mit dem Substrat gewährleistet.
  • Es ist auch möglich, eine Klebestruktur zu erzeugen, bei der erste, aus der ersten Komponente bestehende Streifen im Wechsel mit zweiten, aus der zweiten Komponente bestehenden Streifen auf das Halbleiterelement aufgetragen werden. Bei der Wahl der fallweise geeigneten Klebestruktur sind die Befestigungsverhältnisse, die möglichen mechanischen Spannungen und der erforderliche Stromdurchsatz zwischen Halbleiterelement und Substratoberfläche zu berücksichtigen.
  • Auf der Substratoberfläche kann bei einer Variante des Herstellungsverfahrens ergänzend eine Oberflächenstrukturierung durch ein Aufbringen einer strukturierten Metalloberfläche, insbesondere einer strukturierten Goldoberfläche, ausgeführt werden. Die strukturierte Metalloberfläche verbessert den elektrischen und thermischen Kontakt zwischen Klebestruktur und Substratoberfläche.
  • Ein erfindungsgemäßes elektronisches Bauelement, das eine kontaktierende Verbindung zwischen einem Halbleiterelement und einer Substratoberfläche enthält, ist durch eine zwischen dem Halbleiterelement und der Substratoberfläche angeordneten strukturierten Klebeschicht aus einer sich verfestigenden ersten Komponente und einer sich nicht verfestigenden elektrisch leitfähigen zweiten Komponente gekennzeichnet.
  • Die erste Komponente verläuft bei einer ersten Ausführungsform im wesentlichen entlang eines Randabschnittes des Halbleiterelementes, während die zweite Komponente im wesentlichen in einem Zentralbereich des Halbleiterelementes angeordnet ist.
  • Bei einer weiteren Ausführungsform sind die erste und die zweite Komponente alternierend in einer streifenförmigen Struktur angeordnet.
  • Die zweite, sich nicht verfestigende Komponente ist bevorzugt als ein hochviskoser dauerklebriger Haftklebstoff mit eingelagerten elektrisch leitfähigen Partikeln ausgebildet. Die elektrisch leitfähigen Partikel bilden dabei in einer hinreichenden Dichte elektrisch leitfähige Brücken zwischen der Rückseite des Halbleiterelementes und der Substratoberfläche aus.
  • Ergänzend dazu weist die Substratoberfläche eine strukturierte Metallisierung, insbesondere eine strukturierte Goldfläche, für einen intensiveren elektrischen, thermischen und mechanischen Kontakt zwischen Klebeschicht und Substratoberfläche auf.
  • Die strukturierte Metallisierung ist dabei zweckmäßigerweise der strukturierten Klebeschicht des Halbleiterelementes angepasst.
  • Das Herstellungsverfahren und das elektronische Bauelement sollen nachfolgend anhand eines Ausführungsbeispieles näher erläutert werden. Zur Verdeutlichung dienen die angefügten 1 bis 4. Es werden für gleiche oder gleich wirkende Teile dieselben Bezugszeichen verwendet.
  • Es zeigt:
  • 1 ein beispielhaftes Halbleiterelement im Schnitt,
  • 2 eine beispielhafte beschichtete Seite des Halbleiterelementes,
  • 3 das in den vorhergehenden Figuren gezeigte Halbleiterelement auf einem Substrat,
  • 4 eine weitere Ausführungsform einer beschichteten Seite des Halbleiterelementes mit einer streifenförmigen, alternierenden Klebestruktur,
  • 5 eine erste Ausführungsform einer strukturierten Metallisierung auf der Substratoberfläche,
  • 6 eine weitere Ausführungsform der strukturierten Metallisierung auf der Substratoberfläche.
  • 1 zeigt ein beispielhaftes Halbleiterelement 1 im Schnitt. Das Halbleiterelement ist in den nachfolgenden Ausführungsbeispielen schematisch dargestellt. Je nach konkreter Ausführungsform des elektronischen Bauelementes kann das Halbleiterelement als ein einzelnes Dioden-, oder Transistorelement mit dem für den jeweiligen Einzelfall geforderten Aufbau ausgebildet sein. Es ist jedoch ebenso möglich, dass das Halbleiterelement ein Halbleiterchip mit einer integrierten Schaltung ist. Die innere Struktur des Halbleiterelementes ist für die nachfolgende Darstellung nicht ausschlaggebend.
  • Die zur Substratoberfläche zeigende Seite des Halbleiterelementes weist eine klebende Struktur auf. Diese besteht aus einer sich verfestigenden ersten Komponente 3 und einer sich nicht verfestigenden, elektrisch leitfähigen zweiten Komponente 4. Wie aus der Figur zu entnehmen ist, bedeckt die erste Komponente 3 den Rand der entsprechenden Fläche des Halbleiterelementes, während die zweite Komponente 4 den Zentralbereich, d. h. die Mitte der Fläche, ausfüllt.
  • 2 zeigt die beschichtete Seite des Halbleiterelementes in einer Draufsicht. Zu erkennen ist der rahmenförmige Bereich der ersten Komponente 3 und der von der ersten Komponente eingerahmte Bereich mit der zweiten Komponente 4.
  • 3 zeigt das Halbleiterelement aus den 1 und 2 in klebender Verbindung auf einer Substratoberfläche 2. Die für das elektronische Bauelement übliche Verkapselung, bzw. die bei dem Substrat für die Art des elektronischen Bauelementes erforderliche Gestaltung sind nicht dargestellt.
  • Die Oberfläche des Substrates weist im Bereich der zweiten Komponente 4 eine Metallisierung 5, insbesondere eine Goldmetallisierung, auf. Die Metallisierung ist hier strukturiert, d. h. sie entspricht mindestens der geometrischen Form des Bereichs der zweiten Komponente 4 auf der Rückseite des Halbleiterelementes. Bei dem in den 1 und 2 gezeigten Ausführungsbeispiel weist die Metallisierung beispielsweise eine quadratische Grundform auf, deren Seitenlängen etwas kleiner als die Seitenlängen des Zentralbereichs des Halbleiterelementes sind. Derartige strukturierte Metallisierungen können beispielsweise durch ein Bedampfen oder ein entsprechend anderes Gasphasenabscheidungsverfahren unter Verwendung entsprechender Aufdampfmasken auf der Substratoberfläche geschaffen werden.
  • Die Komponenten 3 und 4 können innerhalb der Klebestruktur auf unterschiedliche Weise angeordnet sein. Ein weiteres Beispiel dafür zeigt 4. Bei der hier dargestellten Klebestruktur bilden die erste Komponente 3 und die zweite Komponente 4 eine alternierende streifenförmige Anordnung. Dabei wirken die Streifen aus der sich verfestigenden Komponente 3 stabilisierend für die dazwischen gelegene zweite Komponente 4. Die in 4 gezeigte Struktur kann auch mit der Struktur aus 2 kombiniert sein. Bei einer solchen Ausführungsfarm ist die erste Komponente 3 im Randbereich der beschichteten Fläche des Halbleiters angeordnet und unterteilt darüber hinaus auch den von der zweiten Komponente 4 ausgefüllten Zentralbereich streifenförmig.
  • Die strukturierte Metallisierung auf der Substratoberfläche kann ebenfalls auf verschiedene Weise ausgeführt und insbesondere an die Struktur der Klebefläche auf der Rückseite des Halbleiterelementes angepasst sein. Die 5 und 5 zeigen beispielhafte Ausführungsformen der strukturierten Metallisierung.
  • In 5 weist die strukturierte Metallisierung 5 auf der Substratoberfläche 2 eine im wesentlichen quadratische Form auf, die passend zu der Klebestruktur aus 2 so ausgebildet ist, dass die Metallisierung bei einem aufgeklebten Halbleiterelement sich vollständig innerhalb des von der zweiten Komponente 4 überdeckten Bereichs befindet. 6 zeigt eine streifenförmige Metallisierung, die der streifenförmigen Klebestruktur aus 4 entspricht. In diesem Beispiel entsprechen die Streifen der Metallisierung im wesentlichen den Streifen in der alternierenden Klebestruktur aus 4.
  • Die strukturierte Klebefläche kann durch unterschiedliche Verfahren auf die Rückseite des Halbleiterelementes aufgebracht werden. Bei einem ersten Verfahren werden die Komponenten des Klebstoffs auf die Rückseite des Halbleiterelementes aufgesprüht. Dies erfolgt beispielsweise so, dass zunächst der Zentralbereich einer der zu beschichtenden Rückseite mittels einer in den Strahlengang des Sprühstrahles eingeschwenkten Schattenblende abgedeckt wird. Sodann wird die erste Komponente der Klebeschicht auf den durch die Blende nicht abgedeckten Randbereich der zu beschichtenden Oberfläche aufgesprüht. Als nächster Schritt wird eine Lochblende in den Strahlengang gebracht, die den soeben mit der ersten Komponente beschichteten Randbereich der Rückseite des Halbleiterelementes abdeckt. Nun wird die zweite Komponente auf das Halbleiterelement aufgesprüht.
  • Zum Erzeugen der alternierenden, beispielsweise in 4 gezeigten Klebestruktur wird zweckmäßigerweise eine mehrfach geschlitzte Blende verwendet, bei der zuerst eine Komponente durch eine Reihe von Schlitzen aufgesprüht wird. Danach wird die Blende im wesentlichen um eine Schlitzbreite verschoben und die andere Komponente aufgesprüht. Zum Auftragen einer alternierenden Klebestruktur aus erster und zweiter Komponente, die von der ersten Komponente eingerahmt ist, werden in entsprechender Weise Kombinationen aus Schatten-, Loch- und Schlitzblenden verwendet.
  • Eine andere Möglichkeit zum Auftragen der Klebeschicht bieten Druckverfahren, insbesondere Siebdruck- oder Offsetdruckverfahren. Hierzu werden die Halbleiterelemente durch eine Sieb- oder Offsetdruckeinrichtung geführt, deren Gewebe oder Offsetdruck-Form sowohl die erste, als auch die zweite Komponente gleichzeitig auf die Rückseite des Halbleiterelementes aufdrucken. Ein gleichzeitiges Drucken beider Komponenten ist deswegen zweckmäßig, weil ein aufeinander folgendes Drucken erst einer und dann der anderen Komponente dazu führen kann, dass die bereits aufgedruckte Gestalt des bereits auf der Oberfläche abgesetzten Klebstoffs verwischt wird. Soll die Rückseite des Halbleiterelementes mit der Klebeschicht versehen werden, empfiehlt sich das vorhergehend beschriebene Aufsprühverfahren, weil die dabei verbundene mechanische Belastung des Halbleiterelementes deutlich reduziert wird.
  • Das Aufbringen der Klebeschicht erfolgt entweder anstelle einer sonst üblichen Rückseitenmetallisierung oder nach der Rückseitenmetallisierung. Dabei entfällt das Aufbringen eines Lotes.
  • Grundsätzlich ist es möglich, die Klebeschicht nicht auf die gesamte Rückseite des Halbleiterelementes, sondern auf eine dafür vorgesehene Stelle des Substrates aufzutragen. In diesem Fall werden anstelle der Halbleiterelemente die Substrate durch eine Aufsprüh- oder Druckvorrichtung bewegt und mit der Klebeschicht versehen. Der vorhergehend beschriebene funktionelle Ablauf des Beschichtens ändert sich dadurch im wesentlichen nicht. Ein Vorteil der Substratbeschichtung besteht allerdings darin, dass die Positionierung der Klebeschicht direkt auf dem Substrat und damit genauer erfolgen kann, und nicht den Ungenauigkeiten beim späteren Aufsetzen des Halbleiterelementes unterworfen ist.
  • Für die erste, sich verfestigende Komponente 3 kann auf ein im Bereich der elektronischen Bauelemente- oder Präzisionsteile-Fertigung übliches Klebematerial zurückgegriffen werden. Besonders vorteilhaft sind hierbei unter radikalischer Polymerisation strahlenhärtende einkomponentige Klebstoffe, deren Aushärtezeitpunkt über den Beginn der Bestrahlung genau geplant werden kann. Dies sind insbesondere UV- oder IR-härtende Materialien. Derartige Klebstoffe sind im wesentlichen lösungsmittelfrei und verunreinigen daher nicht die Kontaktfläche zwischen Halbleiterelement und Substratoberfläche durch eine Lösungsmittelfreisetzung und -diffusion.
  • Für die sich nicht verfestigende zweite Komponente 4 können Klebstoffe ohne Verfestigungs-Charakteristik verwendet werden. Derartige Klebstoffe werden auch als Haftklebstoffe bezeichnet. Klebstoffe dieser Art bleiben nach dem Auftragen hochviskos und dauerklebrig. Für das erfindungsgemäße Verfahren werden elektrisch leitende Haftklebstoffe verwendet. Dabei enthält entweder das an sich nicht elektrisch leitende Material der zweiten Komponente Beimengungen leitfähiger Partikel, beispielsweise metallische Mikrokugeln in einer ausreichenden Anzahldichte, die in einer hinreichend dünnen Schicht elektrisch leitfähige Brücken ausbilden, oder das polymere Material des Haftklebstoffs weist selbst eine leitende Molekülstruktur auf.
  • Durch die nicht aushärtende und viskos verbleibende Struktur des Klebstoffs wird eine Delamination der Klebeverbindung, d. h. ein Ablösen der Klebeschicht von der Substratoberfläche bzw. dem Halbleiterbauteil infolge mechanischer Spannungen bei oder nach dem Härtevorgang und eine damit einhergehende Unterbrechung der elektrischen Kontaktierung verhindert. Zudem füllt der viskose Klebstoff praktisch den gesamten ihm zur Verfügung stehenden Raumbereich durch Kapillaritätseffekte aus.
  • Für eine optimale Anbindung der viskosen zweiten Komponente ist eine strukturierte Metallisierung der Substratoberfläche von Vorteil. Hierbei haben sich insbesondere strukturierte Goldflächen als besonders geeignet erwiesen, sodass eine Verwendung eines mit Gold beschichteten Substrates möglich ist.
  • Bezugszeichenliste
    • 1
    Halbleiterelement
    2
    Substrat
    3
    erste Komponente der Klebeschicht
    4
    zweite Komponente der Klebeschicht
    5
    strukturierte Metallisierung

Claims (13)

  1. Herstellungsverfahren für ein elektronisches Bauelement mit einem auf einer Substratoberfläche (2) aufkontaktierten und befestigten Halbleiterelement (1), mit einem rückseitigen Beschichten des Halbleiterelementes und/oder der Substratoberfläche mit einer klebenden Struktur aus einer Klebstoffkombination, die eine sich verfestigende, erste Komponente (3) und eine elektrisch leitfähige, sich nicht verfestigende zweite Komponente (4) mit einem hochviskos und dauerklebrig bleibenden Haftklebstoff aufweist, und mit einem kontaktierenden Aufkleben des Halbleiterelementes auf die Substratoberfläche.
  2. Herstellungsverfahren nach Anspruch 1, dadurch gekennzeichnet, dass das rückseitige Beschichten durch ein Aufdrucken der ersten und/oder zweiten Komponente erfolgt.
  3. Herstellungsverfahren nach Anspruch 1, dadurch gekennzeichnet, dass das rückseitige Beschichten durch ein Aufsprühen der ersten und/oder zweiten Komponente erfolgt.
  4. Herstellungsverfahren nach einem der Ansprüche 1 bis 3, gekennzeichnet durch ein Erzeugen eines mit der ersten Komponente (3) mindestens abschnittsweise beschichteten Randbereiches und eines mit der zweiten Komponente (4) mindestens abschnittsweise beschichteten Zentralbereiches.
  5. Herstellungsverfahren nach einem der Ansprüche 1 bis 3, gekennzeichnet durch ein Erzeugen einer alternierenden Klebestruktur mit aus der ersten Komponente (3) bestehenden ersten Streifen und aus der zweiten Komponente (4) bestehenden zweiten Streifen.
  6. Herstellungsverfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die erste Komponente (3) strahlenvernetzend ist und zu ihrer Aushärtung eine Bestrahlung der klebenden Struktur ausgeführt wird.
  7. Herstellungsverfahren nach Anspruch 1, dadurch gekennzeichnet, dass auf der Substratoberfläche (2) vor dem Beschichten oder Aufkleben der klebenden Struktur ein Aufbringen einer Metallschicht (5) ausgeführt wird.
  8. Elektronisches Bauelement, enthaltend eine kontaktierende Verbindung zwischen einem Halbleiterelement (1) und einer Substratoberfläche (2), mit einer zwischen dem Halbleiterelement und der Substratoberfläche angeordneten strukturierten Klebeschicht aus einer Klebstoffkombination, die eine sich verfestigende erste Komponente (3) und eine elektrisch leitfähige, sich nicht verfestigende zweite Komponente (4) mit einem hochviskos und dauerklebrig bleibenden Haftklebstoff aufweist.
  9. Elektronisches Bauelement nach Anspruch 8, dadurch gekennzeichnet, dass die erste Komponente (3) entlang eines Randabschnittes des Halbleiterelementes und die zweite Komponente (4) in einem Zentralbereich des Halbleiterelementes angeordnet ist.
  10. Elektronisches Bauelement nach Anspruch 8, dadurch gekennzeichnet, dass die erste und die zweite Komponente (3, 4) in Form einer alternierend streifenförmigen Struktur angeordnet sind.
  11. Elektronisches Bauelement nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass die sich nicht verfestigende zweite Komponente (4) mit eingelagerten elektrisch leitfähigen Partikeln ausgebildet ist.
  12. Elektronisches Bauelement nach Anspruch 8 bis 11, dadurch gekennzeichnet, dass die Substratoberfläche eine Metallisierung aufweist.
  13. Elektronisches Bauelement nach Anspruch 12, dadurch gekennzeichnet, dass die Metallisierung eine der strukturierten Klebeschicht des Halbleiterelementes angepasste Struktur aufweist.
DE102006022067A 2006-05-11 2006-05-11 Herstellungsverfahren für ein elektronisches Bauelement und elektronisches Bauelement Expired - Fee Related DE102006022067B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006022067A DE102006022067B4 (de) 2006-05-11 2006-05-11 Herstellungsverfahren für ein elektronisches Bauelement und elektronisches Bauelement
US11/746,390 US7834460B2 (en) 2006-05-11 2007-05-09 Method for manufacturing an electronic component and corresponding electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006022067A DE102006022067B4 (de) 2006-05-11 2006-05-11 Herstellungsverfahren für ein elektronisches Bauelement und elektronisches Bauelement

Publications (2)

Publication Number Publication Date
DE102006022067A1 DE102006022067A1 (de) 2007-11-15
DE102006022067B4 true DE102006022067B4 (de) 2011-11-10

Family

ID=38579984

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006022067A Expired - Fee Related DE102006022067B4 (de) 2006-05-11 2006-05-11 Herstellungsverfahren für ein elektronisches Bauelement und elektronisches Bauelement

Country Status (2)

Country Link
US (1) US7834460B2 (de)
DE (1) DE102006022067B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0562981A (ja) * 1991-06-18 1993-03-12 Oki Electric Ind Co Ltd 半導体素子の突起電極形成方法とその接続方法
EP0779653A2 (de) * 1995-12-11 1997-06-18 Dow Corning Corporation Drückempfindlicher leitender Silikonklebstoff für Flipchipbonding
DE10245451B4 (de) * 2002-09-27 2005-07-28 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben, sowie Halbleiterwafer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538415B1 (en) * 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
US7946331B2 (en) * 2005-06-14 2011-05-24 Cufer Asset Ltd. L.L.C. Pin-type chip tooling

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0562981A (ja) * 1991-06-18 1993-03-12 Oki Electric Ind Co Ltd 半導体素子の突起電極形成方法とその接続方法
EP0779653A2 (de) * 1995-12-11 1997-06-18 Dow Corning Corporation Drückempfindlicher leitender Silikonklebstoff für Flipchipbonding
DE10245451B4 (de) * 2002-09-27 2005-07-28 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben, sowie Halbleiterwafer

Also Published As

Publication number Publication date
US7834460B2 (en) 2010-11-16
DE102006022067A1 (de) 2007-11-15
US20070290346A1 (en) 2007-12-20

Similar Documents

Publication Publication Date Title
DE19781558B4 (de) Schaltungskomponente für ein IC-Gehäuse und Verfahren zu deren Herstellung
DE19653499B4 (de) Lotzuführgerät und Lotzuführverfahren
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE3201802A1 (de) Bondverfahren fuer elektronische bauelemente
DE102007006706A1 (de) Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu
WO2016091992A1 (de) Leiterplatte mit einem asymmetrischen Schichtenaufbau
DE112015005881T5 (de) Montagestruktur zum montieren eines shunt-widerstands und verfahren zur herstellung der montagestruktur zum montieren eines shunt-widerstands
WO2024061851A1 (de) Verfahren und vorrichtung zum elektrischen kontaktieren von elektronischen bauelementen
DE19715926B4 (de) Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray-(BGA)Halbleiterbauteil
DE102006022067B4 (de) Herstellungsverfahren für ein elektronisches Bauelement und elektronisches Bauelement
DE10162948A1 (de) Halbleiterbauelement eines LGA-Typs und Verfahren zum Anbringen des Halbleiterbauelements
DE102014109766B3 (de) Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements
EP2067390A2 (de) Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente
EP2452359B1 (de) Verfahren zum herstellen einer integrierten schaltung und resultierender folienchip
DE102014203306A1 (de) Herstellen eines Elektronikmoduls
DE102013102637B4 (de) Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines derartigen Metall-Keramik-Substrates und Anordnung von derartigen Metall-Keramik-Substraten
EP1692476B1 (de) Bauelement und verfahren zu dessen herstellung
DE102019132852B4 (de) Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement
DE102019108977B4 (de) Verfahren zur Verbindung zweier leistungselektronischer Verbindungspartner
DE10148043A1 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
DE102013226294A1 (de) Widerstandsbauelement, dessen Herstellung und Verwendung
DE102016102588B4 (de) Verfahren zur Herstellung eines Anschlussträgers, Anschlussträger, optoelektronisches Bauelement mit einem Anschlussträger und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102006031844B4 (de) Verfahren zur Befestigung von elektronischen Bauelementen auf einem Träger durch Drucksinterung und somit hergestellte Schaltungsanordnung
DE10120928C1 (de) Verfahren zum Erstellen einer Kontaktverbindung zwischen einem Halbleiterchip und einem Substrat, insbesondere zwischen einem Speichermodulchip und einem Speichermodulboard

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120211

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee