DE3201802A1 - Bondverfahren fuer elektronische bauelemente - Google Patents

Bondverfahren fuer elektronische bauelemente

Info

Publication number
DE3201802A1
DE3201802A1 DE19823201802 DE3201802A DE3201802A1 DE 3201802 A1 DE3201802 A1 DE 3201802A1 DE 19823201802 DE19823201802 DE 19823201802 DE 3201802 A DE3201802 A DE 3201802A DE 3201802 A1 DE3201802 A1 DE 3201802A1
Authority
DE
Germany
Prior art keywords
solder
substrate
component
ing
unmetallized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19823201802
Other languages
English (en)
Inventor
Donald 18049 Emmaus Pa. Jaffe
Richard Clyde 18052 Whitehall Pa. Kershner
Nicholas Theodore 18106 Wescosville Pa. Panousis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE3201802A1 publication Critical patent/DE3201802A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

./-JV-:J j. ·:":':;;' 3201 8Q2
Beschreibung
Bondverfahren für elektronische Bauelemente
Die Erfindung bezieht sich auf ein Verfahren zum Bonden eines elektronischen Bauelementes an Bondflecken der im Oberbegriff des Anspruches 1 angegebenen Art.
Bei der Schaltungsherstellung ist das Bonden von Bauelementen an ein metallisiertes Substrat häufig von kritischer Bedeutung. Beispielsweise werden bei der Herstellung zahlreicher Hybridformen von integrierten Schaltungen Bauelemente wie aufgelötete Transistoren (solderedon transistors), diskrete Chip-Kondensatoren und keramische Chip-Träger auf keramische Substrate gelötet, die eine Dickschichtmetallisierung aufweisen (Metallisierung bezieht sich auf Leitungsmuster auf dem Keramiksubstrat). Typischerweise wird dieses bewerkstelligt durch Aufbringen einer Lotpaste auf Bondflecken auf dem Substrat, in Kontakt bringen der Bauelementleitungen mit den Lotflecken und Erwärmen zwecks Lotmittelerschmelzung und Herstellung der Verbindung. Obgleich befriedigend, führte dieses Verfahren häufig zu elektrischen Kurzschlüssen wegen des Umstandes, daß Lotpartikel dazu neigen, während des Erschmelzungsschrittes aus der Paste wegzuspritzen und zu anderen Stellen des Substrates wandern.
:*-*:·:■:. ο/ υ ι >,uz
Auch· die alternativen Verfahren haben einige bedeutsame Nachteile. Beispielsweise kann das Lot aufgebracht werden durch Tauchen des Bauelementes in ein schmelzflüssiges Lotbad, gefolgt von einem Aufbringen der Leitungen des Bauelementes auf die Bondflecken und Erschmelzen des Lotes. Bei diesem Verfahren ist es häufig schwierig, eine ausreichende Lotmenge auf die Leitungen aufzubringen. Nach einem weiteren Verfahren werden Lotvorformlinge auf jeden Bondflecken auf dem Substrat vor dem Aufsetzen der Leitungen auf den Bondflecken aufgebracht. Dieses Verfahren gestattet die Placierung einer ausreichenden Lotmenge an jeder Bondstelle und vermeidet ein Wegspritzen von Lot während der Erschmelzung, da leine durch einen organischen Träger verursachte Rührwirkung vorhanden ist, wie wenn eine Paste benutzt würde. Jedoch erfordert dieses Verfahren eine zuweitgehende Anlagenneukonstruktion und WerkzeugumrUstung, als daß es für die Herstellung zahlreicher Schaltungen praktikabel ist. Das Verfahren würde daher viel zu teuer werden.
Aufgabe der Erfindung ist es deshalb, ein Verfahren der vorausgesetzten Art bereitzustellen, bei dem die oben geschilderten Nachteile vermieden sind.
Gemäß der Erfindung ist diese Aufgabe mit den kennzeichnenden Merkmalen des Anspruches 1 gelöst.
Hiernach wird im wesentlichen Lot auf die Leitungen des Bauelementes aufgebracht, werden die Leitungen in Kontakt mit entsprechenden Bondflecken auf dem metallisierten Substrat gebracht und wird das Ganze zum Erschmelzen des Lotes und zum Herstellen einer Verbindung zwischen den Leitungen und den Bondflecken erhitzt. Das Lot wird auf die Leitungen dadurch aufgebracht, daß zunächst Lot auf ein unmetallisiertes Substrat in einem Muster diskreter Flecken entsprechend den Leitungen des Bauelementes aufgebracht wird. Danach werden die Bauelementleitungen in Kontakt mit den Bondflecken auf dem Substrat gebracht, wonach die Anordnung zweck Erschmelzung des Lots erhitzt wird, so daß das Lot zur Haftung an jeder Leitung gebracht wird. Wenn das Bauelement vom Substrat entfernt wird befindet sich daher Lot an jeder Leitung, das.Bauelement kann daher anschließend an das metallisierte Substrat gebonded werden. In anderer Hinsicht ist das vorliegende Verfahren auf eine Methode zum Anbringen einer genauen Lotmenge an die Leitungen eines Bauelements gerichtet, so daß das Bauelement später an ein metallisiertes Substrat gebondet werden kann.
Ik«* IPt M / ·—> * Λ
320
Nachstehend ist die Erfindung an Hand der Zeichnung im einzelnen beschrieben; es zeigen:
Figuren 1-4 Schrägansichten betroffener Bauelemente bei der Durchführung einer Ausführungsform des vorliegenden Verfahrens in verschiedenen Herstellungsstadien,
Figur 5 ein Diagramm zur Darstellung der Gewichtsverteilung von Lot pro Bauelementleitung, wie diese entsprechend der Verfahrensausführungsform erhältlich ist und
Figur 6 eine vergrößerte Schnittansicht eines Teiles einer Bauelementleitung mit hierauf nach dieser Methode aufgebrachtem Lot.
Im Interesse einer besseren Klarheit sind die Zeichnungen nicht notwendigerweise maßstabsgerecht.
Eine Ausführungsform des vorliegenden Verfahrens sei nun an Hand der in Figuren 1-4 dargestellten Schrittfolge beschrieben. Figur 1 zeigt ein unmetallisiertes Substrat 10, das in vorliegendem Fall ein keramisches Substrat ist, aber auch jedes andere Substrat sein kann, auf dem Lot nicht haftet. Im betrachteten Beispiel war das Substrat Aluminiumoxid der ungefähren Abmessungen von 9,5 cm χ 11,4 cm.
Auf dem Substrat war ein sich wiederholendes Muster diskreter Lotflecke 11, 12 und 13 aufgebracht. Jedes Muster entspricht der Leitungskonfiguration des zu bondenden Bauelementes. Im vorliegenden Fall (Fig. 2) war das Bauelement 14 ein dreipoliges Bauelement, wie dieses als aufgelöteter Transistor bekannt ist. Solche Bauelemente haben im allgemeinen ein einzelnes Silicium-Chip, das über Drähte mit den äußeren Leitungen 28, 29 und 30 verbunden und in einer Epoxy-Gußmasse verkapselt ist. Die Leitungen sind aus einem geeigneten Metall hergestellt, vorliegend aus einer Eisen-Nickel-Cobalt-Legierung mit einer Goldmetallisierung, gefolgt von einer Zinnplai&erung. Es sei bemerkt, daß das Verfahren zum Löten jeglicher elektronischer Bauelemente verwendet werden kann, indem das Lotmuster auf dem unmetallisierten Substrat entsprechend geändert wird.
Das bei diesem Beispiel speziell benutzte Lot war eine Paste mit einem Lot aus annähernd 60 Gewichtsprozent Zinn und 40 Gewichtsprozent Blei und mit einem Flußmittel, wobei das Lot etwa 88 % der Paste ausmachte. Die Paste ist bei DuPont unter der Handelsbezeichnung Formon 8522 erhältlich. Andere Lotzusammensetzungen und andere Pastenhersteller können ebenfalls verwendet werden. Die spezielle Zusammensetzung des Flußmittels ist nicht kritisch. Die Lotflecken wurden mit einem manuellen pneumatischen Auftragsgerät aufgetragen, wie dieses von der Assembly Systems, Inc. unter der Bezeichnung Model 727V Dispenser vertrieben wird.
. - ϊ . : , OZUi. .· U L
Der Applikator 15 dieses Gerätes ist in Fig. 1 dargestellt. Typischerweise wurde eine 20-gaug&-Auftragsspitze mit einem Innendurchmesser von 0,61 mm verwendet. Eine Verweilzeit von 1,5 Sek. und ein Druck von etwa 28 N/mm Austragsquerschnitt (40 pounds per square inch gauge) wurden benutzt. Für das speziell benutzte Lot, das eine Pastenviskosität
von 45 Ns/m hatte, enthielt jeder Flecken typischerweise etwa 1,5 mg Lot. Um ausreichend Lot für jede Leitung bereitzustellen, empfiehlt es sich für das betrachtete Beispiel, daß jeder Fleck wenigstens ein mg Lot enthält.
Jeder Fleck hatte einen Durchmesser von etwa 1,52 mm bei einem Mitten-zu-Mittenabstand zum nächstens Nachbar von etwa 5,08 mm. Obgleich in Fig. 1 riur wenig Muster dargestellt ist, versteht es sich, daß das Muster in einer zweidimensionalen Anordnung angeordnet werden kann, so daß annähernd 300 3-Fleck-Muster auf einem Substrat dieser Größe hergestellt werden können. Andere Methoden zum Aufbringen der Lotflecken können ebenfalls verwendet werden, beispielsweise automatischer Austragbetrieb oder Siebdrucken.
Nach dem Aufbringen der Lotpastenflecken 11, 12 und 13 auf das unmetallisierte Substrat wurden die Bauelemente 14 auf das Substrat verbracht, so daß jede Leitung in Kontakt mit einem der Flecken des Musters kam. Dieses ist für zwei Bauelemente in Fig. 2 dargestellt. Die hier betroffenen Bauelemente hatten etwa 0,10 mm dicke und etwa 0,43 mm breite Leitungen. Jede lötbare Metalleitung kann beim vorliegenden Verfahren benutzt werden.
Nach Placierung aller Bauelemente auf dem Substrat wurde das Lot erschmolzen, so daß es die Bauelementleitungen nicht aber das unmetallisierte Substrat benetzt. Beim betrachteten Beispiel wurde das Substrat in einem handelsüblichen linearen Schmelzofen so erwärmt, daß die Temperatur innerhalb etwa 25 Sek. linear von 25 auf annäherend 220 0C anstieg. Die Verweilzeit des Lotes oberhalb dessen Schmelzpunkt (186 0C) war etwa 30 Sek.. Naturgemäß hängen Temperatur und Zeit vom speziell benutzten Lot ab. Im allgemeinen werden Spitzentemperaturen im Bereich von 190 250 0C benutzt, wobei die Verweilzeit des Lotes oberhalb dessen Schmelzpunktes zwischen 15 und 60 Sek. liegt.
Nach der Erschmelzung verblieben die Bauelemente auf dem unmetallisierten Substrat, und zwar wegen der Klebw.irkung des in der Lotpaste vorhandenen Flußmittels. Das Flußmittel wurde deshalb im nächsten Schritt entfernt. Dieses geschah beim betrachteten Beispiel durch etwa 5 Min. langes Eintauchen des Substrats in eine Lösung, einer Mischung von Perchloroethylen und polaren Lösungsmitteln, wie diese unter der Bezeichnung Reliasolve^ 564 von der Alpha Metals vertrieben wird. Auch andere übliche Flußmittelentferner können verwendet werden. Zur Entfernung jeglicher Spuren des Flußmittellösungsmittels wurde das Substrat als nächstes in eine Lösung aus Trichlorotrifluoroethan und Aceton eingetaucht, wie diese im Handel allgemein bekannt ist als Freon Tß^ von DuPont. Andere Methoden zur Flußmittelentfernung können ebenfalls benutzt werden, beispielsweise
3 2 O Ί 0 Ü 2
Dampf-Flüssigkeits-Reinigung unter Verwendung einer Lösung von Trichlorotrifluoroethan und Methylen-chlorid wie Freon TMC** von DuPont.
Wenn dann die Bauelemente vom Substrat entfernt wurden (Fig. 3), haftete an jeder Leitung praktische alles Lot 16, 17 und 18 der entsprechenden Flecken (11, 12 und 13) vom unmetallisierten Substrat. Zur Prüfung der Gleichförmigkeit der Lotapplizierung an jede Leitung wurden Substrate wie beschrieben behandelt, aber keine Bauelemente aufgesetzt. Nach Flußmittelentfernung wurden die einzelnen Lotflecken vom Substrat entfernt und gewogen. Typische Resultate sind in Fig. 5 dargestellt. Das mittlere Gewicht der Lotflecken war 1,5 mg pro Fieck und die Einzelgewichte lagen zwischen 1,3 und 1,7 mg, woraus ersichtlich ist, daß eine geeignete Lotmenge bei jeder Leitung aufgebracht würde. Man sieht, daß eine Lotmenge außerhalb dieses Bereiches bei geeigneter Änderung der auf das Substrat aufgebrachten Lotmenge appliziert werden könnte. Insbesondere für das betrachtete Bauelement ist wenigstens 1 mg Lot pro Leitung wünschens\tfert. Es sei auch bemerkt, daß die im vorliegenden Verfahren auf jede Leitung aufgebrachte Lotmenge etwa 10 mal so groß wie diejenige Menge ist, welche im Lottauchverfahren aufgebracht werden kann.
Als nächstes (Fig. 4) wurden die Bauelemente auf geeignete Bondstellen einer Dickschichtschaltung 20, die auf einem Keramiksubstrat 21 ausgebildet war, gebondet. Nur ein Teil
des Substrates 21 ist dargestellt. Die Bondstelle umfaßte drei■Bondflecken 22, 23 und 24 entsprechend den drei Leitungen des Bauelementes sowie drei Leiter 25, 26 und 27, die die Bondflecken mit anderen Teilen der Schaltung verbinden. Beim betrachteten Beispiel waren die Bondflecken und Leiter aus einer 17,8 - 20,3 Jim dicken Mischung von Platin, Palladium und Silber aufgebaut. Die Größe jedes Flecken war etwa 0,77 mm (1200 square mils). Entsprechend üblichem Lotbonden wurden nach Aufbringen eines Standardflußmittels auf die Bondflecken die Leitungen mit dem daranhaftenden Lot in Kontakt mit den entsprechenden Bondflecken gebracht, und das Ganze wurde zum Aufschmelzen des Lotes und zur Herstellung, der Verbindung erwärmt. Beim betrachteten Beispiel wurde derselbe Erwärmungszyklus· wie der für die ursprüngliche Erschmelzung auf dem unmetallisierten Substrat benutzt, obgleich dieses nicht notwendig ist. Wiederum können Spitzentemperaturen von 190 - 250 0C und· Verweilzeiten oberhalb des Schmelzpunktes von 15 - 60 Sek. allgemein benutzt werden.
Einer der Vorteile des vorliegenden Verfahrens ist der Umstand, daß beim Bonden des Bauelementes auf das Dickschichtsubstrat praktisch kein Herumspritzen von Lotpartikeln auf andere Teile der Schaltung auftritt, wie dieses häufig der Fall war, wenn Lotpaste direkt auf das Substrat aufgebracht wurde. Dieser Effekt tritt hier nicht auf, sondern allenfalls bei der vorgängigen Loterschmelzung
** « - . I '.. " OO f"1 · ■"■ Γι
auf dem unmetallisierten Substrat. Die dabei abgespritzten Partikeln können aber keinen Schaden anrichten, weil sie sich einem unmetallisierten Substrat gegenüber sehen» Das unmetallisierte Substrat kann beliebig oft wieder verwendet werden, nachdem es nach Entfernung der Bauelemente von überschüssigem Lot und/oder Flußmittel gereinigt worden ist. Dieses kann nach jedem üblichen Reinigungsverfahren erfolgen, beispielsweise durch Dampfentfettung mit Hilfe von Freon TM(P\
Ein weiterer Vorteil ergibt sich aus Figur 6, die eine Schnittansicht einer typischen Leitung mit hieran aufgebrachtem Lot nach Entfernung des Bauelementes vom unmetallisierten Substrates ist. Man^sieht, daß die Lotmasse 18 eine im wesentlichen flache Unterseite 28 besitzt. Dieses bedeutet, daß das Bauteil auf den Bondflecken der Schaltung während des Aufschmelzvorgangs leichter in Stellung verbleibt. Im Vergleich hierzu erhält man im Lottauchverfahren eine gerundete Unterseite.
Nach dem vorstehenden Verfahren gebondete Bauelemente wurden einem 90 °-Ziehtest unterworfen. Es traten keine Ausfälle bei den Leitungen oder den Lotverbindungen auf.
bei Statt dessen traten Fehler wie Brüche/der Epoxy-Verkapselung auf. Die mittlere Zugfestigkeit war 25»8 N pro Bauelement, wobei die Zugfestigkeit zwischen 23,1 und 29,4 N pro einzelnes Bauelement schwankte. Diese Zugfestigkeiten sind vergleichbar mit den Ergebnissen, wie diese bei
bekannten Lötverfahren, beispielsweise unter Verwendung von Lbtvorformlingen erhältlich sind.
Außer dem Bonden von aufgelöteten Transistoren ist das Verfahren auch brauchbar zum Bonden anderer Bauelemente wie keramische Chip-Kondensatoren, keramische Chip-Träger, dual-in-line Bauelemente und kunststoffverkapselte integrierte Schaltungsbauelemente (sg. "miniquad"). Die zu bondenden Bauelemente können Stützleiter, Folienleiter, Bondflecken oder jeden anderen Leitungstyp haben, der lotgebondet werden kann. Die Schaltung an die das Bauelement gebondet wird, braucht nicht wie im betrachteten Beispiel eine Dickschichtschaltung zu sein. Sie könnte auch eine Dünnschichtschaltung oder eine gedruckte Verdrahtungsplatine sein.
Leerseite

Claims (9)

  1. 3 Γ ; . - μ j
    BLUMBACH · WESER .'BETRGEN'.'KRAMER ZWIRNER - HOFFMANN
    PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN
    Petentconsult Radeckestraße 43 8000 München 60 Telefon (089) 883603/483604 Telex 05-212313 Telegramme Patentconsult Patentconsutl Sonnenberger Straße 43 6200 Wiesbaden Telefon (06121) 562943/561998 Telex 04-186237 Telegramme Patentconsult
    Western Electric Company JAFFE 7
    Incorporated
    New York N. Y.
    Patentansprüche
    MJ Verfahren zum Bonden eines elektronischen Bauelementes (14) an Bondflecken (22, 23, 24) auf einem metallisierten Substrat (21) durch
    - Aufbringen von Lot (16, 17, 18) auf die Leitungen (28, 29, 30) des Bauelementes,
    - ϊη-Berührung-Bringen der Leitungen mit entsprechenden Bondflecken auf dem metallisierten Substrat und
    - Erwärmen der Anordnung zur Erschmelzung des Lots und zur Herstellung einer Verbindung zwischen den Leitungen und Bondflecken,
    München: R. Kramer Dipl.-lng. . W. Weser Dipl.-Phys. Dr. rer. nat. · E Hoffmann Dlpl.-Ing. Wiesbaden: P.G. Blumbach Dlpl.-Ing. . P. Bergen Prof.Dr. Jur. Dlpl.-Ing., Pat.-Asi., Pat.-Anw.bla 1979 . G. Zwirner Dlpl.-Ing. Dlpl.-W.-Ing.
    .* - ρ ~ι ? i ' : : ,° J ζ υ ι ο υ ζ
    dadurch gekennzeichnet, daß
    das Lot auf die Leitungen aufgebracht wird durch
    - anfängliches Niederschlagen von Lot auf ein unmetallisiertes Substrat (10) in einem Muster diskreter Flecken (11, 12, 13) entsprechend den Leitungen des Bauelementes,
    - In-Kontakt-B ringen der Leitungen mit den Lotflecken auf dem Substrat,
    - Erhitzen der Anordnung zur Erschmelzung des Lots zwecks dessen Haftung an jeder Leitung und
    - Entfernen des Bauelementes vom Substrat.
  2. 2. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet, daß
    als unmetallisiertes Substrat ein Keramiksubstrat verwendet wird.
  3. 3. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet, daß
    das Lot auf das unmetallisierte Substrat in Form einer aus Blei, Zinn und einem Flußmittel zusammengesetzten Paste aufgebracht wird.
  4. 4. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet, daß
    das Lot auf dem unmetallisiertem Substrat erschmolzen wird durch.Erwärmen auf eine Spitzentemperatur im Bereich von 190 - 250 0C und durch 15 - 60 Sek. langes Schmelzen.
  5. 5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Flußmittel nach der Loterschmelzung auf dem unmetallisierten Substrat entfernt wird, um das Bauelement vom Substrat abnehmen zu können.
  6. 6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die bei Abnahme des Bauelementes vom unmetallisierten Substrat an jeder Leitung haftende Lotmenge wenigstens ein Milligramm beträgt.
  7. 7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bezüglich des metallisierten Substrates von einem Keramiksubstrat mit hierauf gebildeter Dickschicht-Schaltung (20) ausgegangen wird.
  8. 8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bezüglich des Bauelementes von einem aufgelöteten Transistor ausgegangen wird.
  9. 9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das an jeder Leitung (18 in Fig. 6) haftende Lot mit flacher Unterseite (28) hergestellt wird.
DE19823201802 1981-01-27 1982-01-21 Bondverfahren fuer elektronische bauelemente Withdrawn DE3201802A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/228,954 US4396140A (en) 1981-01-27 1981-01-27 Method of bonding electronic components

Publications (1)

Publication Number Publication Date
DE3201802A1 true DE3201802A1 (de) 1982-08-26

Family

ID=22859235

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823201802 Withdrawn DE3201802A1 (de) 1981-01-27 1982-01-21 Bondverfahren fuer elektronische bauelemente

Country Status (7)

Country Link
US (1) US4396140A (de)
JP (1) JPS57143896A (de)
CA (1) CA1187678A (de)
DE (1) DE3201802A1 (de)
FR (1) FR2498504A1 (de)
GB (1) GB2094203B (de)
IT (1) IT1195912B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19807279A1 (de) * 1998-02-23 1999-09-02 Friedrich Elektronisches Bauelement und Verfahren zu seiner Herstellung

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57152147A (en) * 1981-03-16 1982-09-20 Matsushita Electric Ind Co Ltd Formation of metal projection on metal lead
DE3173078D1 (en) * 1981-12-29 1986-01-09 Ibm Soldering method of pins to eyelets of conductors formed on a ceramic substrate
JPS5934817A (ja) * 1982-08-18 1984-02-25 株式会社クボタ 果実収穫装置
US4515304A (en) * 1982-09-27 1985-05-07 Northern Telecom Limited Mounting of electronic components on printed circuit boards
JPS59138396A (ja) * 1983-01-28 1984-08-08 富士通株式会社 チツプキヤリアの予備半田付け方法
US4505035A (en) * 1983-04-11 1985-03-19 At&T Technologies, Inc. Methods of aligning and mounting a plurality of electrical leads to a plurality of terminals
JPS6092829U (ja) * 1983-11-30 1985-06-25 アルプス電気株式会社 マイクロ波トランジスタの取付構造体
CA1281810C (en) * 1984-02-20 1991-03-19 Stephen P. Rogerson Mounting of saw devices
US4754371A (en) * 1984-04-27 1988-06-28 Nec Corporation Large scale integrated circuit package
US4607782A (en) * 1985-05-24 1986-08-26 Contact Systems, Inc. Method and apparatus for soldering electrical components to circuit boards
JPS629642A (ja) * 1985-07-05 1987-01-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
DE3625238A1 (de) * 1985-07-31 1987-02-12 Murata Manufacturing Co Elektronisches bauteil mit anschlussdraehten und verfahren zur herstellung dieses bauteils
FR2598055B1 (fr) * 1986-04-28 1990-08-31 Talco Sa Procede de brasage de composants de surface sur un circuit imprime
US4722470A (en) * 1986-12-01 1988-02-02 International Business Machines Corporation Method and transfer plate for applying solder to component leads
CA1278876C (en) * 1986-12-25 1991-01-08 Sho Masujima Adhesive mounted electronic circuit element
AU1491488A (en) * 1987-03-19 1988-10-10 Western Digital Corporation Solder paste replacement method and article
US4759491A (en) * 1987-05-18 1988-07-26 American Telephone And Telegraph Company Method and apparatus for applying bonding material to component leads
US4898320A (en) * 1988-11-21 1990-02-06 Honeywell, Inc. Method of manufacturing a high-yield solder bumped semiconductor wafer
JPH0693465B2 (ja) * 1988-12-12 1994-11-16 ローム株式会社 ペレットのダイボンディング方法
US5040717A (en) * 1990-03-27 1991-08-20 Metcal, Inc. Solder delivery system
US5090926A (en) * 1991-02-26 1992-02-25 North American Specialties Corporation Solderable lead
US5241134A (en) * 1990-09-17 1993-08-31 Yoo Clarence S Terminals of surface mount components
US5145104A (en) * 1991-03-21 1992-09-08 International Business Machines Corporation Substrate soldering in a reducing atmosphere
US5159171A (en) * 1991-09-03 1992-10-27 Motorola, Inc. Method and apparatus for solder laser printing
US5541447A (en) * 1992-04-22 1996-07-30 Yamaha Corporation Lead frame
NL195026C (nl) * 1992-04-22 2003-06-18 Yamaha Corporation Werkwijze voor het bewerken van een raam van elektrische geleiders voor een halfgeleiderelement.
US5343366A (en) * 1992-06-24 1994-08-30 International Business Machines Corporation Packages for stacked integrated circuit chip cubes
US5234149A (en) * 1992-08-28 1993-08-10 At&T Bell Laboratories Debondable metallic bonding method
US6476487B2 (en) 1992-10-30 2002-11-05 Showa Denko K.K. Solder circuit
US6939173B1 (en) 1995-06-12 2005-09-06 Fci Americas Technology, Inc. Low cross talk and impedance controlled electrical connector with solder masses
TW267265B (en) * 1995-06-12 1996-01-01 Connector Systems Tech Nv Low cross talk and impedance controlled electrical connector
US5860585A (en) * 1996-05-31 1999-01-19 Motorola, Inc. Substrate for transferring bumps and method of use
US6024584A (en) 1996-10-10 2000-02-15 Berg Technology, Inc. High density connector
US6093035A (en) * 1996-06-28 2000-07-25 Berg Technology, Inc. Contact for use in an electrical connector
US5829668A (en) * 1996-09-03 1998-11-03 Motorola Corporation Method for forming solder bumps on bond pads
JPH1079400A (ja) * 1996-09-05 1998-03-24 Oki Electric Ind Co Ltd 半導体装置の実装方法及び半導体装置の構造
US6241535B1 (en) 1996-10-10 2001-06-05 Berg Technology, Inc. Low profile connector
TW406454B (en) 1996-10-10 2000-09-21 Berg Tech Inc High density connector and method of manufacture
US6042389A (en) * 1996-10-10 2000-03-28 Berg Technology, Inc. Low profile connector
US6250192B1 (en) * 1996-11-12 2001-06-26 Micron Technology, Inc. Method for sawing wafers employing multiple indexing techniques for multiple die dimensions
US6139336A (en) * 1996-11-14 2000-10-31 Berg Technology, Inc. High density connector having a ball type of contact surface
US5975921A (en) 1997-10-10 1999-11-02 Berg Technology, Inc. High density connector system
TW362342B (en) * 1997-10-27 1999-06-21 Sony Video Taiwan Co Ltd Method for combining e-mail network with pager
US6406316B1 (en) 1998-01-31 2002-06-18 Fci Americas Technology, Inc. Electrical connector with multiple housings
US6093042A (en) * 1998-12-10 2000-07-25 Berg Technology, Inc. High density connector with low insertion force
US6155860A (en) 1998-01-31 2000-12-05 Berg Technology, Inc. Socket for electrical component
US6115262A (en) * 1998-06-08 2000-09-05 Ford Motor Company Enhanced mounting pads for printed circuit boards
FR2789225B1 (fr) * 1999-02-02 2004-09-03 Thomson Csf Circuit integre de type montable en surface
JP2001060596A (ja) * 1999-08-19 2001-03-06 Shinko Electric Ind Co Ltd 半導体装置の製造方法
IL154002A0 (en) * 2000-07-18 2003-07-31 Atmel Grenoble Sa Method for making an integrated circuit capable of being surface-mounted and resulting circuit
US7297003B2 (en) * 2003-07-16 2007-11-20 Gryphics, Inc. Fine pitch electrical interconnect assembly
KR101124015B1 (ko) * 2003-07-16 2012-03-26 그리픽스, 인코포레이티드 상호 결합 접촉 시스템을 구비한 전기 상호 연결 조립체
US7537461B2 (en) * 2003-07-16 2009-05-26 Gryphics, Inc. Fine pitch electrical interconnect assembly
US20050191880A1 (en) * 2004-02-27 2005-09-01 Po-Hsiung Lin Electronic card connector
US20070109756A1 (en) * 2005-02-10 2007-05-17 Stats Chippac Ltd. Stacked integrated circuits package system
DE112007000677T5 (de) 2006-03-20 2009-02-19 Gryphics, Inc., Plymouth Verbundkontakt für elektrische Feinraster-Verbindungsanordnung
JP4894464B2 (ja) * 2006-11-01 2012-03-14 山一電機株式会社 半田付き接触子及びその製造方法
CN101568224B (zh) * 2008-04-22 2012-01-25 鸿富锦精密工业（深圳）有限公司 电路板及具有该电路板的电子装置
US8366485B2 (en) 2009-03-19 2013-02-05 Fci Americas Technology Llc Electrical connector having ribbed ground plate
EP2624034A1 (de) 2012-01-31 2013-08-07 Fci Abbaubare optische Kupplungsvorrichtung
US9257778B2 (en) 2012-04-13 2016-02-09 Fci Americas Technology High speed electrical connector
USD727852S1 (en) 2012-04-13 2015-04-28 Fci Americas Technology Llc Ground shield for a right angle electrical connector
USD727268S1 (en) 2012-04-13 2015-04-21 Fci Americas Technology Llc Vertical electrical connector
USD718253S1 (en) 2012-04-13 2014-11-25 Fci Americas Technology Llc Electrical cable connector
US8944831B2 (en) 2012-04-13 2015-02-03 Fci Americas Technology Llc Electrical connector having ribbed ground plate with engagement members
USD751507S1 (en) 2012-07-11 2016-03-15 Fci Americas Technology Llc Electrical connector
US9543703B2 (en) 2012-07-11 2017-01-10 Fci Americas Technology Llc Electrical connector with reduced stack height
USD745852S1 (en) 2013-01-25 2015-12-22 Fci Americas Technology Llc Electrical connector
USD720698S1 (en) 2013-03-15 2015-01-06 Fci Americas Technology Llc Electrical cable connector
US9472904B2 (en) * 2014-08-18 2016-10-18 Amphenol Corporation Discrete packaging adapter for connector
CN108581118B (zh) 2017-03-17 2022-01-11 泰科电子(上海)有限公司 焊膏自动供应系统
US10912940B2 (en) * 2017-09-22 2021-02-09 Advanced Bionics Ag Connection joints for joining wires and pads constructed of different conductive materials and methods of making the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB964831A (en) * 1961-06-05 1964-07-22 Burroughs Corp Improvements in a method of fabricating sub-miniature semi-conductor matrix apparatus
DE2415120A1 (de) * 1974-03-28 1975-10-02 Siemens Ag Verfahren zur herstellung von halbleiterchips tragenden chiptraegern

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3516155A (en) * 1967-02-02 1970-06-23 Bunker Ramo Method and apparatus for assembling electrical components
US3849870A (en) * 1971-06-15 1974-11-26 Amp Inc Method of fabricating selectively applied flowable solder joints
BE793732A (fr) * 1972-01-10 1973-05-02 Grace W R & Co Composition contenant un polyene et un polythiol
DE2728330A1 (de) * 1977-06-23 1979-01-11 Siemens Ag Verfahren zum verloeten von kontaktteilen und/oder halbleiterplaettchen
NL7905518A (nl) * 1978-07-19 1980-01-22 Matsushita Electric Ind Co Ltd Werkwijze voor het monteren van elektronische delen.
US4332341A (en) * 1979-12-26 1982-06-01 Bell Telephone Laboratories, Incorporated Fabrication of circuit packages using solid phase solder bonding

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB964831A (en) * 1961-06-05 1964-07-22 Burroughs Corp Improvements in a method of fabricating sub-miniature semi-conductor matrix apparatus
DE2415120A1 (de) * 1974-03-28 1975-10-02 Siemens Ag Verfahren zur herstellung von halbleiterchips tragenden chiptraegern

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19807279A1 (de) * 1998-02-23 1999-09-02 Friedrich Elektronisches Bauelement und Verfahren zu seiner Herstellung
DE19807279C2 (de) * 1998-02-23 2000-02-17 Dieter Friedrich Verfahren zum Herstellen eines elektronischen Bauelementes

Also Published As

Publication number Publication date
IT8219272A0 (it) 1982-01-25
GB2094203B (en) 1985-02-20
FR2498504B1 (de) 1985-04-19
CA1187678A (en) 1985-05-28
US4396140A (en) 1983-08-02
FR2498504A1 (fr) 1982-07-30
IT1195912B (it) 1988-11-03
GB2094203A (en) 1982-09-15
JPS57143896A (en) 1982-09-06

Similar Documents

Publication Publication Date Title
DE3201802A1 (de) Bondverfahren fuer elektronische bauelemente
DE69229661T2 (de) Verfahren zur Herstellung einer Anschlusstruktur für eine Halbleiteranordnung
DE1591186B1 (de) Verfahren zum simultanen Herstellen von Zufuehrungs-verbindungen mittels Kontaktbruecken auf Festkoerperbauelementen mit Hilfe von abziehbildartigen Vorrichtungen
DE1564491B2 (de) Integriertes halbleiterbauelement und verfahren zu seiner herstellung
DE3733304A1 (de) Vorrichtung und verfahren zum versiegeln eines hermetisch dichten keramikgehaeuses mit einem keramikdeckel
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE102006024213A1 (de) Verfahren zum Herstellen eines Bausteins mit einer elektrischen Kontaktierung
DE4028556C1 (de)
DE69231374T2 (de) Verfahren zur Reparatur eines Ein-/Aufgabestiftes auf einer mehrschichtigen Leiterplatte
DE102006042774A1 (de) Verfahren zur Herstellung einer elektrischen Ankontaktierung
EP0464232A1 (de) Lötverbinder und Verfahren zur Herstellung einer elektrischen Schaltung mit diesem Lötverbinder
EP0209767A1 (de) Verfahren zum Herstellen von Halbleiterelementen
DE69118308T2 (de) Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung
DE3784987T2 (de) Automatisches Verbindungssystem mit Bändern von externen Anschlüssen.
DE3536431A1 (de) Loeten von oberflaechenmontierbaren bauelementen
DE69009421T2 (de) Verfahren zum Simultananordnen und Verlöten von SMD-Bauteilen.
DE2926516A1 (de) Verfahren zur herstellung eines metallfolienwiderstandes und metallfolienwiderstand
DE102019132852B4 (de) Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement
DE2415120A1 (de) Verfahren zur herstellung von halbleiterchips tragenden chiptraegern
DE2650348A1 (de) Elektrische schaltungsanordnung
DE1791233B1 (de) Verfahren zur Herstellung eines Funktionsblocks,insbesondere fuer datenverarbeitende Anlagen
DE2326861A1 (de) Verfahren zum gegenseitigen verbinden von elektronischen mikrobausteinen und nach einem solchen verfahren hergestellte verbindungssubstrate und hybridschaltungen
EP1069810B1 (de) Leiterplatte mit mindestens einem elektronischen Bauteil und Verfahren zur Herstellung einer Verbindung zwischen Leiterplatte und Bauteil
DE3533993A1 (de) Verfahren zum kontaktieren auf leiterbahnen, vorrichtung zum ausueben des verfahrens und fluessigkristallzelle mit aufgebondeten chip
DE4208594A1 (de) Verfahren zur herstellung einer elektrischen, vorgefertigten baueinheit und deren befestigung auf einer leiterplatte

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8130 Withdrawal
8127 New person/name/address of the applicant

Owner name: AT & T TECHNOLOGIES, INC., NEW YORK, N.Y., US