DE3533993A1 - Verfahren zum kontaktieren auf leiterbahnen, vorrichtung zum ausueben des verfahrens und fluessigkristallzelle mit aufgebondeten chip - Google Patents

Verfahren zum kontaktieren auf leiterbahnen, vorrichtung zum ausueben des verfahrens und fluessigkristallzelle mit aufgebondeten chip

Info

Publication number
DE3533993A1
DE3533993A1 DE19853533993 DE3533993A DE3533993A1 DE 3533993 A1 DE3533993 A1 DE 3533993A1 DE 19853533993 DE19853533993 DE 19853533993 DE 3533993 A DE3533993 A DE 3533993A DE 3533993 A1 DE3533993 A1 DE 3533993A1
Authority
DE
Germany
Prior art keywords
adhesive
conductor tracks
substrate
chip
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19853533993
Other languages
English (en)
Other versions
DE3533993C2 (de
Inventor
Rolf A Dr Cremers
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Borg Instruments AG
Original Assignee
Borg Instruments AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Borg Instruments AG filed Critical Borg Instruments AG
Priority to DE19853533993 priority Critical patent/DE3533993A1/de
Priority to JP22174886A priority patent/JPS6399540A/ja
Priority to GB8622864A priority patent/GB2180698B/en
Publication of DE3533993A1 publication Critical patent/DE3533993A1/de
Application granted granted Critical
Publication of DE3533993C2 publication Critical patent/DE3533993C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component

Description

Die Erfindung betrifft ein Verfahren gemäß dem Oberbegriff des An­ spruches 1, eine Vorrichtung gemäß dem Oberbegriff des Anspruches 9 und eine Flüssigkristallzelle gemäß dem Oberbegriff des Anspruches 12.
Die gattungsgemäßen Maßnahmen sind bekannt aus der EP-OS 1 11 734. Dort geht es um die Problematik der Bestückung von großflächigen flexiblen Flüssigkristall-Anzeigeeinrichtungen mit integrierten Schaltkreisen (Chips) zur selektiven Anzeigeelement-Ansteuerung. Dazu wird der integrierte Schaltkreis im Bandmontageverfahren (tape bonding) mit auf einem Film ausgebildeten Anschlußleitern (film leadframe) kontaktiert, woraufhin die Anschlußleiter soweit erforder­ lich aus ihrer ursprünglichen Ebene heraus verformt und dann aus dem Träger-Film ausgestanzt werden; um dann mit ihren freien Enden auf Leiterbahnen kontaktiert zu werden, die auf einem Substrat der Flüssigkristallzelle ausgebildet sind. Zur Durchführung solchen Kontaktierungsvorganges ist in jener Vorveröffentlichung jedoch nichts näher dargelegt; es heißt lediglich, daß zweckmäßigerweise eine Befestigung mit Hilfe einer Klemmvorrichtung oder mit Hilfe eines Klebers erfolge.
Der Erfindung liegt deshalb zunächst die Aufgabe zugrunde, eine Lösung für dieses Kontaktieren anzugeben, die sich mit automatischen Einrichtungen betriebssicher durchführen läßt und insbesondere auch bei Standard- Flüssigkristallzellen einsetzbar ist, wie sie sich im sogenannten Batch-Prozess (vgl. DE-OS 29 21 097) gruppenweise mit einem Abstand kleiner 10 µ zwischen den Substrat-Glasplatten preisgünstig herstellen lassen.
Wenn nämlich die herkömmliche Löt-Kontaktierung vorgesehen wird, bedarf es für die Realisierung der Chip-on-Glass Technologie auf der Vorderseite des überstehenden Randes des rückwärtigen Zellen-Sub­ strates (Glasplatte oder sonstiger transparenter Schaltungsträger; vgl. z.B. EP-OS 79 045) der Aufbringung einer lötfähigen Leiter­ bahnen-Schicht, was aus technologischen Gründen für den Lötprozeß eine Mindestdicke von 15 µ bedingt. Wenn beim Batch-Prozess zwischen den einzelnen Zellen-Bereichen bereits diese Schichtdicke vorgegeben ist, können die ebenen, starren Substrat-Platten natürlich nicht mehr auf den für kontrastreiche TN-Flüssigkristallzellen optimalen Abstand von unter 10 µ aneinander angenähert werden. Zwar gibt es nicht auf einem Lötvorgang beruhende Kontaktierungsmöglichkeiten in Dünnschicht-Technologien, bei denen die Schichtdicke der wünschens­ werten Annäherung der Glasplatten aneinander nicht mehr entgegensteht; hier ist aber das fertigungstechnisch zu bevorzugende Verfahren des tape-bonding nicht einsetzbar - mit der Folge, daß starke Ein­ schränkungen hinsichtlich der Geometrie der Anschluß-Positionen an den Chip gegeben sind, die die Möglichkeiten der Realisierung großflächiger komplexer Displays unzuträglich einschränken. Da außerdem die noch nicht gebondeten Chips nicht dynamisch auf ihre Funktions­ tüchtigkeit prüfbar sind, sind die Ausschußverluste sehr groß; da erst die fertig bestückten einzelnen Zellen einer dynamischen Funktions­ prüfung unterzogen werden können und im Falle eines Fehlverhaltens des Chips insgesamt Ausschuß darstellen.
In Erkenntnis dieser Gegebenheiten liegt der Erfindung weiterhin die Aufgabe zugrunde, die gattungsgemäßen Maßnahmen dahingehend weiterzubilden, daß sich mit der Möglichkeit preisgünstiger groß­ technischer Herstellung auch komplexer Displays zugleich die Möglich­ keit des dynamischen Tests der Ansteuerungs-Bauelemente (Chips), und im Störungsfalle deren diskreten Austausches, eröffnet, ohne gleich das komplette kostspielige Display als Ausschuß zu erhalten.
Die der Erfindung zugrundeliegende Aufgabe wird erfindungsgemäß dadurch gelöst, daß zusätzlich zu den gattungsbildenden Maßnahmen die kennzeichnenden Maßnahmen der Ansprüche 1, 9 bzw. 12 getroffen werden.
Der grundsätzliche Lösungsgedanke beruht also darauf, die als solche (für eine Flüssigkristallzelle bestimmter Anforderungen, nämlich für eine großflächige flexible Zelle) ohne nähere Konkretisierung vorgeschlagene Klebe-Kontaktierung mittels eines Leitklebers vorzu­ nehmen, der, im vorgegebenen geometrischen Muster der Anschlußbereiche zwischen den Chip-Anschlußleitern und den Substrat-Leiterbahnen dosiert aufgetragen, nicht gleich aushärtet; so daß nach dem Aufsetzen der tape-gebondeten Chips bereits auf dem Substrat eine dynamische elektrische Funktionsprüfung stattfinden kann und bei Fehlfunktionen eines Chip dieses aus der Klebeposition noch einmal entfernt und durch ein anderes ersetzt werden kann, ohne gleich das Substrat (insbesondere eine komplette Zelle mit womöglich mehreren Schalt­ kreisen beispielsweise zur komplexen Matrix-Ansteuerung) mit aus­ sondern zu müssen. Fehlfunktionen aufgrund von Kurzschlüssen zwischen den einander dicht (typisch 0,17 mm) benachbarten Kontaktierungs­ positionen durch Klebstoff-Brückenbildungen sind zuverlässig ver­ mieden, da die Kontaktierungsenden jeweils nur die mengenmäßig und geometrisch definiert zugeordnete Klebermasse übernehmen und auf die Kontaktierungsstelle der Substrat-Leiterbahnen am Kontaktierungs­ orte selbst übertragen. Geeignete Leitkleber sind handelsüblich; in der DE-PS 25 34 783 ist ein Beispiel für einen besonderen Anwendungs­ fall beschrieben.
Damit ist also für dünne Flüssigkristallzellen die Chip-on-Glass-Montage unter Beibehaltung eines ganz wesentlichen Vorteiles der Technologie des Film-Bondens sichergestellt; der insbesondere darin liegt, daß freizügige Anschlußmöglichkeiten von Leiterbahnen-Busstrukturen zu beliebig auf dem Chip gelegenen Bond-Positionen (pads) ohne Kreuzungs­ probleme in der Leiterführung gegeben sind, weil die einzelnen Leiter­ bahnen, infolge der räumlichen Verformung der Anschlußleiter beim Heraustrennen aus dem Trägerfilm, in einer zweiten Ebene bogenförmig überbrückt werden.
Diese Überbrückungen werden auch nicht etwa durch überschüssigen Leit-Klebstoff kurzgeschlossen; weil die Klebermasse, mengenmäßig und örtlich sehr genau optimierbar, direkt mittels der Anschluß­ leiter-Enden selbst auf den jeweiligen endgültigen Kontakierungsort der Substrat-Leiterbahnen übertragen wird.
Erst nach dem elektrischen Funktionstest erfolgt die Aushärtung der Leitkleber-Kontaktstellen, beispielsweise durch Zeit- oder Tem­ peratureinwirkung.
Dieses Kontaktierungsverfahren läßt sich in gleich vorteilhafter Weise auch außerhalb der Herstellung von Flüssigkristallzellen mit starren Substraten anwenden, so beispielsweise bei der vorbeschriebenen flexiblen Flüssigkristallzelle; oder allgemein auf einem beliebigen Leiterbahnen-Substrat auch außerhalb der Flüssigkristallzellen- Technologie.
Der besondere Vorteil ist aber bei der Mehrzellen-Produktion von Flüssigkristallzellen im Batch-Prozess gegeben, da wie ausgeführt praktisch keine Beschränkung des Substrat-Abstandes durch die Kontak­ tierungserfordernisse mehr gegeben ist. Vielmehr können die Leiter­ bahnen in Dünnschichttechnik auf das Substrat (in Form der einen der beiden Glasplatten) aufgebracht werden, ohne daß es davor oder danach besonderer kostspieliger Oberflächenbehandlungen bedarf; und der Substrat-Abstand wird in herkömmlicher Weise beispielsweise durch Distanzkörper in der Schicht des Einzelrahmen-Abschlußklebers gewährleistet. Damit kann die Bestückung des Displays mit Schalt­ kreisen (Chips) vom Hersteller der Glaszellen zum Display-Ausrüster verlagert werden, der auf beliebige handelsübliche Ansteuerungs- Schaltkreise zurückgreifen und damit die Flüssigkristallzelle funktionell und preislich optmieren kann; ohne auf Besonderheiten Rücksicht nehmen zu müssen, die für die jeweilige Glaszellen-Herstellung typisch aber außerhalb der Eingriffsmöglichkeiten des Display-Lieferanten sind.
Zur Übertagung der optimierten Klebermenge auf die Kontaktierungs­ enden der aus dem Tape-Film ausgestanzten Chip-Anschlußleiter wird zweckmäßigerweise ein entsprechendes Punktemuster mittels eines üblichen Siebdruckverfahrens auf einen Zwischenträger übertragen; der möglichst geringe Adhäsion für das benutzte Leitklebermaterial aufweist und zweckmäßigerweise als Platte oder Band aus silikonhaltigem Material (wie etwa Teflon) ausgebildet ist, um diesen Zwischenträger nach jedem Vorgang der Übernahme der Klebstoffpunkte von den Kon­ taktierungsenden der Chip-Anschlußleiter ohne großen Aufwand wieder reinigen und erneut mit dem Punktemuster bedrucken zu können. Der Druck-Prozess ist weniger zeitaufwendig, wenn gleich mehrere Punkte­ muster nebeneinander versetzt aufgetragen und von den Kontaktierungs­ enden aufeinanderfolgende Chips übernommen werden, bis alle Muster abgearbeitet sind und nach Reinigung des Zwischenträgers wieder neu aufgedruckt werden. Die typischen Kontaktierungs-Abstände liegen in der Größenordnung von 0,17 mm und sind somit ohne weiteres in den zur elektrischen Kontaktierung und mechanischen Halterung not­ wendigen Toleranzen mittels automatischer Siebdruckeinrichungen bei passend eingestellter Viskosität des Leitklebers beherrschbar, ohne daß es zu Tropfen- und Brückenbildung kommt. Bei einem Eintauchen in einen Kleber-Vorrat wäre dieses nämlich nicht gewährleistet, vielmehr würden an den einzelnen Kontaktierungsenden unterschiedliche und zumeist unnötig große Leitkleber-Mengen haften bleiben und aufgrund der Oberflächenspannung bzw. im Zuge von Tropfenbildung zu elektrischer Kurzschlußbrückenbildung führen. Dagegen führt die stets gleiche und durch das Siebdruckmuster für die einzelnen Anschlußpunkte optimierte Klebermenge zu gleicher mechanischer und thermischer Festigkeit sämtlicher Kontaktierungsstellen und damit nach dem Aushärten des Leitklebers zu einer überaus funktionssicheren mechanischen und elektrischen Verbindung.
Als Vorrichtung zum Ausüben des Verfahrens wird der Zwischenträger zweckmäßigerweise als Wechseltisch oder als Umlenkband ausgeführt und im Anschluß an die handelsüblichen Tapebond-Automaten betrieben, wo auch unmittelbar die elektrische Meß- und Prüfeinrichtung zur Funktionsprüfung bei noch nicht ausgehärteter Klebekontaktverbindung angeschlossen werden kann. In diesem Zusammenhang können dann auch Handhabungsautomaten vorgesehen sein, um bei fehlerhaft arbeitenden elektrischen Schaltkreisen den Chip mit seinem Film-Leadframe vor dem Aushärten der Klebeverbindungen wieder vom Leiterbahnen-Substrat zu entfernen - wonach (gegebenenfalls nach Behandlung der verbleiben­ den Klebstoffreste) ein erneuter Bestückungs- und Prüfvorgang durch­ geführt werden kann.

Claims (12)

1. Verfahren zum Kleber-Kontaktieren von Chip-Anschlußleitern auf Leiterbahnen auf einem Substrat, dadurch gekennzeichnet, daß ein Kleberpunkte-Muster aus definierten Mengen elektrisch leitend eingestellten Klebermaterials gemäß der Lage der Kontak­ tierungsenden der Anschlußleiter auf den Leiterbahnen auf einen Zwischenträger aufgebracht wird, daß ein an seine Anschlußleiter gebondeter Chip an seinen Anschlußleiter-Kontaktierungsenden mit den Kleberpunkten auf dem Zwischenträger in Berührung gebracht wird, daß der Chip, mit dem so übernommenen Klebermaterial an den Kontaktierungsenden seiner Anschlußleiter, auf die Substrat- Leiterbahnen aufgesetzt wird, und daß dort dann diese Kleber-Ver­ bindungen ausgehärtet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Kleberpunkte eines Musters, oder gleich mehrerer Muster nebeneinander, im Siebdruckverfahren auf den Zwischenträger aufgebracht werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Zwischenträger nach jedem Übertragen der Klebepunkte durch Aufsetzen der Kontaktierungsenden gereinigt und erneut mit dem Punktemuster bzw.- mit den Punktemustern ausgestattet wird.
4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Zwischenträger eine Oberfläche aus einem Material aufweist, das sehr geringe Adhäsion für das Material des Kontaktierungs­ klebers aufweist.
5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß eine dynamische Funktionsprüfung des mit seinen Anschluß­ leiter-Kontaktierungsenden auf die Substrat-Leiterbahnen aufge­ setzten Chips durchgeführt wird, ehe der Kontaktierungskleber ausgehärtet ist.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß fehlerhaft arbeitende Chips samt ihren Anschlußleitern von den Substrat-Leiterbahnen wieder entfernt werden, ehe der Kleber ausgehärtet ist.
7. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Punktemuster-Klebermaterialübertragung auf den Zwischen­ träger und über die Kontaktierungsenden der Chip-Anschlußleiter auf die Substrat-Leiterbahnen, sowie dort dann die elektrische Funktionsprüfung, apparativ in direktem Anschluß an das auto­ matische Filmtape-Bonden des jeweiligen Chip an das Netzwerk seiner Anschlußleiter, und dessen Verformen und Austrennen aus dem Leadframe-Film, erfolgt.
8. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Chip mit seinen Anschlußleiter-Kontaktierungsenden auf Leiterbahnen aufgesetzt wird, die auf der Vorderfläche des seitlich vorstehenden Randes des rückwärtigen Substrats einer Flüssigkristall­ zelle, insbesondere einer im Batch-Prozess gruppenweise herge­ stellten Glas-Flüssigkristallzelle, ausgebildet sind.
9. Vorrichtung zum Ausüben eines der Verfahren gemäß den Ansprüchen 1 bis 8, dadurch gekennzeichnet, daß ein Zwischenträger mit einer Oberfläche, auf der ein elektrisch leitender Kleber geringe Haftfähigkeit entwickelt, und eine Übertragungsvorrichtung zum Aufbringen von Kleberpunkten aus dosierten Klebermengen in einer vorgegebenen geometrischen Ver­ teilung sowie eine Handhabungsvorrichtung zum Aufsetzen der Anschlußenden der an einen Chip gebondeten Anschlußleiter und zu dessem anschließender Übertragung auf den Anschlußbereich von Leiterbahnen auf einem Substrat vorgesehen ist.
10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß sie mit einer dynamischen Prüfeinrichtung für die an die Leiterbahnen angeschlossenen Chips integriert ist.
11. Vorrichtung nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß sie mit einer automatischen Bondeinrichtung für Anschlußleiter (Leadframes) auf einem Filmträgerband integriert ist.
12. Im Batch-Prozess herstellbare Flüssigkristallzelle mit auf der Vorderfläche des seitlich vorstehenden Randes ihres rückwärtigen Substrates ausgebildeten Leiterbahnen für den Anschluß von An­ steuerungs-Schaltkreisen, dadurch gekennzeichnet, daß die Schaltkreise (Chips) mit filmgebondeten Anschlußleitern (Leadframe) mittels eines elektrisch leitenden Klebers an den Anschlußleiter-Kontaktierungs-Enden auf den Leiterbahnen befestigt sind.
DE19853533993 1985-09-24 1985-09-24 Verfahren zum kontaktieren auf leiterbahnen, vorrichtung zum ausueben des verfahrens und fluessigkristallzelle mit aufgebondeten chip Granted DE3533993A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19853533993 DE3533993A1 (de) 1985-09-24 1985-09-24 Verfahren zum kontaktieren auf leiterbahnen, vorrichtung zum ausueben des verfahrens und fluessigkristallzelle mit aufgebondeten chip
JP22174886A JPS6399540A (ja) 1985-09-24 1986-09-19 リードトラック上へのチップの接続方法およびこの方法を実施する装置
GB8622864A GB2180698B (en) 1985-09-24 1986-09-23 A method of contacting (applying)chips onto conductor paths, apparatus for carrying out the method and a liquid-crystal cell having bonded-on chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19853533993 DE3533993A1 (de) 1985-09-24 1985-09-24 Verfahren zum kontaktieren auf leiterbahnen, vorrichtung zum ausueben des verfahrens und fluessigkristallzelle mit aufgebondeten chip

Publications (2)

Publication Number Publication Date
DE3533993A1 true DE3533993A1 (de) 1987-04-02
DE3533993C2 DE3533993C2 (de) 1987-10-08

Family

ID=6281772

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853533993 Granted DE3533993A1 (de) 1985-09-24 1985-09-24 Verfahren zum kontaktieren auf leiterbahnen, vorrichtung zum ausueben des verfahrens und fluessigkristallzelle mit aufgebondeten chip

Country Status (3)

Country Link
JP (1) JPS6399540A (de)
DE (1) DE3533993A1 (de)
GB (1) GB2180698B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4917466A (en) * 1987-08-13 1990-04-17 Shin-Etsu Polymer Co., Ltd. Method for electrically connecting IC chips, a resinous bump-forming composition used therein and a liquid-crystal display unit electrically connected thereby
JP2855719B2 (ja) * 1989-03-20 1999-02-10 セイコーエプソン株式会社 半導体装置
EP0532770B1 (de) * 1991-04-08 1998-06-10 NGK Spark Plug Co. Ltd. Streifenleitungsfilter für mikrowellen
GB2301938B (en) * 1994-02-28 1997-03-12 Mitsubishi Electric Corp Testing semiconductor elements

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2921097A1 (de) * 1978-11-06 1980-05-14 Ebauches Electroniques Sa Verfahren zur herstellung einer gruppe von passiven elektrooptischen anzeigezellen
DE3217723A1 (de) * 1981-05-11 1982-12-02 Sumitomo Chemical Co., Ltd., Osaka Leitfaehige klebepaste
US4366342A (en) * 1978-06-21 1982-12-28 Minnesota Mining And Manufacturing Company Conductively coated embossed articles
EP0111734A2 (de) * 1982-11-23 1984-06-27 Licentia Patent-Verwaltungs-GmbH Verfahren zum Herstellen einer Flüssigkristall-Anzeigevorrichtung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4366342A (en) * 1978-06-21 1982-12-28 Minnesota Mining And Manufacturing Company Conductively coated embossed articles
DE2921097A1 (de) * 1978-11-06 1980-05-14 Ebauches Electroniques Sa Verfahren zur herstellung einer gruppe von passiven elektrooptischen anzeigezellen
DE3217723A1 (de) * 1981-05-11 1982-12-02 Sumitomo Chemical Co., Ltd., Osaka Leitfaehige klebepaste
EP0111734A2 (de) * 1982-11-23 1984-06-27 Licentia Patent-Verwaltungs-GmbH Verfahren zum Herstellen einer Flüssigkristall-Anzeigevorrichtung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DE-Z.: "Elektronik", H. 7, 1973, S. 264-266 *

Also Published As

Publication number Publication date
DE3533993C2 (de) 1987-10-08
JPH0346975B2 (de) 1991-07-17
GB2180698A (en) 1987-04-01
GB8622864D0 (en) 1986-10-29
GB2180698B (en) 1988-12-14
JPS6399540A (ja) 1988-04-30

Similar Documents

Publication Publication Date Title
DE3414961C2 (de)
DE3201802A1 (de) Bondverfahren fuer elektronische bauelemente
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE4242408C2 (de) Verfahren zum Verbinden eines Schaltkreissubstrates mit einem Halbleiterteil
DE102007005920A1 (de) Leiterplatte mit einem eingebetteten Nacktchip und Verfahren derselben
EP0012319A1 (de) Verfahren und Schablone zum Befestigen von Bauelementen mit flächigen Anschlusskontakten auf Leiterplatten
DE4208536A1 (de) Verfahren zum miteinander verbinden eines fluessigkristallanzeigeelements und einer flexiblen schaltungsplatte
DE4424831C2 (de) Verfahren zur Herstellung einer elektrisch leitenden Verbindung
DE3533993A1 (de) Verfahren zum kontaktieren auf leiterbahnen, vorrichtung zum ausueben des verfahrens und fluessigkristallzelle mit aufgebondeten chip
DE19715926B4 (de) Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray-(BGA)Halbleiterbauteil
DE112005003629T5 (de) IC-Baugruppe und Verfahren zur Herstellung einer IC-Baugruppe
DE3705251A1 (de) Verfahren zur herstellung einer stromlos abgeschiedenen, loetbaren metallschicht
DE4113034A1 (de) System und verfahren zum automatisierten bandbonden, die die reparatur erleichtern
DE102009025070A1 (de) Verfahren zum Kapseln eines Chips
DE4223371A1 (de) Verfahren und Platine zur Montage von Bauelementen
EP0219659B1 (de) Verfahren zum Herstellen einer Klebekontaktierung
DE102006006561B4 (de) Flip-Chip-Modul und Verfahren zum Austauschen eines Halbleiterchips eines Flip-Chip-Moduls
DE2415120A1 (de) Verfahren zur herstellung von halbleiterchips tragenden chiptraegern
DE19831634B4 (de) Chipträgeranordnung sowie Verfahren zur Herstellung einer Chipträgeranordnung mit elektrischem Test
DE102019129971A1 (de) Verfahren zum Auflöten eines Bauelements auf eine Leiterplatte, Elektronikeinheit und Feldgerät der Automatisierungstechnik
DE3812922C2 (de)
EP0226050B1 (de) Verfahren zum Aufbringen eines IC auf ein Substrat
DE2434675A1 (de) Uhr mit elektronisch-optischer anzeige
DE4334715B4 (de) Verfahren zur Montage von mit elektrischen Anschlüssen versehenen Bauteilen
DE112004002603B4 (de) Verfahren und Vorrichtung zum Löten von Bauteilen auf Leiterplatten mittels Lotformteilen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: BORG INSTRUMENTS VERWALTUNG-GMBH, 7537 REMCHINGEN,

8327 Change in the person/name/address of the patent owner

Owner name: VALEO BORG INSTRUMENTS VERWALTUNG GMBH, 75196 REMC

8339 Ceased/non-payment of the annual fee