DE19831634B4 - Chipträgeranordnung sowie Verfahren zur Herstellung einer Chipträgeranordnung mit elektrischem Test - Google Patents

Chipträgeranordnung sowie Verfahren zur Herstellung einer Chipträgeranordnung mit elektrischem Test Download PDF

Info

Publication number
DE19831634B4
DE19831634B4 DE19831634A DE19831634A DE19831634B4 DE 19831634 B4 DE19831634 B4 DE 19831634B4 DE 19831634 A DE19831634 A DE 19831634A DE 19831634 A DE19831634 A DE 19831634A DE 19831634 B4 DE19831634 B4 DE 19831634B4
Authority
DE
Germany
Prior art keywords
chip
chip carrier
test
contacts
contacting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19831634A
Other languages
English (en)
Other versions
DE19831634A1 (de
Inventor
Hartmut Dipl.-Ing. Rohde (FH)
Gerhild Dipl.-Ing. Wendland
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pac Tech Packaging Technologies GmbH
Smart Pac GmbH Technology Services
Original Assignee
Pac Tech Packaging Technologies GmbH
Smart Pac GmbH Technology Services
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pac Tech Packaging Technologies GmbH, Smart Pac GmbH Technology Services filed Critical Pac Tech Packaging Technologies GmbH
Priority to DE19831634A priority Critical patent/DE19831634B4/de
Priority to JP2000560614A priority patent/JP3693287B2/ja
Priority to US09/743,993 priority patent/US6642727B1/en
Priority to PCT/DE1999/002110 priority patent/WO2000004585A2/de
Priority to KR1020017000181A priority patent/KR20010074675A/ko
Publication of DE19831634A1 publication Critical patent/DE19831634A1/de
Application granted granted Critical
Publication of DE19831634B4 publication Critical patent/DE19831634B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Chipträgeranordnung zur Herstellung eines Chipmoduls für eine gehäuste Chipanordnung mit einem Chipträger, der auf einer Chipkontaktseite eine Leiterbahnstruktur mit zu einer Außenkontaktseite des Chipträgers reichenden Durchkontaktierungen aufweist, die Anschlussflächen von zumindest einem Chip zugeordnet sind und zur Ausbildung von Bauteilkontakten auf der Außenkontaktseite des Chipträgers dienen, wobei der Chipträger weitere mit der Leiterbahnstruktur verbundene Durchkontaktierungen aufweist, die zur Ausbildung von Prüfkontakten dienen, dadurch gekennzeichnet, dass die einem Chip (18) zugeordneten Prüfkontakte (15) längs einer Peripheriekante des Chips angeordnet sind.

Description

  • Die vorliegende Erfindung betrifft eine Chipträgeranordnung zur Herstellung eines Chipmoduls für eine gehäuste Chipanordnung mit einem Chipträger, der auf einer Chipkontaktseite eine Leiterbahnstruktur mit zu einer Außenkontaktseite des Chipträgers reichenden Durchkontaktierungen aufweist, die Anschlussflächen von zumindest einem Chip zugeordnet sind und zur Ausbildung von Bauteilkontakten auf der Außenkontaktseite des Chipträgers dienen, wobei der Chipträger weitere mit der Leiterbahnstruktur verbundene Durchkontaktierungen aufweist, die zur Ausbildung von Prüfkontakten dienen.
  • Des Weiteren betrifft die vorliegende Erfindung ein Verfahren zur Herstellung einer Chipträgeranordnung, bei dem eine Kontaktierung eines Chips auf einer Chipkontaktseite eines mit einer Leiterbahnstruktur versehenen Chipträgers erfolgt, derart, dass ein elektrischer Kontakt zwischen Anschlussflächen des Chips und mit der Leiterbahnstruktur verbundenen Durchkontaktierungen hergestellt wird, und eine Kontaktierung von Prüfkontakten des Chipträgers auf einer mit Prüfanschlüssen versehenen Prüfplatine erfolgt, derart, dass auf einer Außenkontaktseite des Chipträgers ein elektrischer Kontakt zwischen den Prüfkontakten des Chipträgers und den Prüfanschlüssen der Prüfplatine hergestellt wird, sowie ein Heraustrennen eines mit dem Chip über die Kontaktmetallisierungen verbundenen Chipträgerteilstücks des Chipträgers zur Ausbildung eines Chipmoduls erfolgt.
  • Zur erleichterten Kontaktierung von Chips auf Substraten, die als Basis für den Aufbau elektronischer Baugruppen dienen, ist es bekannt, Chips mit sogenannten "Umverdrahtungen" zu versehen, die ausgehend von einer peripheren Anschlussflächenanordnung auf der Oberfläche des Chips ein flächig gleichmäßig verteiltes Anschlussflächenraster mit vergrößertem Anschlussflächenabstand zur vereinfachten Kontaktierung mit dem Substrat oder weiteren Bauteilen ermöglichen. In der Regel wird eine solche Umverdrahtung durch Kontaktierung des Chips auf einem Trägermaterial realisiert, das mit einer entsprechenden Leiterbahnstruktur versehen ist. Derart aus dem Chip und dem Trägermaterial gebildete Chipträgeranordnungen werden anschließend zur vereinfachten Handhabung der Chipträgeranordnung und Erhöhung der Betriebssicherheit zumindest teilweise von einem Kunststoffmaterial umschlossen zur Ausbildung sogenannter „Chipsize-Packages".
  • Weiterhin ist es bekannt, die in ihrer Art vorbeschriebenen Chipträgeranordnungen vor Herstellung der Chipgehäusung einem elektrischen Bauteiltest zu unterziehen, um bereits vor Fertigstellung der Chip-Packages eine Qualitätssicherung durch Überprüfung der Kontaktierung zwischen dem Trägermaterial und dem Chip bzw. der Funktionsfähigkeit des Chips durchführen zu können. Solche unter Temperaturbelastung durchgeführte Tests werden auch als „Burn-In-Tests" bezeichnet.
  • Bei den bekannten Chipträgeranordnungen ist daher das in der Regel als Trägerfolie ausgebildete, mit einer Leiterbahnstruktur versehene Trägermaterial neben Durchkontaktierungen, die zur Ausbildung des Anschlußflächenrasters mit Bauteilkontakten auf der Außenkontaktseite des Trägermaterials notwendig sind, mit abweichend von den Durchkontaktierungen ausgebildeten Prüfkontakten versehen, die auf der Chipkontaktseite angeordnet sind. Hierdurch ergibt sich eine einander gegenüberliegende Anordnung der Bauteilkontakte auf der Außenkontaktseite des Trägermaterials und der Prüfkontakte auf der Chipkontaktseite des Trägermaterials. Ausgehend von der Tatsache, daß sowohl zur Kontaktierung der Chipträgeranordnung mit einer Prüfeinrichtung zur Durchführung von Bauteiltests als auch zur Kontaktierung der Chipträgeranordnung bzw. des Chipsize-Package mit einem Substrat eine Handhabung der Chipträgeranordnung bzw. des Chip-Package durchgeführt wird, ergeben sich also aus der einander gegenüberliegenden Anordnung von Prüfkontakten und Bauteilkontakten unterschiedliche Zuführrichtungen für die Chipträgeranordnung bzw. das Chipsize-Package bei den verschiedenen Kontaktierungsvorgängen.
  • Aus der EP 0 564 865 A1 ist eine Chipträgeranordnung bekannt, die in peripherer Anordnung um einen Bereich eines Chipträgers herum angeordnete Prüfkontakte aufweist.
  • Die US 5,731,709 zeigt eine Chipträgeranordnung mit einem Chipträger, der mit Prüfkontakteinrichtungen an seiner Peripherie versehen ist, die sich sowohl auf der Unterseite als auch auf der Oberseite des Chipträgers befinden.
  • Die US 5,378,981 zeigt eine Chipträgeranordnung, die nach Durchführung eines elektrischen Tests zusammen mit einem Testsubstrat aus einer Prüfeinspannung entnommen wird und bei der anschließend eine Trennung des Chips vom Chipträger erfolgt.
    •
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Chipträgeranordnung bzw. ein Verfahren zur Herstellung einer Chipträgeranordnung vorzuschlagen, die bzw. das zu Prüfzwecken einen vereinfachten Anschluss der Chipträgeranordnung an eine Prüfplatine und eine möglichst schnelle, die Herstellung eines Chipmoduls nicht beeinträchtigende Überprüfung des Chips ermöglicht.
  • Diese Aufgabe wird durch eine Chipträgeranordnung gemäß Anspruch 1 bzw. durch ein Verfahren zur Herstellung einer Chipträgeranordnung gemäß Anspruch 6 gelöst.
  • Bei der erfindungsgemäßen Chipträgeranordnung sind die einem Chip zugeordneten Prüfkontakte längs einer Peripheriekante des Chips angeordnet.
  • Wenn zur Ausbildung der Chipträgeranordnung, also zur elektrischen Kontaktierung des Chips mit dem Chipträger, die Anschlußflächen des Chips über erhöhte Kontaktmetallisierungen mit der Leiterbahnstruktur bzw. den Durchkontaktierungen des Chipträgers verbunden sind, ist es möglich, nicht nur die Kontaktierung der Chipträgeranordnung mit der Prüfplatine bzw. die Kontaktierung des Chipsize-Package mit dem Substrat in Face-down-Technik durchzuführen, sondern bereits auch die Kontaktierung des Chips mit der Chipkontaktseite des Chipträgers. Hierdurch lassen sich also sämtliche notwendigen Kontaktierungsvorgänge in einheitlicher Technik durchführen.
  • Wenn zur elektrischen Kontaktierung des Chipträgers mit der Prüfplatine die die Prüfkontakte bildenden Durchkontaktierungen auf der Außenkontaktseite des Chipträgers mit erhöhten Kontaktmetallisierungen versehen sind, läßt sich eine Kontaktierung zur nachfolgenden Durchführung des Bauteiltests ohne vorhergehende Präparierung der Kontaktanschlüsse der Prüfplatine mit Verbindungsmaterial durchführen.
  • Als überaus vorteilhaft erweist es sich, wenn sowohl die Kontaktmetallisierungen der Bauteilkontakte als auch die Kontaktmetallisierungen der Prüfkontakte in gleicher Weise und/oder aus dem gleichen Verbindungsmaterial gebildet sind, da durch die einheitliche Verwendung von Verbindungsmaterial bzw. die einheitliche Art und Weise der Applikation des Verbindungsmaterials eine Reduzierung der Herstellungskosten möglich ist.
  • Als besonders vorteilhaft erweist es sich in diesem Zusammenhang, wenn sämtliche Kontaktmetallisierungen aus Lotmaterialkugeln gebildet sind, die in einfacher Art und Weise ohne vorbereitende Maßnahmen, wie beispielsweise die Applikation einer Lotmaterialmaske auf dem Chipträger, unmittelbar auf die betreffenden Kontaktstellen applizierbar sind.
  • Bei dem erfindungsgemäßen Verfahren gemäß Anspruch 6 verbleibt während des Heraustrennens des Chipträgerteilstücks ein die Prüfkontakte umfassender Chipträgerrest auf der Prüfplatine.
  • Das erfindungsgemäße Verfahren ermöglicht es, sowohl die Kontaktierung des Chips mit dem Chipträger als auch die Kontaktierung des Chipträgers mit der Prüfplatine mit ein und demselben Verfahren bzw. mit ein und derselben Vorrichtung durchzuführen, um durch ein den Kontaktierungsvorgängen nachfolgendes Heraustrennen eines mit dem Chip verbundenen Teilstücks des Chipträgers die Ausbildung eines vom Chipträgerrest unabhängigen Chipmoduls zu ermöglichen. Nach Entfernung des Chipträgerrestes kann die Prüfplatine erneut verwendet werden.
  • Auf besonders vorteilhafte Art und Weise eröffnet das erfindungsgemäße Verfahren die Möglichkeit, nach Belieben zwei Verfahrensvarianten durchzuführen, wobei gemäß der ersten Variante zuerst die Kontaktierung des Chips auf dem Chipträger und nachfolgend die Kontaktierung des Chipträgers auf der Prüfplatine erfolgt, und gemäß der zweiten Verfahrensvariante zuerst die Kontaktierung des Chipträgers auf der Prüfplatine und nachfolgend die Kontaktierung des Chips auf dem Chipträger erfolgt.
  • Als besonders vorteilhaft erweist es sich, wenn vor der Kontaktierung sowohl auf der Außenkontaktseite des Chipträgers durch die Durchkontaktierungen gebildeten Bauteilkontakte als auch auf der Außenkontaktseite des Chipträgers durch die Durchkontaktierungen gebildete Prüfkontakte mit Verbindungsmaterialdepots versehen werden, um somit die Kontaktierung sämtlicher Kontakte in einem gemeinsamen Kontaktierungsvorgang durchführen zu können.
  • Wenn darüber hinaus sämtliche Durchkontaktierungen in derselben Art und Weise mit Verbindungsmaterialdepots versehen werden, entfällt die Notwendigkeit, die für die Kontaktierung mit den Prüfanschlüssen vorgesehenen Prüfkontakte in separater Weise und mit hierdurch bedingtem entsprechend höherem Aufwand für die nachfolgende Kontaktierung mit der Prüfplatine vorzubereiten. Vielmehr wird durch die Anordnung sämtlicher Außenkontakte, also sowohl der zur Kontaktierung des Chips mit weiteren Bauelementen dienenden Bauteilkontakte als auch der zur Kontaktierung mit der Prüfplatine dienenden Prüfkontakte, auf ein und derselben Seite des Chipträgers und die einheitliche Präparierung sämtlicher Kontakte mit Verbindungsmaterialdepots eine Kontaktierung sämtlicher Außenkontakte mit minimalem Aufwand ermöglicht.
  • Eine besonders günstige Verfahrensvariante besteht darin, zur Ausbildung der Verbindungsmaterialdepots Lotmaterialformstücke auf die Durchkontaktierungen zu applizieren, die nachfolgend zur Ausbildung von erhöhten Kontaktmetallisierungen umgeschmolzen werden. Durch diese selektive Applikation von Verbindungsmaterial kann ohne die Durchführung besonderer vorbereitender Maßnahmen, wie etwa die Aufbringung einer Lotmaske bei einem Schablonenbelotungsverfahren, und ohne den damit verbundenen hohen apparativen Aufwand zur Durchführung einer Vielzahl einzelner Verfahrensschritte in einfacher Art und Weise die unmittelbare Applikation von Lotmaterial in genau dosierter Menge erfolgen.
  • Alternativ zu der vorgenannten Verfahrensvariante ist es auch möglich, die Prüfkontakte und die Bauteilkontakte in voneinander abweichender Art und Weise mit Verbindungsmaterialdepots zu versehen. Übereinstimmend mit der vorstehend erläuterten vorteilhaften Verfahrensvariante werden sämtliche Außenkontakte mit Verbindungsmaterialdepots versehen, so daß zwar auch in diesem Fall eine nachfolgende Kontaktierung der Prüfkontakte mit den Prüfanschlüssen der Prüfplatine möglich ist, jedoch können für das Verbindungsmaterial der Prüfkontakte einerseits und das Verbindungsmaterial der Bauteilkontakte andererseits unterschiedliche Verbindungsmaterialien gewählt werden.
  • So besteht eine vorteilhafte Ausführungsform der vorgenannten Variante darin, zumindest für die Prüfkontakte des Chipträgers als Verbindungsmaterial einen leitfähigen Haftkleber vorzusehen, wobei für die Bauteilkontakte hiervon abweichend ein Lotmaterial vorgesehen sein kann.
  • Nachfolgend werden ein bevorzugtes Ausführungsbeispiel der erfindungsgemäßen Chipträgeranordnung sowie eine bevorzugte Variante zur Herstellung der erfindungsgemäßen Chipträgeranordnung anhand der Zeichnungen näher erläutert. Es zeigen:
  • 1 eine Chipträgeranordnung mit einer Mehrzahl darauf kontaktierter Chips in einer Draufsicht;
  • 2 eine Schnittdarstellung der in 1 dargestellten Chipanordnung gemäß Schnittlinienverlauf II-II in 1 mit Darstellung einer Leiterbahnstruktur der Chipträgeranordnung und damit verbundener Durchkontaktierungen;
  • 3 die in 2 dargestellte Chipträgeranordnung mit erhöhten Kontaktmetallisierungen auf einer Außenkontaktseite;
  • 4 die in 3 dargestellte Chipträgeranordnung nach Kontaktierung auf einer Prüfplatine mit Darstellung der Trennlinien zum Heraustrennen von Chipträgerteilstücken aus der Chipträgeranordnung zur Ausbildung von Chipmodulen;
  • 5 einen nach Heraustrennen der Chipträgerteilstücke auf der Prüfplatine verbleibenden Chipträgerrest;
  • 6 die Entfernung des in 5 dargestellten Chipträgerrests von der Prüfplatine als vorbereitende Maßnahme zur erneuten Kontaktierung einer weiteren Chipträgeranordnung auf der Prüfplatine gemäß 4.
  • 1 zeigt eine Chipträgeranordnung 10 mit einem aus einem vorzugsweise flexiblen Folienmaterial gebildeten Chipträger 11, der auf seiner Oberfläche mit einer Mehrzahl von Leiterbahnstrukturen 12 versehen ist. Die Leiterbahnstrukturen 12 sind jeweils aus einer Anzahl von Leiterbahnen 13 zusammengesetzt, die an zumindest einem Ende in eine Durchkontaktierung 14 (2) münden.
  • Wie ferner aus den 1 und 2 zu ersehen ist, sind die Durchkontaktierungen 14 der jeweiligen Leiterbahnstrukturen 12 gruppenweise zusam mengefaßt und bilden dabei eine Gruppe von Prüfkontakten 15 sowie eine Gruppe von Bauteilkontakten 16, deren Funktion nachfolgend noch näher erläutert wird. Die Bauteilkontakte 16 der Leiterbahnstrukturen 12 sind über die Leiterbahnen 13 mit Chipanschlußflächen 17 einer auf einem Chip 18 peripher angeordneten Chipanschlußflächenanordnung 19 kontaktiert. Zur deutlichen Darstellung der durch die Kontaktierung der Chipanschlußflächen 17 mit den Bauteilkontakten 16 des Chipträgers 11 durchgeführten Umverteilung der Kontaktanordnung von der peripheren Chipanschlußflächenanordnung 19 zu einem durch die Bauteilkontakte 16 gebildeten Bauteilkontaktraster 20 des Chipträgers 11 mit hier gleichmäßiger Flächenverteilung sind die auf dem Chipträger 11 kontaktierten Chips 18 transparent dargestellt.
  • Die in 1 dargestellte Chipträgeranordnung 10 zeigt deutlich die Anordnung einer Mehrzahl von Chips 18 auf einer entsprechenden Anzahl von Leiterbahnstrukturen 12, die jeweils so angeordnet sind, daß die Bauteilkontakte 16 bzw. die Bauteilkontaktrasteranordnungen 20 spiegelsymmetrisch zu einer Längssymmetrieachse 21 des Chipträgers 11 angeordnet sind und die Leiterbahnen 13 sich davon ausgehend zu Außenrändern 22, 23 des Chipträgers 11 erstrecken mit einer zu den Außenrändern 22 bzw. 23 parallelen Anordnung der Prüfkontakte 15.
  • 2 zeigt eine Querschnittsansicht des in 1 dargestellten Chipträgers 11, aus der besonders gut die Anordnung der die Prüfkontakte 15 sowie die Bauteilkontakte 16 bildenden Durchkontaktierungen 14, die sich ausgehend von den auf einer Chipkontaktseite 24 angeordneten Leiterbahnen 13 zu einer Außenkontaktseite 25 des Chipträgers 11 hin erstrecken, zu ersehen ist. Bei dem in 2 dargestellten Ausführungsbeispiel der Chipträgeranordnung 10 sind die Chips 18 über erhöhte Kontaktmetallisierungen 26 mit den zugeordneten Durchkontaktierungen 14 unmittelbar oder mittelbar über die Leiterbahnen 13 verbunden. Zur Herstellung der in 2 dargestellten Chipträgeranordnung 10 können entweder die Chips 18 in einem vorhergehenden Arbeitsgang auf ihren Chipanschlußflächen 17 mit den erhöhten Kontaktmetallisierungen 26 versehen werden, um anschließend in Flip-Chip-Technik auf den Chipträ ger 11 kontaktiert zu werden. Ebenso ist es möglich, die Leiterbahnen 13 bzw. die Durchkontaktierungen 14 an den entsprechenden Stellen mit erhöhten Kontaktmetallisierungen 26 zu versehen, so daß die Verbindung zwischen den Chipanschlußflächen 17 und den Kontaktmetallisierungen 26 erst bei Kontaktierung der Chips 18 mit dem Chipträger 11 erfolgt.
  • 3 zeigt, daß in einem nachfolgenden Arbeitsgang sowohl die Prüfkontakte 15 als auch die Bauteilkontakte 16 auf der Außenkontaktseite 25 des Chipträgers 11 mit erhöhten Kontaktmetallisierungen 27 versehen werden, die in gleicher Weise wie die Kontaktmetallisierungen 26 auf der Chipkontaktseite 24 des Chipträgers 11 ausgebildet sein und appliziert werden können. Zur Applikation der Kontaktmetallisierungen 27 auf der Außenkontaktseite 25 sowie der Kontaktmetallisierungen 26 auf der Chipkontaktseite 24 bzw. den Chipanschlußflächen 17 des Chips 18 ist die Anwendung eines sogenannten Single-Bond-Verfahrens, etwa mittels „Solder-Ball-Bumping" möglich, bei dem Lotmaterialformstücke, beispielsweise Lotkugeln, auf die Bauteilkontakte 16 und Prüfkontakte 15 der Außenkontaktseite 25 und die Leiterbahnen 13 bzw. die Durchkontaktierungen 14 auf der Chipkontaktseite 24 bzw. den Chipanschlußflächen 17 des Chips 18 aufgebracht werden und anschließend zur Ausbildung der Kontaktmetallisierungen 27 umgeschmolzen werden.
  • 4 zeigt die nachfolgende Kontaktierung der Chipträgeranordnung 10 bzw. des Chipträgers 11 mit einer Prüfplatinenanordnung 28 mit zwei Prüfplatinen 29 und 30. Hierbei dient die linke Prüfplatine 29 zur Kontaktierung mit eine in 1 links einer Längssymmetrieachse 21 angeordneten Chipreihe 31, wobei zur Kontaktierung der den einzelnen Chips 18 zugeordneten Prüfkontakte 15 jeweils eine Anordnung entsprechend angeordneter Prüfanschlüsse 32 über die auf den Prüfkontakten 15 angeordneten Kontaktmetallisierungen 27 mit den Prüfkontakten 15 elektrisch verbunden wird. Auf dieselbe Art und Weise wird infolge der Kontaktierung der Chipträgeranordnung 10 auf der Prüfplatinenanordnung 28 eine elektrische Verbindung zwischen den Prüfkontakten 15 einer in 1 rechts der Längssymmetrieachse 21 angeordneten Chipreihe 43 und der zugeordneten Prüfplatine 30 hergestellt.
  • In der in 4 dargestellten Konfiguration, in der sich die Chipträgeranordnung 10 in elektrisch leitendem Kontakt mit der Prüfplatinenanordnung 28 befindet, kann eine Überprüfung der elektrischen Funktionen der Chips 18 bzw. der Chipanordnung 10 erfolgen. Hierzu erstrecken sich von den Prüfanschlüssen 32 der Prüfplatinen 29, 30 Prüfleiterbahnen 33 zu einem Anschlußrand 34 der Prüfplatine 29 bzw. 30, über den, wie in 4 schematisch dargestellt, jeweils ein Anschluß, beispielsweise über eine elektrische Steckverbindung 34, mit einer nicht näher dargestellten Prüfeinrichtung herstellbar ist.
  • Nach erfolgter elektrischer Überprüfung der Chips 18 bzw. der Chipträgeranordnung 10 erfolgt längs eines in 4 durch Trennlinien 36 angedeuteten, jeweils einen Chip 18 umschließenden Trennkantenverlaufs 37 (5) ein Heraustrennen der einzelnen Chips 18 zusammen mit den den Chips 18 durch die Kontaktmetallisierungen 26 zugeordneten Chipträgerteilstücken 38, 39 und ein Heraustrennen der Chipträgerteilstücke 38, 39 aus dem Chipträger 11. Dabei bilden die herausgetrennten Chipträgerteilstücke 38, 39 zusammen mit den zugeordneten Chips 18 Chipmodule 40, 41. Diese Chipmodule 40, 41 sind von einem Chipträgerrest 42, der infolge der Kontaktierung mit der Prüfplatinenanordnung 28 auf dieser verbleibt, unabhängig handhabbar. Die Chipmodule 40, 41 können dann bei Ausbildung einer das Chipmodul umgebenden, hier nicht näher dargestellten Gehäusung zur Herstellung sogenannter Chipsize-Packages dienen.
  • Wie in 6 dargestellt, kann nachfolgend der auf der Prüfplatinenanordnung 28 verbliebene Chipträgerrest 42 von der Prüfplatinenanordnung 28 entfernt werden, um die in 4 dargestellte Kontaktierung der Prüfplatinenanordnung 28 mit einer neuen Chipträgeranordnung 10 zur Wiederholung des vorstehend beschriebenen Verfahrens durchzuführen. Durch die wiederholte Verwendung der Prüfplatine ergeben sich enorme Kostenvorteile.
  • Für den Fall, daß, wie vorstehend beschrieben, die Kontaktmetallisierungen 27 auf der Außenkontaktseite 25 des Chipträgers 11 einheitlich ausgebildet sind, also sowohl die Kontaktmetallisierungen 27 der Bau teilkontakte 16, die zur Kontaktierung des Chipmoduls 40, 41 bzw. des Chip-Package mit weiteren Bauteilen, wie beispielsweise einer Platine, dienen, als auch die Kontaktmetallisierungen 27 der Prüfkontakte 15 übereinstimmend aus einem aufschmelzbaren Lotmaterial gebildet sind, muß vor der in 6 dargestellten Entfernung des Chipträgerrests 42 von der Prüfplatinenanordnung 28 ein erneutes Aufschmelzen der Kontaktmetallisierungen 27 zum Lösen der Verbindung zwischen dem Chipträgerrest 42 und der Prüfplatinenanordnung 28 durchgeführt werden.
  • Alternativ dazu besteht jedoch auch die Möglichkeit, die Kontaktmetallisierungen 27 der Bauteilkontakte 16 und die Kontaktmetallisierungen 27 der Prüfkontakte 15 unterschiedlich auszubilden, so daß beispielsweise die Kontaktmetallisierungen der Prüfkontakte 15 aus einem leitfähigen, also etwa mit metallischen Zusätzen versehenen Haftkleber, gebildet sein können, um hierdurch elektrisch leitfähige Verbindungen zwischen dem Chipträger 11 und der Prüfplatinenanordnung 28 herzustellen, die durch Aufbringung einer ausreichenden Trennkraft rein mechanisch oder chemisch, etwa mittels Lösungsmitteln, lösbar sind. Darüber hinaus hat eine derartige Ausbildung der Kontaktmetallisierung für die Prüfkontakte 15 auch den Vorteil, daß auch bereits zur Herstellung der Verbindung zwischen dem Chipträger 11 und der Prüfplatinenanordnung 28 kein Aufschmelzen erforderlich ist, sondern eine zur Sicherung der elektrischen Leitfähigkeit ausreichende mechanische Verbindung durch leichten Anpreßdruck zwischen dem Chipträger 11 und der Prüfplatinenanordnung 28 erzielbar ist.
  • Eine weitere Möglichkeit abweichend von der Ausbildung der Kontaktmetallisierungen der Bauteilkontakte einen sicheren Kontakt zwischen dem Chipträger und der Prüfplatinenanordnung herzustellen, besteht darin, zwischen den Prüfkontakten des Chipträgers und den Prüfanschlüssen der Prüfplatinenanordnung eine Steckverbindung, eine Klemmverbindung oder eine Rastverbindung vorzusehen.
    •

Claims (13)

  1. Chipträgeranordnung zur Herstellung eines Chipmoduls für eine gehäuste Chipanordnung mit einem Chipträger, der auf einer Chipkontaktseite eine Leiterbahnstruktur mit zu einer Außenkontaktseite des Chipträgers reichenden Durchkontaktierungen aufweist, die Anschlussflächen von zumindest einem Chip zugeordnet sind und zur Ausbildung von Bauteilkontakten auf der Außenkontaktseite des Chipträgers dienen, wobei der Chipträger weitere mit der Leiterbahnstruktur verbundene Durchkontaktierungen aufweist, die zur Ausbildung von Prüfkontakten dienen, dadurch gekennzeichnet, dass die einem Chip (18) zugeordneten Prüfkontakte (15) längs einer Peripheriekante des Chips angeordnet sind.
  2. Chipträgeranordnung nach Anspruch 1, dadurch gekennzeichnet, dass zur elektrischen Kontaktierung des Chips (18) mit dem Chipträger (11) die Anschlussflächen (17) des Chips (18) über erhöhte Kontaktmetallisierungen (26) mit der Leiterbahnstruktur (12) bzw. den Durchkontaktierungen (14) des Chipträgers (11) verbunden sind.
  3. Chipträgeranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass zur elektrischen Kontaktierung des Chipträgers (11) mit der Prüfplatine (29, 30) die die Prüfkontakte (15) bildenden Durchkontaktierungen (14) auf der Außenkontaktseite (25) des Chipträgers (11) mit erhöhten Kontaktmetallisierungen (27) versehen sind.
  4. Chipträgeranordnung nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Kontaktmetallisierungen (27) der Bauteilkontakte (16) und die Kontaktmetallisierungen (27) der Prüfkontakte (15) gleich ausgebildet sind.
  5. Chipträgeranordnung nach Anspruch 4, dadurch gekennzeichnet, dass die Kontaktmetallisierungen (27) aus Lotmaterialformstücken gebildet sind.
  6. Verfahren zur Herstellung einer Chipträgeranordnung für ein Chipmodul mit den Verfahrensschritten: – Kontaktierung eines Chips (18) auf einer Chipkontaktseite (24) eines mit einer Leiterbahnstruktur (12) versehenen Chipträgers (11), derart, dass ein elektrischer Kontakt zwischen Anschlussflächen (17) des Chips (18) und mit der Leiterbahnstruktur (12) verbundenen Durchkontaktierungen (14) des Chipträgers (11) hergestellt wird, – Kontaktierung von Prüfkontakten (15) des Chipträgers (11) auf einer mit Prüfanschlüssen (32) versehenen Prüfplatine (29, 30), derart, dass auf einer Außenkontaktseite (25) des Chipträgers (11) ein elektrischer Kontakt zwischen den Prüfkontakten (15) des Chipträgers (11) und den Prüfanschlüssen (32) der Prüfplatine (29, 30) hergestellt wird, und – Heraustrennen eines mit dem Chip (18) über die Kontaktmetallisierungen (26) verbundenen Chipträgerteilstücks (38, 39) des Chipträgers (11) zur Ausbildung eines Chipmoduls (41, 42), dadurch gekennzeichnet, dass während des Heraustrennens des Chipträgerteilstücks (38, 39) ein die längs einer Peripheriekante des Chips angeordneten Prüfkontakte (15) umfassender Chipträgerrest (42) auf der Prüfplatine (29, 30) verbleibt.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass zuerst die Kontaktierung des Chips (18) auf dem Chipträger (11) und nachfolgend die Kontaktierung des Chipträgers (11) auf der Prüfplatine (29, 30) erfolgt.
  8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass zuerst die Kontaktierung des Chipträgers (11) auf der Prüfplatine (29, 30) und nachfolgend die Kontaktierung des Chips (18) auf dem Chipträger (11) erfolgt.
  9. Verfahren nach einem oder mehreren der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass vor Kontaktierung des Chipträgers (11) sowohl durch die Durchkontaktierungen (14) auf der Außenkontaktseite (25) des Chipträgers (11) gebildete Bauteilkontakte (16) als auch durch die Durchkontaktierungen (14) auf der Außenkontaktseite (25) gebildete Prüfkontakte (15) mit Verbindungsmaterialdepots versehen werden.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass sämtliche Durchkontaktierungen (14) in derselben Art und Weise mit Verbindungsmaterialdepots versehen werden.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass zur Ausbildung der Verbindungsmaterialdepots Lotmaterialformstücke auf die Durchkontaktierungen (14) appliziert werden, die nachfolgend zur Ausbildung von erhöhten Kontaktmetallisierungen (27) umgeschmolzen werden.
  12. Verfahren nach einem oder mehreren der Ansprüche 6 bis 9, dadurch gekennzeichnet, dass die Bauteilkontakte (16) des Chipträgers (11) und die Prüfkontakte (15) des Chipträgers (11) in voneinander abweichender Art und Weise mit Verbindungsmaterialdepots versehen werden.
  13. Verfahren nach Anspruch 10 oder 12, dadurch gekennzeichnet, dass zumindest die Prüfkontakte (15) des Chipträgers (11) mit einem leitfähigen Haftkleber als Verbindungsmaterial versehen werden.
DE19831634A 1998-07-15 1998-07-15 Chipträgeranordnung sowie Verfahren zur Herstellung einer Chipträgeranordnung mit elektrischem Test Expired - Fee Related DE19831634B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19831634A DE19831634B4 (de) 1998-07-15 1998-07-15 Chipträgeranordnung sowie Verfahren zur Herstellung einer Chipträgeranordnung mit elektrischem Test
JP2000560614A JP3693287B2 (ja) 1998-07-15 1999-07-09 チップキャリア配置体を製造する方法
US09/743,993 US6642727B1 (en) 1998-07-15 1999-07-09 Chip carrier device and method for the production of a chip carrier device with an electrical test
PCT/DE1999/002110 WO2000004585A2 (de) 1998-07-15 1999-07-09 Chipträgeranordnung sowie verfahren zur herstellung einer chipträgeranordnung mit elektrischem test
KR1020017000181A KR20010074675A (ko) 1998-07-15 1999-07-09 칩 캐리어 장치 및 전기 테스트를 가지는 칩 캐리어장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19831634A DE19831634B4 (de) 1998-07-15 1998-07-15 Chipträgeranordnung sowie Verfahren zur Herstellung einer Chipträgeranordnung mit elektrischem Test

Publications (2)

Publication Number Publication Date
DE19831634A1 DE19831634A1 (de) 2000-01-27
DE19831634B4 true DE19831634B4 (de) 2005-02-03

Family

ID=7874064

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19831634A Expired - Fee Related DE19831634B4 (de) 1998-07-15 1998-07-15 Chipträgeranordnung sowie Verfahren zur Herstellung einer Chipträgeranordnung mit elektrischem Test

Country Status (5)

Country Link
US (1) US6642727B1 (de)
JP (1) JP3693287B2 (de)
KR (1) KR20010074675A (de)
DE (1) DE19831634B4 (de)
WO (1) WO2000004585A2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10014379A1 (de) 2000-03-23 2001-10-11 Infineon Technologies Ag Verfahren und Vorrichtung zum Verbinden mindestens eines Chips mit einer Umverdrahtungsanordnung
US7214886B2 (en) * 2003-11-25 2007-05-08 International Business Machines Corporation High performance chip carrier substrate
JP6402962B2 (ja) * 2013-07-17 2018-10-10 パナソニックＩｐマネジメント株式会社 高周波モジュール
DE102020215388A1 (de) * 2020-12-04 2022-06-09 First Sensor AG Chipmodul, Verwendung des Chipmoduls, Prüfanordnung sowie Prüfverfahren
CN112904180B (zh) 2021-01-22 2022-04-19 长鑫存储技术有限公司 芯片测试板及芯片测试方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0564865A1 (de) * 1992-04-06 1993-10-13 Motorola, Inc. Halbleiteranordnung mit Kontakten für Testzwecke und Herstellungsmethode für dieselben
US5378981A (en) * 1993-02-02 1995-01-03 Motorola, Inc. Method for testing a semiconductor device on a universal test circuit substrate
US5517036A (en) * 1992-10-30 1996-05-14 Mitsubishi Denki Kabushiki Kaisha Tape carrier, and test apparatus for the same
US5598036A (en) * 1995-06-15 1997-01-28 Industrial Technology Research Institute Ball grid array having reduced mechanical stress
US5731709A (en) * 1996-01-26 1998-03-24 Motorola, Inc. Method for testing a ball grid array semiconductor device and a device for such testing

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4772936A (en) * 1984-09-24 1988-09-20 United Technologies Corporation Pretestable double-sided tab design
US4806409A (en) * 1987-05-20 1989-02-21 Olin Corporation Process for providing an improved electroplated tape automated bonding tape and the product produced thereby
US5036380A (en) * 1988-03-28 1991-07-30 Digital Equipment Corp. Burn-in pads for tab interconnects
EP0351581A1 (de) 1988-07-22 1990-01-24 Oerlikon-Contraves AG Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
JPH0922929A (ja) * 1995-07-04 1997-01-21 Ricoh Co Ltd Ｂｇａパッケージ半導体素子及びその検査方法
US5763947A (en) 1996-01-31 1998-06-09 International Business Machines Corporation Integrated circuit chip package having configurable contacts and a removable connector
JPH09232368A (ja) * 1996-02-20 1997-09-05 Fujitsu Ltd 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0564865A1 (de) * 1992-04-06 1993-10-13 Motorola, Inc. Halbleiteranordnung mit Kontakten für Testzwecke und Herstellungsmethode für dieselben
US5517036A (en) * 1992-10-30 1996-05-14 Mitsubishi Denki Kabushiki Kaisha Tape carrier, and test apparatus for the same
US5378981A (en) * 1993-02-02 1995-01-03 Motorola, Inc. Method for testing a semiconductor device on a universal test circuit substrate
US5598036A (en) * 1995-06-15 1997-01-28 Industrial Technology Research Institute Ball grid array having reduced mechanical stress
US5731709A (en) * 1996-01-26 1998-03-24 Motorola, Inc. Method for testing a ball grid array semiconductor device and a device for such testing

Also Published As

Publication number Publication date
JP3693287B2 (ja) 2005-09-07
WO2000004585A3 (de) 2000-04-20
KR20010074675A (ko) 2001-08-08
WO2000004585A2 (de) 2000-01-27
JP2002520879A (ja) 2002-07-09
US6642727B1 (en) 2003-11-04
DE19831634A1 (de) 2000-01-27

Similar Documents

Publication Publication Date Title
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE102012107760B4 (de) Bauelement und Verfahren für Lötverbindungen
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE19626126A1 (de) Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung
EP0351581A1 (de) Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
DE69126115T2 (de) Direkte Entkupplung einer Mikroschaltung
DE69104683T2 (de) System für das Zusammenschalten elektrischer Komponenten mit verschiedenen Verbindungserfordernissen zum Montieren der Komponenten auf Leiterplatten.
EP1351298A2 (de) Method for producing a semiconductor wafer
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE10227342B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
EP0948813B1 (de) Chipmodul sowie verfahren zur herstellung eines chipmoduls
DE1259988B (de) Verfahren zum Herstellen flexibler elektrischer Schaltkreiselemente
DE19500655B4 (de) Chipträger-Anordnung zur Herstellung einer Chip-Gehäusung
DE10352671A1 (de) Leistungsmodul
EP0867932B1 (de) Verfahren zur Herstellung von Bonddrahtverbindungen
WO2020053160A1 (de) Verfahren zur herstellung einer leiterplattenanordnung und leiterplattenanordnung
DE19831634B4 (de) Chipträgeranordnung sowie Verfahren zur Herstellung einer Chipträgeranordnung mit elektrischem Test
DE19715926B4 (de) Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray-(BGA)Halbleiterbauteil
DE10241589B4 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE4223371A1 (de) Verfahren und Platine zur Montage von Bauelementen
DE4113034A1 (de) System und verfahren zum automatisierten bandbonden, die die reparatur erleichtern
DE3614087A1 (de) Vorrichtung und verfahren zur verbesserten verkapselung von halbleitervorrichtungen
DE4324479B4 (de) Verfahren zur Herstellung von lötfähigen Strukturen zur Kontaktierung von elektrischen Modulen
CH677054A5 (en) Electronic module mfr. esp. for hearing aid - by folding circuit carrier fitted with IC(s) to produce very compact module
DE102017208759A1 (de) Anordnung umfassend ein Trägersubstrat und ein damit verbundenes elektronisches Bauelement sowie Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee