JP2001060596A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001060596A
JP2001060596A JP11232737A JP23273799A JP2001060596A JP 2001060596 A JP2001060596 A JP 2001060596A JP 11232737 A JP11232737 A JP 11232737A JP 23273799 A JP23273799 A JP 23273799A JP 2001060596 A JP2001060596 A JP 2001060596A
Authority
JP
Japan
Prior art keywords
substrate
wire
external connection
tip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11232737A
Other languages
English (en)
Inventor
Mitsutoshi Azuma
光敏 東
Hiroshi Murayama
啓 村山
Hideaki Sakaguchi
秀明 坂口
Hiroko Koike
博子 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP11232737A priority Critical patent/JP2001060596A/ja
Priority to EP00307040A priority patent/EP1077482A3/en
Priority to KR1020000047932A priority patent/KR20010039831A/ko
Publication of JP2001060596A publication Critical patent/JP2001060596A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4889—Connection or disconnection of other leads to or from wire-like parts, e.g. wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10848—Thinned leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ワイヤによって形成した外部接続端子を備え
た半導体装置を、実装基板に位置合わせして確実にかつ
容易に実装可能とする。 【解決手段】 半導体素子１０の電極端子形成面に形成
された電極端子１２に、導電性を有するワイヤ１４が電
気的に接続されて立設され、該ワイヤ１４の先端部には
んだバンプ３８が形成された半導体装置の製造方法であ
って、前記ワイヤ１４よりもはんだとの濡れ性に劣る基
材からなる基板３０の表面に、前記ワイヤ１４の先端部
の位置に対応させてはんだペースト３２を点状に配置し
た後、各々のはんだペースト３２とワイヤ１４の先端部
とを位置合わせして加熱し、前記ワイヤ１４の先端部に
はんだバンプ３２を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子の電極
端子形成面に電極端子と電気的に接続してワイヤによっ
て形成した外部接続端子を立設した半導体装置の製造方
法に関する。
【０００２】
【従来の技術】図４は半導体素子１０の電極端子形成面
に形成された電極端子１２に電気的に接続されたワイヤ
をＬ字形に折曲して立設した外部接続端子１４を有する
半導体装置の概略構成を示す。この半導体装置はワイヤ
の中途部を折曲して形成することにより外部接続端子１
４に緩衝性をもたせ、半導体装置を実装した際に実装基
板と半導体素子との間で生じる熱応力等を緩和できるよ
うにしたものである。外部接続端子１４を形成する場合
は、たとえば、電極端子１２に金ワイヤをボンディング
し、Ｌ字形に金ワイヤを折曲させ、金ワイヤの端部を切
断して立設させる。なお、外部接続端子１４は電極端子
１２にワイヤを直接に接続して形成する場合と、半導体
素子１０の電極端子形成面で再配線した再配線パターン
の電極端子部（ランド部）に接続する場合がある。ま
た、ワイヤによって形成した外部接続端子１４を保形す
るためワイヤを立設した後、ワイヤの外面にめっきを施
すこともある。また、再配線パターンを形成する場合に
は、電極端子部にワイヤを立設した後、再配線パターン
を形成した面を樹脂コーティング等によって被覆しても
よい。
【０００３】この半導体装置を実装する際には、実装基
板のパッドと外部接続端子１４とを位置合わせしてはん
だ接合する。この場合、実装基板のパッドに外部接続端
子１４を位置合わせするには外部接続端子１４の先端部
の位置をマウンタで正確に認識する必要がある。しかし
ながら、外部接続端子１４に用いるワイヤは径寸法が５
０μｍ程度できわめて細いため、２００μｍ程度の識別
能力しかない通常のマウンタ装置では正確に認識するこ
とができず、正確な実装を行うことが困難であるという
問題がある。
【０００４】このような問題を解消する方法として、外
部接続端子１４の先端部にあらかじめ実装用の接続端子
を設けて提供することが考えられる。図５は外部接続端
子１４の先端部に実装用の接続端子を形成した半導体装
置の例である。この半導体装置は外部接続端子１４の先
端部にはんだ１６により接続端子１８を接合したもので
ある。図６は外部接続端子１４の先端部に接続端子１８
を接合する方法を示す。図６(a)は、外部接続端子１４
の先端部の配置に合わせて接続端子１８を形成した下地
材２０と外部接続端子１４を立設した半導体素子１０と
を位置合わせした状態であり、次に、外部接続端子１４
の先端部と接続端子１８とを接触させ、加熱して接続端
子１８の表面に形成したはんだ層１６を溶融し接続端子
１８と外部接続端子１４とを接合する（図６(b)）。最
後に、金属層２２を化学的にエッチングして溶解するこ
とにより下地材２０から接続端子１８を分離し、図６に
示す半導体装置を得ることができる。金属層２２はエッ
チングによって簡単に溶解して除去できるアルミニウム
等で形成する。
【０００５】
【発明が解決しようとする課題】図５に示す半導体装置
は、外部接続端子１４の先端部に接続端子１８を接合し
たことによってマウンタ装置を使用して半導体装置を実
装する際も位置合わせしやすく、実装が容易になる。し
かしながら、この半導体装置の製造方法の場合は、下地
材２０にあらかじめ接続端子１８を所定パターンで形成
し、接続端子１８を外部接続端子１４に接合した後、エ
ッチング工程により接続端子１８を下地材２０から分離
するといったように、製造工程が複雑になるという問題
がある。
【０００６】本発明はこれらの問題点を解消すべくなさ
れたものであり、その目的とするところは、ワイヤによ
って形成した外部接続端子と実装基板との位置合わせを
容易にし、外部接続端子の先端部に実装用のはんだを取
り付けた半導体装置を容易に製造することができる半導
体装置の製造方法を提供するにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明は次の構成を備える。すなわち、半導体素子
の電極端子形成面に形成された電極端子に、導電性を有
するワイヤが電気的に接続されて立設され、該ワイヤの
先端部にはんだバンプが形成された半導体装置の製造方
法であって、前記ワイヤよりもはんだとの濡れ性に劣る
基材からなる基板の表面に、前記ワイヤの先端部の位置
に対応させてはんだペーストを点状に配置した後、各々
のはんだペーストとワイヤの先端部とを位置合わせして
加熱し、前記ワイヤの先端部にはんだバンプを形成する
ことを特徴とする。また、前記はんだペーストを点状に
配置する方法として、貫通孔をワイヤの先端部の位置に
対応する配置に形成したマスク板を片面に配置した基板
の前記貫通孔内に充填して、該基板の表面に点状に配置
すること、はんだペーストを、貫通孔をワイヤの先端部
の位置に対応する配置に形成したフィルムを片面に被着
した基板の前記貫通孔内に充填して、該基板の表面に点
状に配置すること、開口穴をワイヤの先端部の位置に対
応する配置に形成した基板の前記開口穴内に充填して、
該基板の表面に点状に配置することが有効である。
【０００８】
【発明の実施の形態】以下、本発明の好適な実施形態に
つき添付図面に基づいて詳細に説明する。実施形態で示
す半導体装置は導電性を有するワイヤを中途で折曲して
緩衝性を備えた外部接続端子１４を備えた半導体装置で
あって、外部接続端子１４の先端部に球状に実装用のは
んだバンプを形成したものである。図１は本発明に係る
半導体装置の製造方法についての第１の実施形態を示
す。図１(a)は基板３０の表面にはんだペースト３２を
配置する工程を示す。はんだペースト３２は外部接続端
子１４の先端部にはんだバンプを形成するために使用す
るもので、半導体素子１０に立設されている外部接続端
子１４の先端部の配置位置に対応させて基板３０の表面
に配置する。
【０００９】本実施形態では印刷法により基板３０の表
面にはんだペースト３２を配置することを特徴とする。
図１(a)で３４がマスク板、３６がスキージである。マ
スク板３４には半導体素子１０に立設された外部接続端
子１４の先端部の位置に対応させてはんだペースト３２
を充填する貫通孔３４ａが形成されている。実施形態の
マスク板３４は厚さが１５０μｍ程度であり、貫通孔３
４ａの内径寸法は３００〜３５０μｍ程度である。
【００１０】図１(b)はマスク板３４を取り除いて基板
３０にはんだペースト３２が配置された状態を示す。は
んだペースト３２は外部接続端子１４の先端部の位置と
対応させて点状に離散して配置される。本実施形態では
基板３０としてシリコン基板を使用した。シリコン基板
は表面の平坦度が高く、本実施形態で外部接続端子１４
として使用している金ワイヤにくらべてはんだ濡れ性が
劣ることから好適に使用できる。なお、基板３０には外
部接続端子１４に使用するワイヤにくらべてはんだ濡れ
性が劣る基材であれば種々の材料が使用可能である。た
とえば、シリコン基板以外に、ガラス板、セラミック板
等を使用することができ、基板の表面に外部接続端子１
４に使用するワイヤよりもはんだ濡れ性が劣る処理を施
した基板を使用することもできる。
【００１１】基板３０にはんだペースト３２を配置した
後、図１(c)に示すように、半導体素子１０の外部接続
端子１４の先端部と基板３０上のはんだペースト３２と
を位置合わせし、外部接続端子１４の先端部が基板３０
の表面に当接するようはんだペースト３２に外部接続端
子１４の先端部を差し入れるようにする。この状態で加
熱してはんだペースト３２を溶融させ、外部接続端子１
４の先端部にはんだバンプ３８を形成する。基板３０は
外部接続端子１４の金ワイヤよりもはんだ濡れ性が劣る
から、はんだは外部接続端子１４に沿ってはい上がり、
溶融時の表面張力によって外部接続端子１４の先端部に
球状に形成される（図１(d)）。
【００１２】はんだが外部接続端子１４の先端部に球状
に接合して固化した後、はんだフラックスを洗浄して基
板３０から外部接続端子１４を離す。図１(e)に基板３
０からはんだバンプ３８を離間させて半導体装置を得た
状態を示す。この半導体装置は、外部接続端子１４の先
端部に球状にはんだバンプ３８が接合したものである。
外部接続端子１４の先端部は球状のはんだバンプ３８を
貫通し、その端部がはんだバンプ３８の外面からわずか
に突出している場合がある。
【００１３】こうして得られた半導体装置は外部接続端
子１４の先端部にはんだバンプ３８が接合して提供され
るから、実装の際にははんだバンプ３８を溶融させて実
装基板に半導体装置を実装することができる。また、外
部接続端子１４の先端部にワイヤの径よりも大径の球状
にはんだバンプ３８が取り付けられているから、半導体
装置の実装用に通常使用されているマウンタ装置であっ
ても外部接続端子１４の先端部のはんだバンプ３８を認
識することによって確実に位置決めすることが可能にな
る。また、本実施形態の半導体装置の場合は、実装基板
に実装した際に、はんだバンプ３８の作用により実装基
板のパッド位置に外部接続端子がならって接合される
（セルフ・アライメント効果）という効果が得られると
いう利点がある。
【００１４】また、本実施形態の半導体装置の製造方法
では、基板３０にはんだペースト３２を配置する場合
に、マスク板３４を用いた印刷法によってはんだペース
ト３２を基板３０上に配置するから、外部接続端子の先
端部の配置が異なる半導体装置ごとにはんだペースト３
２を充填するマスク板３４を使い分けることによって、
はんだペースト３２を各種の半導体装置に対応させて基
板３０上に配置することができるという利点がある。ま
た、印刷法によるから基板３０として多数個取り用の大
判の基板を使用した場合もはんだペースト３２を一括し
て配置することが容易に可能であり、これによって作業
効率を向上させることが可能になる。
【００１５】また、はんだペースト３２と外部接続端子
１４の先端部とを位置合わせする場合、はんだペースト
３２と外部接続端子１４とをさほど正確に位置合わせす
る必要はなく、したがって両者の位置合わせが容易にな
るという利点もある。その理由は、はんだペーストをリ
フローする工程では溶融されたはんだが外部接続端子１
４に引き寄せられて自然に球形となるから、はんだペー
スト３２と外部接続端子１４とを位置合わせする際に
は、はんだペースト３２に外部接続端子１４の先端部が
差し入れられるように位置合わせすればよいからであ
る。はんだペースト３２と外部接続端子１４の先端部と
を位置合わせする際は、基板３０に位置合わせ用のマー
キングをしておき、マーキング位置に合わせて半導体素
子１０を配置するようにすればよい。
【００１６】図２は本発明に係る半導体装置の製造方法
の第２の実施形態を示す。本実施形態では、上記実施形
態でのマスク板３４のかわりに、基板３０の片面にフィ
ルム４０を被着し、フィルム４０にはんだペースト３２
を充填する貫通孔４０ａを設けたことを特徴とする。は
んだペースト３２を充填する貫通孔４０ａは、パンチン
グ等によって貫通孔４０ａを形成したフィルム４０を基
板３０に被着する方法、基板３０の片面に感光性ポリイ
ミド等の樹脂材をコーティングし、露光・現像して底面
に基板３０が露出する貫通孔４０ａを形成する等の方法
がある。貫通孔４０ａは外部接続端子１４の先端部の位
置に対応させて形成する。貫通孔４０ａの深さは１５０
μｍ程度、径寸法は３００μｍ程度である。
【００１７】図２(a)はフィルム４０を被着した基板３
０の表面にスキージ３６を用いてはんだペースト３２を
配置し、貫通孔４０ａにはんだペースト３２を充填した
状態である。図２(b)は、はんだペースト３２が充填さ
れた貫通孔４０ａに外部接続端子１４の先端部を位置合
わせし、外部接続端子１４の先端部をはんだペースト３
２に差し入れた状態である。この状態で加熱することに
より、はんだペースト３２を溶融して外部接続端子１４
の先端部にはんだを球状に接合させる。図２(c)は外部
接続端子１４の先端部にはんだを接合した後、基板３０
から外部接続端子１４を離間させた状態である。この製
造方法による場合も上記実施形態と同様に外部接続端子
１４の先端部に球状にはんだバンプ３８が取り付けられ
た半導体装置が得られる。
【００１８】フィルム４０を被着した基板３０は繰り返
して使用することが可能であり、はんだペースト３２を
溶融して外部接続端子１４の先端部にはんだバンプ３８
を接合した後、再度使用することができる。本実施形態
のフィルム４０を被着した基板３０を使用する方法の場
合は、基板３０にフィルム４０が被着されているから貫
通孔４０ａにはんだペースト３２を充填する操作は容易
であるが、製品に応じて各々基板３０を用意する必要が
ある。フィルム４０に貫通孔４０ａを形成する場合、フ
ィルム材にたとえば感光性ポリイミドを使用し、露光・
現像する方法によれば、きわめて微細なパターンで貫通
孔４０ａを形成することができるという利点がある。
【００１９】図３は本発明に係る半導体装置の製造方法
の第３の実施形態を示す。本実施形態では、はんだペー
スト３２を充填する開口穴３０ａを表面に形成した基板
３０を使用することを特徴とする。すなわち、外部接続
端子１４の先端部の位置と対応させて凹部状の開口穴３
０ａを形成した基板３０を使用し、スキージ３６を用い
て基板３０の表面にはんだペースト３２を供給して開口
穴３０ａにはんだペースト３２を充填する（図３
(a)）。図３(b)は半導体素子１０に立設した外部接続端
子１４の先端部を開口穴３０ａに位置合わせし、はんだ
ペースト３２に外部接続端子１４の先端部を差し入れた
状態である。この状態で加熱することにより、はんだペ
ースト３２を溶融させ、外部接続端子１４の先端部には
んだバンプ３８を球状に接合する。
【００２０】図３(c)は、外部接続端子１４の先端には
んだバンプ３８を形成し、はんだバンプ３８を基板３０
から離間させた状態である。こうして、半導体素子１０
に立設した外部接続端子１４の先端部に球状にはんだバ
ンプ３８が接合した半導体装置が得られる。基板３０は
繰り返し利用が可能であり、外部接続端子１４にはんだ
バンプ３８を形成した後、次回の操作に使用される。本
実施形態では基板３０自体に開口穴３０ａを形成するか
ら、基板３０に点状にはんだペースト３２を配置する操
作は容易である。ただし、はんだペースト３２の配置が
異なる場合には別に基板３０を用意する必要がある。な
お、基板３０の開口穴３０ａにはんだペースト３２を充
填する場合、スキージ３６を使用するかわりに、はんだ
ペースト３２をポッティングする方法も可能である。
【００２１】なお、上記実施形態では半導体ウエハから
個片に分割した半導体素子１０に対して外部接続端子１
４の先端部に球状にはんだバンプ３８を形成する方法を
説明したが、上記方法は、半導体ウエハに形成された各
々の半導体素子１０に前述した外部接続端子１４が接続
されている状態で適用することも可能である。この場合
は、半導体ウエハに半導体素子１０が形成されている状
態で外部接続端子１４の先端部にはんだバンプ３８を形
成した後、個片の半導体装置に分割する。このように、
本発明方法は個片の半導体素子に対しても複数の半導体
素子が形成された半導体ウエハに対しても適用可能であ
り、半導体素子の個数、配置等が限定されるものではな
い。本明細書で半導体素子という場合は、半導体素子１
０が個片に形成された場合、半導体ウエハに半導体素子
１０が形成されている場合等を含むものである。
【００２２】
【発明の効果】本発明に係る半導体装置の製造方法によ
れば、外部接続端子となるワイヤの先端部に球状にはん
だバンプが形成された半導体装置として得られるから、
外部接続端子と実装基板のパッドとを正確に位置合わせ
することが容易に可能となり、通常使用されているマウ
ンタ装置を用いて確実に実装することが可能になる。ま
た、複雑な工程によらずに、ワイヤからなる外部接続端
子の先端部にはんだバンプを形成した半導体装置を容易
に得ることができる等の著効を奏する。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法の第１の実
施形態を示す説明図である。
【図２】本発明に係る半導体装置の製造方法の第２の実
施形態を示す説明図である。
【図３】本発明に係る半導体装置の製造方法の第３の実
施形態を示す説明図である。
【図４】半導体装置の従来の構成を示す説明図である。
【図５】外部接続端子の先端に電極を接合した半導体装
置の構成を示す説明図である。
【図６】外部接続端子の先端に電極を接合した半導体装
置の製造方法を示す説明図である。
【符号の説明】
１０ 半導体素子 １２ 電極端子 １４ 外部接続端子 １８ 接続端子 ２０ 下地材 ２２ 金属層 ３０ａ 開口穴 ３０ 基板 ３２ はんだペースト ３４ マスク板 ３４ａ 貫通孔 ３６ スキージ ３８ はんだバンプ ４０ フィルム ４０ａ 貫通孔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂口 秀明 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 小池 博子 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子の電極端子形成面に形成され
    た電極端子に、導電性を有するワイヤが電気的に接続さ
    れて立設され、該ワイヤの先端部にはんだバンプが形成
    された半導体装置の製造方法であって、 前記ワイヤよりもはんだとの濡れ性に劣る基材からなる
    基板の表面に、前記ワイヤの先端部の位置に対応させて
    はんだペーストを点状に配置した後、 各々のはんだペーストとワイヤの先端部とを位置合わせ
    して加熱し、 前記ワイヤの先端部にはんだバンプを形成することを特
    徴とする半導体装置の製造方法。
  2. 【請求項２】 はんだペーストを、貫通孔をワイヤの先
    端部の位置に対応する配置に形成したマスク板を片面に
    配置した基板の前記貫通孔内に充填して、該基板の表面
    に点状に配置することを特徴とする請求項１記載の半導
    体装置の製造方法。
  3. 【請求項３】 はんだペーストを、貫通孔をワイヤの先
    端部の位置に対応する配置に形成したフィルムを片面に
    被着した基板の前記貫通孔内に充填して、該基板の表面
    に点状に配置することを特徴とする請求項１記載の半導
    体装置の製造方法。
  4. 【請求項４】 はんだペーストを、開口穴をワイヤの先
    端部の位置に対応する配置に形成した基板の前記開口穴
    内に充填して、該基板の表面に点状に配置することを特
    徴とする請求項１記載の半導体装置の製造方法。
JP11232737A 1999-08-19 1999-08-19 半導体装置の製造方法 Pending JP2001060596A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11232737A JP2001060596A (ja) 1999-08-19 1999-08-19 半導体装置の製造方法
EP00307040A EP1077482A3 (en) 1999-08-19 2000-08-16 Semiconductor contacting device
KR1020000047932A KR20010039831A (ko) 1999-08-19 2000-08-18 반도체 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11232737A JP2001060596A (ja) 1999-08-19 1999-08-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001060596A true JP2001060596A (ja) 2001-03-06

Family

ID=16943990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11232737A Pending JP2001060596A (ja) 1999-08-19 1999-08-19 半導体装置の製造方法

Country Status (3)

Country Link
EP (1) EP1077482A3 (ja)
JP (1) JP2001060596A (ja)
KR (1) KR20010039831A (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4396140A (en) * 1981-01-27 1983-08-02 Bell Telephone Laboratories, Incorporated Method of bonding electronic components
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US4722470A (en) * 1986-12-01 1988-02-02 International Business Machines Corporation Method and transfer plate for applying solder to component leads
JPH01278967A (ja) * 1988-05-06 1989-11-09 Senju Metal Ind Co Ltd 電子部品リードの予備はんだ付け方法
JPH08167772A (ja) * 1994-12-14 1996-06-25 Hitachi Ltd 表面実装電子部品の予備はんだ付け方法
US5847458A (en) * 1996-05-21 1998-12-08 Shinko Electric Industries Co., Ltd. Semiconductor package and device having heads coupled with insulating material
DE19807279C2 (de) * 1998-02-23 2000-02-17 Dieter Friedrich Verfahren zum Herstellen eines elektronischen Bauelementes
FR2789225B1 (fr) * 1999-02-02 2004-09-03 Thomson Csf Circuit integre de type montable en surface

Also Published As

Publication number Publication date
EP1077482A3 (en) 2001-12-19
KR20010039831A (ko) 2001-05-15
EP1077482A2 (en) 2001-02-21

Similar Documents

Publication Publication Date Title
KR100209994B1 (ko) 칩 사이즈 패키지형 반도체 장치의 제조 방법
US5960262A (en) Stitch bond enhancement for hard-to-bond materials
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JPS6398186A (ja) はんだ端子形成方法
JPH0855881A (ja) マイクロエレクトロニクス素子の実装構造及びその製造方法
KR980012316A (ko) 반도체 장치 및 그 제조 방법
US6221749B1 (en) Semiconductor device and production thereof
KR20020096968A (ko) 회로 장치의 제조 방법
JP2009147117A (ja) リードフレーム型基板の製造方法及び半導体基板
US20030036220A1 (en) Printed circuit board having plating conductive layer with bumps and its manufacturing method
JPH09162230A (ja) 電子回路装置及びその製造方法
KR20020026854A (ko) 반도체 장치 제조 방법
JPH04264731A (ja) 電気的接続接点の形成方法および電子部品の実装方法
JP3575324B2 (ja) 半導体装置、半導体装置の製造方法及び半導体装置の実装方法
JP2001060596A (ja) 半導体装置の製造方法
JP4065145B2 (ja) 電子部品用ソケットの製造方法
JP4081309B2 (ja) 電子部品用ソケット及びその製造方法並びに電子部品用ソケットを用いた実装構造
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JPH0888295A (ja) 半導体装置
JP2000100875A (ja) 半導体集積回路装置およびその製造方法並びに製造装置
JPH10340925A (ja) 半導体装置およびその製造方法
JP2003282816A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001085558A (ja) 半導体装置およびその実装方法
JPH09102517A (ja) 半導体装置
JP2002270629A (ja) 電子部品およびその製造方法