JPS6398186A - はんだ端子形成方法 - Google Patents
はんだ端子形成方法Info
- Publication number
- JPS6398186A JPS6398186A JP62117261A JP11726187A JPS6398186A JP S6398186 A JPS6398186 A JP S6398186A JP 62117261 A JP62117261 A JP 62117261A JP 11726187 A JP11726187 A JP 11726187A JP S6398186 A JPS6398186 A JP S6398186A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- board
- flux
- via hole
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000679 solder Inorganic materials 0.000 title claims description 146
- 238000000034 method Methods 0.000 title claims description 43
- 239000000758 substrate Substances 0.000 claims description 41
- 230000004907 flux Effects 0.000 claims description 31
- 239000004020 conductor Substances 0.000 claims description 21
- 239000000919 ceramic Substances 0.000 claims description 20
- 238000002844 melting Methods 0.000 claims description 8
- 230000008018 melting Effects 0.000 claims description 8
- 238000001816 cooling Methods 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 3
- 230000009471 action Effects 0.000 claims description 2
- 239000000155 melt Substances 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 230000008901 benefit Effects 0.000 description 17
- 238000005516 engineering process Methods 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 239000003822 epoxy resin Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 230000008439 repair process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- -1 polyethylene Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910000952 Be alloy Inorganic materials 0.000 description 1
- 229910000599 Cr alloy Inorganic materials 0.000 description 1
- 101100345589 Mus musculus Mical1 gene Proteins 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 125000001797 benzyl group Chemical group [H]C1=C([H])C([H])=C(C([H])=C1[H])C([H])([H])* 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000013013 elastic material Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000011900 installation process Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000009938 salting Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09572—Solder filled plated through-hole in the final product
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10666—Plated through-hole for surface mounting on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/041—Solder preforms in the shape of solder balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0485—Tacky flux, e.g. for adhering components during mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は金属化された基体部に電子的モジュールをはん
だ付けすることに係り、より具体的に言えば、印刷回路
板（ＰＣＢ）のような金属化された基体滴上に直接的で
且つ容易に装着するのに好適なはんだ隆起体を有する金
属化セラミック（ＭＣ）モジュールに対して、はんだ端
子を形成する方法に関する。
だ付けすることに係り、より具体的に言えば、印刷回路
板（ＰＣＢ）のような金属化された基体滴上に直接的で
且つ容易に装着するのに好適なはんだ隆起体を有する金
属化セラミック（ＭＣ）モジュールに対して、はんだ端
子を形成する方法に関する。
Ｂ、従来の技術
金属化されたセラミック（ＭＣ）基板を製造する基本的
なプロセスは、接着用として合金化されたクローム層と
、電気導体としての銅層と、熔融はんだの障壁としての
クローム層とがその上表面に被着されている四角形のセ
ラミック板で開始される、導体のパターンは、標準的な
ホトレジスト技術を使ったホトリソグラフ処理と、順序
（＝ｔけられた蝕刻工程とによって銅属に形成される。
なプロセスは、接着用として合金化されたクローム層と
、電気導体としての銅層と、熔融はんだの障壁としての
クローム層とがその上表面に被着されている四角形のセ
ラミック板で開始される、導体のパターンは、標準的な
ホトレジスト技術を使ったホトリソグラフ処理と、順序
（＝ｔけられた蝕刻工程とによって銅属に形成される。
そのパターンは、半導体チップのはんだ隆起体（ｂｕｍ
ｐ ）を人力／出力（Ｉｌｏ）ビンに接続する配線体で
構成される。〜１Ｃ井板のＩ／Ｏビンは外部の回路に電
気的及び機械的接続を与える。Ｉ／Ｏビンは〜ＩＣ基板
に予め設けられているバイア孔を通して挿入され、そし
て突起部を形成する場所で機械的に曲げられる。バイア
孔は種々の形式のアレー試に配列される。ビンが設けら
れる位置にある導体の端部は、ハト目穴の形になってい
る。ＭＣ基板中に前もって挿入された接続ビンの頭は、
半導体チップをＭＣ甚板上の導体にはんだ付けする際に
同時に、芯板上表面に形成された導体のハト口火にはん
だ付けされる。
ｐ ）を人力／出力（Ｉｌｏ）ビンに接続する配線体で
構成される。〜１Ｃ井板のＩ／Ｏビンは外部の回路に電
気的及び機械的接続を与える。Ｉ／Ｏビンは〜ＩＣ基板
に予め設けられているバイア孔を通して挿入され、そし
て突起部を形成する場所で機械的に曲げられる。バイア
孔は種々の形式のアレー試に配列される。ビンが設けら
れる位置にある導体の端部は、ハト目穴の形になってい
る。ＭＣ基板中に前もって挿入された接続ビンの頭は、
半導体チップをＭＣ甚板上の導体にはんだ付けする際に
同時に、芯板上表面に形成された導体のハト口火にはん
だ付けされる。
接続ビンの頭を接続する好ましい方法は、ビンの頭に少
量のフラックスを与えるステップと、フラックスの粘性
によりはんだポールを定位置に保たせるようビンの頭に
はんだボールを与えるステップと、はんだを熔融させる
ために、窒素が封じ込められた炉中で加熱するステップ
と、はんだを固化するため冷却するステップとを含む。
量のフラックスを与えるステップと、フラックスの粘性
によりはんだポールを定位置に保たせるようビンの頭に
はんだボールを与えるステップと、はんだを熔融させる
ために、窒素が封じ込められた炉中で加熱するステップ
と、はんだを固化するため冷却するステップとを含む。
この方法は米国特許第４４６２５３４号に記載されてい
る。
る。
チップは、一般的な名称「フリップ・チップ」（Ｆｌｉ
ｐ ｃｈｉｐ）技術という名称でも知られているような
、錫／鉛はんだのはんだ付は用に開発された「制御され
た熔融はんだ塊によるチップのはんだ付けＪ（Ｃ−４）
プロセスを使って基板に接続される。ポリイミド被覆が
モジュールの上表面に施され、アルミニウムの覆いが組
立体を被い、そして、エポキシ樹脂の密封材が下面に流
体試で与えられ、「準ハーメチックシール」を与えるた
め硬化される。そのように組立て且つテストを行った後
、完成モジュールは適当な第２レベルの実装体、例えば
ＰＣＢに装着可能な収態になる。
ｐ ｃｈｉｐ）技術という名称でも知られているような
、錫／鉛はんだのはんだ付は用に開発された「制御され
た熔融はんだ塊によるチップのはんだ付けＪ（Ｃ−４）
プロセスを使って基板に接続される。ポリイミド被覆が
モジュールの上表面に施され、アルミニウムの覆いが組
立体を被い、そして、エポキシ樹脂の密封材が下面に流
体試で与えられ、「準ハーメチックシール」を与えるた
め硬化される。そのように組立て且つテストを行った後
、完成モジュールは適当な第２レベルの実装体、例えば
ＰＣＢに装着可能な収態になる。
ＭＣｖｉ、術は公知の多層セラミック（ＭＬＣ）技術の
簡単化した変形技術である。中型コンピュータで且つ高
性能コンピュータ以上の機械のみに使ねれる。ＭＬＣ技
術と比較して、ＭＣ技術は、低価格で簡単さが重要な要
件である銀行用端末とがパソコンなどを含む種々の端末
装置のような、より特定したアプリケーションに好適で
ある。
簡単化した変形技術である。中型コンピュータで且つ高
性能コンピュータ以上の機械のみに使ねれる。ＭＬＣ技
術と比較して、ＭＣ技術は、低価格で簡単さが重要な要
件である銀行用端末とがパソコンなどを含む種々の端末
装置のような、より特定したアプリケーションに好適で
ある。
Ｃ８発明が解決しようとする問題点
Ｍ Ｃ技術と関連した一つの問題は上述したビンの使用
に関連している。これらのビンは細長い形をしており、
はんだ付けを行う前に、ビンを受は入れるためのめつき
されたバイア孔が与えられている孔あきＰＣＢを必要と
する。上記のめっきを施したバイア孔にビンを自動的に
挿入することに関して問題があり、この問題のため製造
上の小止りは著しく悪くなる。
に関連している。これらのビンは細長い形をしており、
はんだ付けを行う前に、ビンを受は入れるためのめつき
されたバイア孔が与えられている孔あきＰＣＢを必要と
する。上記のめっきを施したバイア孔にビンを自動的に
挿入することに関して問題があり、この問題のため製造
上の小止りは著しく悪くなる。
加えて、バイア孔が設けられているＰＣＢは高価であり
、且つ対応するビンを受は入れるための上記のめつきさ
れたバイア孔があるため、ＰＣＢ面上の多くのスペース
が失われる。一般的には、めっきされる前の細長いビン
の直径は約０．６ミリメードルであり、ＰＣＢ中のめつ
きされたバイア孔は約１ミリメートルの直径を持ってい
る。ＰＣＢの内部構造によって、２．５４ミリメートル
のパイプ孔間の標準中心間距離を減少することは殆ど不
可能である。若し、このビンを使わなければ、ＰＣＢの
開孔は必要とせず、実装密度を増加することが出来る。
、且つ対応するビンを受は入れるための上記のめつきさ
れたバイア孔があるため、ＰＣＢ面上の多くのスペース
が失われる。一般的には、めっきされる前の細長いビン
の直径は約０．６ミリメードルであり、ＰＣＢ中のめつ
きされたバイア孔は約１ミリメートルの直径を持ってい
る。ＰＣＢの内部構造によって、２．５４ミリメートル
のパイプ孔間の標準中心間距離を減少することは殆ど不
可能である。若し、このビンを使わなければ、ＰＣＢの
開孔は必要とせず、実装密度を増加することが出来る。
その理由は、パイプ孔間の中心間隔を４．２７ミリメー
ドル又はそれ以下に減らすことが出来、従って、ＰＣＢ
の同じ表面上に装着されるＩ／Ｏ端子の数を相当に増加
することが出来るからである。ビンの数が増加すると、
ＰＣＢの開孔にモジュールのビンを挿入する動作がより
困難になり、且つこの工程でビンが折り曲がってしまう
こともまた多くなる。また、ビンがＩ／Ｏ端子として使
われたとき、費用のかがる間隔づけスタンドをビンに設
けないと、モジュールはＰＣＢに対して間隔を持たずに
、ＰＣＢと密着することになり、その結果、モジュール
の冷却が悪くなる。他の問題は、Ｉ／Ｏビンを有するモ
ジュールを、バイア孔を持ったＰＣＢと組み合わせて使
うと、ＰＣＢの両面にＭＣモジュールを装着することが
出来なくなるという問題である。更に他の問題はビンの
数が多数であることにより生ずる問題であって、技術変
更（ｅｎｇｉｎｅｅｒｉｎｇ（丹＋ａｎｇｅ）を施すた
めに、モジュールの手直し作業が困雅になることである
。然しながら、この技術は非常に多数のＩ／Ｏ端子を与
えるということが主な理由で、高く評価されており、依
然として現在及び将来のＶＬＳＩチップの実装に有用な
技術である。
ドル又はそれ以下に減らすことが出来、従って、ＰＣＢ
の同じ表面上に装着されるＩ／Ｏ端子の数を相当に増加
することが出来るからである。ビンの数が増加すると、
ＰＣＢの開孔にモジュールのビンを挿入する動作がより
困難になり、且つこの工程でビンが折り曲がってしまう
こともまた多くなる。また、ビンがＩ／Ｏ端子として使
われたとき、費用のかがる間隔づけスタンドをビンに設
けないと、モジュールはＰＣＢに対して間隔を持たずに
、ＰＣＢと密着することになり、その結果、モジュール
の冷却が悪くなる。他の問題は、Ｉ／Ｏビンを有するモ
ジュールを、バイア孔を持ったＰＣＢと組み合わせて使
うと、ＰＣＢの両面にＭＣモジュールを装着することが
出来なくなるという問題である。更に他の問題はビンの
数が多数であることにより生ずる問題であって、技術変
更（ｅｎｇｉｎｅｅｒｉｎｇ（丹＋ａｎｇｅ）を施すた
めに、モジュールの手直し作業が困雅になることである
。然しながら、この技術は非常に多数のＩ／Ｏ端子を与
えるということが主な理由で、高く評価されており、依
然として現在及び将来のＶＬＳＩチップの実装に有用な
技術である。
他方、今日の実装技術は、カードのレベルでの回路密度
を向上し、且つ実装作業のコストを低くするために、表
面装着技術（Ｓｕｒｆａｃｅ ＭｏｕｎｔＴｅｃｈｎ
１ｑｕｅｓ−ＳＩ４Ｔ）を積極的に使う方向に展開して
いる。Ｓ Ｍ Ｔ Ｊｆｊ、術に従うと、バイア孔を有
するＰＣＢはもはや使われず、モジュールの端子はＰＣ
［３の所望の金属回路上に直接に接続される。
を向上し、且つ実装作業のコストを低くするために、表
面装着技術（Ｓｕｒｆａｃｅ ＭｏｕｎｔＴｅｃｈｎ
１ｑｕｅｓ−ＳＩ４Ｔ）を積極的に使う方向に展開して
いる。Ｓ Ｍ Ｔ Ｊｆｊ、術に従うと、バイア孔を有
するＰＣＢはもはや使われず、モジュールの端子はＰＣ
［３の所望の金属回路上に直接に接続される。
上述したような、共通に使われている表面装着（ＳＭＴ
）モジュールは周囲にＩ／Ｏ端子が設けられている。こ
の場合、Ｉ／Ｏ端子は、モジュールの裏面で折り曲げら
れる金属のリード線として構成されており、ＰＣＢの表
面に形成された金属回路と接触されることになる。これ
らのモジュールのコストは、必要とする領域が大きいの
で、Ｉ／Ｏ端子の数が大きく（代表的には／Ｏ０乃至３
００個）なると、急速に限界値に達することになる。
）モジュールは周囲にＩ／Ｏ端子が設けられている。こ
の場合、Ｉ／Ｏ端子は、モジュールの裏面で折り曲げら
れる金属のリード線として構成されており、ＰＣＢの表
面に形成された金属回路と接触されることになる。これ
らのモジュールのコストは、必要とする領域が大きいの
で、Ｉ／Ｏ端子の数が大きく（代表的には／Ｏ０乃至３
００個）なると、急速に限界値に達することになる。
例えば、与えられた技術に対して、ビンの数を２倍に増
加すると、モジュールの領域は４倍に増加し、カードの
領域も同様な増加を必要とするので、モジュールの電気
特性（インダクタンス、抵抗値など）を劣化させ、転じ
て寄生作用を生じさせる。
加すると、モジュールの領域は４倍に増加し、カードの
領域も同様な増加を必要とするので、モジュールの電気
特性（インダクタンス、抵抗値など）を劣化させ、転じ
て寄生作用を生じさせる。
反対に、多数のＩ ／ ＯＤＡ子を処理する場合は、モ
ジュール上に格子試のパターンに■／○端子を配列した
方がより効果的であることは明らかである０例えば、モ
ジュールの面積を２倍に壜やすよりも、Ｉ／Ｏ端子の数
を２倍に増やすほうが、より合理的である。モジュール
の一定の面積内に、より多くのＩ／Ｏ端子を設けること
は、カードの密度及び最適化について、装置の設計者が
大きな利益を受けるので、従って、コストと製品の電気
的性能は顕著に改善されることになる。
ジュール上に格子試のパターンに■／○端子を配列した
方がより効果的であることは明らかである０例えば、モ
ジュールの面積を２倍に壜やすよりも、Ｉ／Ｏ端子の数
を２倍に増やすほうが、より合理的である。モジュール
の一定の面積内に、より多くのＩ／Ｏ端子を設けること
は、カードの密度及び最適化について、装置の設計者が
大きな利益を受けるので、従って、コストと製品の電気
的性能は顕著に改善されることになる。
実際量子として、ＭＣ基板の裏面（上記の上表面と反対
の面）の中央部においてか、又はＭＣ基板の裏面全体に
わたってかの何れかに、格子試のパターンに配列された
Ｉ／Ｏ端子を有する無ビン式の〜ＩＣモジュールはすべ
ての点で最も望ましい解決法である。
の面）の中央部においてか、又はＭＣ基板の裏面全体に
わたってかの何れかに、格子試のパターンに配列された
Ｉ／Ｏ端子を有する無ビン式の〜ＩＣモジュールはすべ
ての点で最も望ましい解決法である。
無ビン式のモジュールを与える試みは１９７８年３月の
１１３〜１テクニカル・ディスクロジャ・ブレテン（Ｉ
Ｂ）４ Ｔｅｃｈｎｉｃａｌ Ｄｉｓｃｌｏｓｕｒｅ
Ｂｕｌｌｅｔｉｎ）のＶｏｌ、 ２０．ｔＪｏ、／Ｏに
「無ビン式モジュール・コネクタ」（Ｐｉｎｌｅｓｓ
Ｍｏｄｕｌｅ Ｃｏｎｎｅｃｔｏｒ）と題するステファ
ンス（Ｅ、 Ｓ Ｌｅｐｈａｎｓ）の論文に示されてい
る。
１１３〜１テクニカル・ディスクロジャ・ブレテン（Ｉ
Ｂ）４ Ｔｅｃｈｎｉｃａｌ Ｄｉｓｃｌｏｓｕｒｅ
Ｂｕｌｌｅｔｉｎ）のＶｏｌ、 ２０．ｔＪｏ、／Ｏに
「無ビン式モジュール・コネクタ」（Ｐｉｎｌｅｓｓ
Ｍｏｄｕｌｅ Ｃｏｎｎｅｃｔｏｒ）と題するステファ
ンス（Ｅ、 Ｓ Ｌｅｐｈａｎｓ）の論文に示されてい
る。
その文献には、印刷回路カード、金属化されたセラミッ
ク（ＭＣ）基板及び基板上に装着された集積回路を含む
電子部品の実装体が示されている。
ク（ＭＣ）基板及び基板上に装着された集積回路を含む
電子部品の実装体が示されている。
この実装体において、集積回路は標準的な方法で小さな
はんだ接続体によりＭＣ基板上に接続されている。はん
だ接続体は通常球状鉢受あり、０゜１ミリメートルの程
度の大きさの直径を有している。この文献に示された方
法に従うと、ＭＣ基板とＰＣＢとの間の細長いビンによ
る通常の接続法とは相異して、Ｌｉ Ｃ基板は銅ポール
によってＰＣＢと接続されている。これらのポールは直
径が１゜５ミリメートルである。この実装体は、〜ＩＣ
基板のバイア孔に充填された導電性エポキシ樹脂によっ
て、ＭＣ基板に銅球を付着させて製造される。
はんだ接続体によりＭＣ基板上に接続されている。はん
だ接続体は通常球状鉢受あり、０゜１ミリメートルの程
度の大きさの直径を有している。この文献に示された方
法に従うと、ＭＣ基板とＰＣＢとの間の細長いビンによ
る通常の接続法とは相異して、Ｌｉ Ｃ基板は銅ポール
によってＰＣＢと接続されている。これらのポールは直
径が１゜５ミリメートルである。この実装体は、〜ＩＣ
基板のバイア孔に充填された導電性エポキシ樹脂によっ
て、ＭＣ基板に銅球を付着させて製造される。
銅球がＭＣ基板に付着された後、ＭＣ基板はＰＣＢ上に
配列される。次に、銅球はＰＣＢの表面に形成された金
属回路にはんだ付けされる。
配列される。次に、銅球はＰＣＢの表面に形成された金
属回路にはんだ付けされる。
上述の解決法は、無ビン式のＭＣモジュールを得ること
が出来るけれども、成る種の明らかな欠点と、非効率性
を有している。
が出来るけれども、成る種の明らかな欠点と、非効率性
を有している。
ＭＣ基板に予め作られているバイア孔を充填する技術は
この文献には開示されていない。更に、導電性エポキシ
樹脂は相対的に高い電気抵抗材料であるとして知られて
おり、従って、導電性エポキシ樹脂と、ＭＣ基板の上表
面に形成された金属化されたパターンとの間の電気的接
続の品質は疑問である。
この文献には開示されていない。更に、導電性エポキシ
樹脂は相対的に高い電気抵抗材料であるとして知られて
おり、従って、導電性エポキシ樹脂と、ＭＣ基板の上表
面に形成された金属化されたパターンとの間の電気的接
続の品質は疑問である。
加えて、導電性エポキシ樹脂に銅製球体を付着すること
は、特に、銅の球体をバイア孔と整列させること、及び
エポキシ樹脂及び銅球体との間の結合の信頼性とが保証
出来ないという解決しえない問題を生ずる。更に、銅球
体の寸法を小さくする可能性にも疑問がある。
は、特に、銅の球体をバイア孔と整列させること、及び
エポキシ樹脂及び銅球体との間の結合の信頼性とが保証
出来ないという解決しえない問題を生ずる。更に、銅球
体の寸法を小さくする可能性にも疑問がある。
ＭＣ基板とＰＣＢとの間の膨張係数の差異により惹起さ
れる熱による歪みに対するこの結合部の性能は検討され
ていない。
れる熱による歪みに対するこの結合部の性能は検討され
ていない。
それ故、上述の問題点を解決するために、ＭＣ基板の裏
面の中央部においてか、又はＭＣ基板の裏面全体にわた
ってかの何れかに、格子試パターンに配列されたＩ／Ｏ
端子を有する無ビン式のＭＣモジュールを形成する方法
は依然として必要である。
面の中央部においてか、又はＭＣ基板の裏面全体にわた
ってかの何れかに、格子試パターンに配列されたＩ／Ｏ
端子を有する無ビン式のＭＣモジュールを形成する方法
は依然として必要である。
Ｄ８問題点を解決するための手段
上述の問題点を解決するために、本発明はＩ／Ｏ端子と
してビンを使わずに、はんだ端子を使用するものである
。本発明に従ったはんだ端子は３つの部分、即ち、バイ
ア孔に充填されたはんだ柱と、対応するハト口火と電気
接続を作る基板の上表面のはんだの盛り上り部と、ＰＣ
Ｂの金属導体と相互接続するのに使われるこぶ試の隆起
体とで構成されている。これら３つの部分は、同時に一
体化して形成される。本発明の実施例の方法は、印刷回
路板（ＰＣＢ）上に接続するための表面装着技術用とし
て好適なはんだ隆起体を有する無ビン式のＭＣモジュー
ルのはんだ端子を形成するものとして説明されている。
してビンを使わずに、はんだ端子を使用するものである
。本発明に従ったはんだ端子は３つの部分、即ち、バイ
ア孔に充填されたはんだ柱と、対応するハト口火と電気
接続を作る基板の上表面のはんだの盛り上り部と、ＰＣ
Ｂの金属導体と相互接続するのに使われるこぶ試の隆起
体とで構成されている。これら３つの部分は、同時に一
体化して形成される。本発明の実施例の方法は、印刷回
路板（ＰＣＢ）上に接続するための表面装着技術用とし
て好適なはんだ隆起体を有する無ビン式のＭＣモジュー
ルのはんだ端子を形成するものとして説明されている。
本発明の方法は以下のステップで構成されている。
即ち、それらのステップは、
（ａ）〜ＩＣ基板の上表面に形成された導体のパターン
と、予め設けられたバイア孔のアレーとを有しており、
そして、上記導体は上記バイア孔の位置のハト口火で終
端している金属化されたセラミック（〜ＩＣ）基板を形
成するステップと、（ｂ）表面張力によって充填するた
めに、ＭＣ基板の裏面の所定のバイア孔の開口部にフラ
ックスの小滴を付与して、バイア孔の各開口部に半球試
のフラックス体を形成させるステップと、（Ｃ）予め形
成されたはんだの予備体の体積がバイア孔の内側の容積
と、形成されるはんだ隆起体の体積との和にほぼ等しい
ようなはんだの上記予備体を、フラックスの粘性によっ
て、半球試フラックスに付与するステップと、 （ｄ）バイア孔及びハト口火の内側容積をはんだで満た
すために、はんだの予備体を再熔融させるため加熱する
ステップと、 （ｅ）〜ＩＣ基板の裏面において、はんだ隆起体と上記
ハト口火とを電気的に接続するために、ＭＣ基板の上表
面にあるはんだの盛り上り部と、バイア孔中にはんだ柱
とを同時に形成し、そして、熔融はんだが各バイア孔の
位置にはんだ端子を形成するよう固化させるために、熔
融はんだをその溶融点以下に冷却するステップとで構成
される。
と、予め設けられたバイア孔のアレーとを有しており、
そして、上記導体は上記バイア孔の位置のハト口火で終
端している金属化されたセラミック（〜ＩＣ）基板を形
成するステップと、（ｂ）表面張力によって充填するた
めに、ＭＣ基板の裏面の所定のバイア孔の開口部にフラ
ックスの小滴を付与して、バイア孔の各開口部に半球試
のフラックス体を形成させるステップと、（Ｃ）予め形
成されたはんだの予備体の体積がバイア孔の内側の容積
と、形成されるはんだ隆起体の体積との和にほぼ等しい
ようなはんだの上記予備体を、フラックスの粘性によっ
て、半球試フラックスに付与するステップと、 （ｄ）バイア孔及びハト口火の内側容積をはんだで満た
すために、はんだの予備体を再熔融させるため加熱する
ステップと、 （ｅ）〜ＩＣ基板の裏面において、はんだ隆起体と上記
ハト口火とを電気的に接続するために、ＭＣ基板の上表
面にあるはんだの盛り上り部と、バイア孔中にはんだ柱
とを同時に形成し、そして、熔融はんだが各バイア孔の
位置にはんだ端子を形成するよう固化させるために、熔
融はんだをその溶融点以下に冷却するステップとで構成
される。
Ｅ、実施例
第２図は本発明を適用することの出来る、代表的な金属
化されたセラミック（ＭＣ）モジュール／Ｏの一部を部
分的に破断して示す図である。モジュール／Ｏは所定の
数のチップを載置することの出来る適当な寸法、例えば
２辺が３６Ｘ３６ミリメードルで１ミリメートルの厚さ
を有するものである。モジュールはその上表面１３上に
金属導体１２のパターンが設けられたセラミック芯板１
１を含んでいる。バイア孔１４（標準的なプロセスでは
細長いビンが挿入される）に対応する、各導体１２の一
端は拡張されており、ハト口火１５を形成している。各
導体の他端は条片訣の構造（図示せず）を形成するよう
狭められている。
化されたセラミック（ＭＣ）モジュール／Ｏの一部を部
分的に破断して示す図である。モジュール／Ｏは所定の
数のチップを載置することの出来る適当な寸法、例えば
２辺が３６Ｘ３６ミリメードルで１ミリメートルの厚さ
を有するものである。モジュールはその上表面１３上に
金属導体１２のパターンが設けられたセラミック芯板１
１を含んでいる。バイア孔１４（標準的なプロセスでは
細長いビンが挿入される）に対応する、各導体１２の一
端は拡張されており、ハト口火１５を形成している。各
導体の他端は条片訣の構造（図示せず）を形成するよう
狭められている。
上記の条片試の構造は半導体チップ１６のはんだ隆起部
の対応するアレーに接続されるのに適した第１のアレー
に従って配列されている。同様に、バイア孔１４は第２
のアレーに従って配列されている。種々のアレーが設計
しうることは注意を払う必要がある。
の対応するアレーに接続されるのに適した第１のアレー
に従って配列されている。同様に、バイア孔１４は第２
のアレーに従って配列されている。種々のアレーが設計
しうることは注意を払う必要がある。
裏面１７にも金属化パターンを設けることが出来る。基
板１１の材料は例えばセラミックのような機械的にも電
気的にも熱的にも良好な性質を有する材料が選ばれてい
るので、その熱的な膨張は、基板の上表面に装着された
チップのシリコン材料の熱的膨張と実際上はぼ同じに、
整合している。
板１１の材料は例えばセラミックのような機械的にも電
気的にも熱的にも良好な性質を有する材料が選ばれてい
るので、その熱的な膨張は、基板の上表面に装着された
チップのシリコン材料の熱的膨張と実際上はぼ同じに、
整合している。
第２図に示されたように、上表面１３上に、上述したよ
うな金属の蒸着により、金属導体のパターンを形成する
工程で、バイア孔１４の内壁は全体としてクロームと銅
の合金によって完全に金属化されるので、ハト１穴１５
はバイア孔の内側を形成する環試の金属リング１８を有
する構造を持っている。
うな金属の蒸着により、金属導体のパターンを形成する
工程で、バイア孔１４の内壁は全体としてクロームと銅
の合金によって完全に金属化されるので、ハト１穴１５
はバイア孔の内側を形成する環試の金属リング１８を有
する構造を持っている。
然しながら、パイプ孔の内側壁の完全な金属化即ち、金
属リング１ヒは、湧いセラミック基板１１（約１ミリメ
ートルの厚さ）が使われたときにのみ得られる。それ故
、上述した金属リングは、後続する工程で与えられるは
んだによって、バイア孔の内壁を充分にぬらされる。若
し、より厚いセラミック基板（１，５ミリメートル）を
用いようとすると、バイア孔の内壁は補足的めっきを施
すことが必要である。この場合、米国特許第４０２４６
２９号に開示された技術を用いることが出来る。
属リング１ヒは、湧いセラミック基板１１（約１ミリメ
ートルの厚さ）が使われたときにのみ得られる。それ故
、上述した金属リングは、後続する工程で与えられるは
んだによって、バイア孔の内壁を充分にぬらされる。若
し、より厚いセラミック基板（１，５ミリメートル）を
用いようとすると、バイア孔の内壁は補足的めっきを施
すことが必要である。この場合、米国特許第４０２４６
２９号に開示された技術を用いることが出来る。
第１Ａ図乃至第１Ｃ図を参照して、本発明の詳細な説明
する。以下に記載される技術は上述の米国特許第４４６
２５３４号の開示を基礎にしている。同特許に開示され
た技術の小さな改良が１９８５年３月のＩＩ３〜！テク
ニカル・ディスクロジャ・ブレテン（ＩＢＭ Ｔｅｃｈ
ｎｉｃａｌ Ｄｉｓｃｌｏｓｕｒｅ Ｂｕｔ １ｅｔｉ
ｎ）のＶｏｌ、２７．ｌＪｏ、／ＯＢの６２５２頁乃至
６２５３頁に「無めっきの基板にはんだボールを設ける
改良」（Ｂａ１ｌ Ｐｌａｃｅｍｅｎｔ Ｉｍｐｒｏｖ
ｅｍｅｎｔ ｆｏｒ ＵｎｔｉｎｎｅｄＳｕｂｓｔｒａ
ｔｅ Ｐｒｏｃｅｓｓ）と題するビタイロウ（Δ、Ｂｉ
ｔａｉｌｌｏｕ）等の文献に記載されている。両方の技
術は本発明の実施例に取り入れられており、その主な工
程を以下に簡単に説明する。本発明の方法とこれら従来
技術との顕著な相異のみを以下に詳細に説明する。
する。以下に記載される技術は上述の米国特許第４４６
２５３４号の開示を基礎にしている。同特許に開示され
た技術の小さな改良が１９８５年３月のＩＩ３〜！テク
ニカル・ディスクロジャ・ブレテン（ＩＢＭ Ｔｅｃｈ
ｎｉｃａｌ Ｄｉｓｃｌｏｓｕｒｅ Ｂｕｔ １ｅｔｉ
ｎ）のＶｏｌ、２７．ｌＪｏ、／ＯＢの６２５２頁乃至
６２５３頁に「無めっきの基板にはんだボールを設ける
改良」（Ｂａ１ｌ Ｐｌａｃｅｍｅｎｔ Ｉｍｐｒｏｖ
ｅｍｅｎｔ ｆｏｒ ＵｎｔｉｎｎｅｄＳｕｂｓｔｒａ
ｔｅ Ｐｒｏｃｅｓｓ）と題するビタイロウ（Δ、Ｂｉ
ｔａｉｌｌｏｕ）等の文献に記載されている。両方の技
術は本発明の実施例に取り入れられており、その主な工
程を以下に簡単に説明する。本発明の方法とこれら従来
技術との顕著な相異のみを以下に詳細に説明する。
この工程の第１の段階は、所定のように設けられたバイ
ア孔の開口にフラックスの小滴を付与することで構成さ
れる。米国特許第４４６２５３４号の第２図に模式的に
示されたフラックス付与装置は本発明の方法を実施する
のに適当な装置である。この特許によると、アルファ金
属社で（ＡｌｐｈａＭｅｔａｌｓ Ｃｏ、）で製造され
た、粘度約２００ポアズのベンジリック（Ｂｅｎｚｙｌ
ｉｅ）／Ｏ２−１５００のようなフラックスが適当であ
る。フラックスはステンレス鋼のシリンダ中に封入され
たテフロンのタンク中に収められており、金Ｆｆｔｍ維
で作られた可動底部がフラックス付与マスクを形成して
いる。マスク中の孔がバイア孔のアレーに対応したパタ
ーンで配列されている。フラックス付与段階で、フラッ
クスはこれらの孔を通して強制的に押し出される。
ア孔の開口にフラックスの小滴を付与することで構成さ
れる。米国特許第４４６２５３４号の第２図に模式的に
示されたフラックス付与装置は本発明の方法を実施する
のに適当な装置である。この特許によると、アルファ金
属社で（ＡｌｐｈａＭｅｔａｌｓ Ｃｏ、）で製造され
た、粘度約２００ポアズのベンジリック（Ｂｅｎｚｙｌ
ｉｅ）／Ｏ２−１５００のようなフラックスが適当であ
る。フラックスはステンレス鋼のシリンダ中に封入され
たテフロンのタンク中に収められており、金Ｆｆｔｍ維
で作られた可動底部がフラックス付与マスクを形成して
いる。マスク中の孔がバイア孔のアレーに対応したパタ
ーンで配列されている。フラックス付与段階で、フラッ
クスはこれらの孔を通して強制的に押し出される。
タンク内の圧力は、例えば、プロセッサからのアナログ
出力等の如き、論理回路で制御される真空装置によって
作られる。ＭＣ基板は、位置決めビンに嵌合される保持
部材上に位置付けられ、そして、基板の表面１３を下向
きに、基板の裏面１７を上向きにして置かれる。フラッ
クスのタンクが基板の上に位置付けられ、そして基板に
整列されている間は、フラックスはタンク内に留まって
おり、次に、フラックスは真空装置により印加される空
気パルスによって押し出される。
出力等の如き、論理回路で制御される真空装置によって
作られる。ＭＣ基板は、位置決めビンに嵌合される保持
部材上に位置付けられ、そして、基板の表面１３を下向
きに、基板の裏面１７を上向きにして置かれる。フラッ
クスのタンクが基板の上に位置付けられ、そして基板に
整列されている間は、フラックスはタンク内に留まって
おり、次に、フラックスは真空装置により印加される空
気パルスによって押し出される。
基板の裏面１７のバイア孔の各開口はフラックスを吸い
込む樋となる。第２図に示された凸版を線２−２に）Ｏ
っで切断した断面を示す第１Ａ図は、バイア孔１４に付
与されたフラックスの各小滴が、上向きにされた基板の
裏面１７上に、バイア孔の開口部に半球状のフラックス
１９を残して、重力と毛細管現象によってバイア孔中な
完全に充填していることを示している。
込む樋となる。第２図に示された凸版を線２−２に）Ｏ
っで切断した断面を示す第１Ａ図は、バイア孔１４に付
与されたフラックスの各小滴が、上向きにされた基板の
裏面１７上に、バイア孔の開口部に半球状のフラックス
１９を残して、重力と毛細管現象によってバイア孔中な
完全に充填していることを示している。
本発明では従来のビン（０，６ミリの直径）は使用され
ていないため、パイプ孔の直径は減少され、その結果、
基板の表面及び裏面の両方で配線密度を増加出来ること
は注意を喚起する必要がある。
ていないため、パイプ孔の直径は減少され、その結果、
基板の表面及び裏面の両方で配線密度を増加出来ること
は注意を喚起する必要がある。
第２ステツプは上述の半球状のフラックス１９にはんだ
を付着させることを含んでいる。はんだポールの形は良
好な予備形試を持っているから、第１ステツプで形成さ
れた半球状のフラックスの粘性のために、バイア孔の開
口部にはんだボールを付与し、付着させるために、米国
特許第４４６２５３４号に記載された他の装置も使用す
ることが出来る。
を付着させることを含んでいる。はんだポールの形は良
好な予備形試を持っているから、第１ステツプで形成さ
れた半球状のフラックスの粘性のために、バイア孔の開
口部にはんだボールを付与し、付着させるために、米国
特許第４４６２５３４号に記載された他の装置も使用す
ることが出来る。
この実施例で使われたはんだポールは直径が１ミリメー
トルであり、そのはんだは鉛と錫の比率が９０：／Ｏの
合金である。はんだポールは軽量なので、それらが吸引
によって取り去られる前に、はんだポールは揺り動かさ
れねばならない。そのために、はんだポールは米国特許
第４４６２５３４号の第４Ａ図に示されたような振動装
置を使って振動される容器中に、最初に入れられる。こ
の容器は、はんだポールを弾ませるように、ある種の弾
性材お［で作られる。この口約のために、ポリエチレン
は充分満足すべき材料であった。この振動だけでははん
だポールを弾ませるのに不十分であることが見出された
。容器中に入れるはんだポールの最適な量は、容器を振
動してないときに、容器の底面に生じるはんだポールの
単一の層に相当する量で決められた。既に述べたような
良好な実旌例において、容器は底面形が７０Ｘ７０ミリ
メートルで高さが８０ミリメートルを有する平行四辺形
である。振動装置は２本の傾斜したばね上に設けられた
金属板と、この金属板を振動させる電磁気装置で構成さ
れている。
トルであり、そのはんだは鉛と錫の比率が９０：／Ｏの
合金である。はんだポールは軽量なので、それらが吸引
によって取り去られる前に、はんだポールは揺り動かさ
れねばならない。そのために、はんだポールは米国特許
第４４６２５３４号の第４Ａ図に示されたような振動装
置を使って振動される容器中に、最初に入れられる。こ
の容器は、はんだポールを弾ませるように、ある種の弾
性材お［で作られる。この口約のために、ポリエチレン
は充分満足すべき材料であった。この振動だけでははん
だポールを弾ませるのに不十分であることが見出された
。容器中に入れるはんだポールの最適な量は、容器を振
動してないときに、容器の底面に生じるはんだポールの
単一の層に相当する量で決められた。既に述べたような
良好な実旌例において、容器は底面形が７０Ｘ７０ミリ
メートルで高さが８０ミリメートルを有する平行四辺形
である。振動装置は２本の傾斜したばね上に設けられた
金属板と、この金属板を振動させる電磁気装置で構成さ
れている。
」二連の条件の下で、撥ね上るはんだポールは約２０ミ
リメートルの高さに達した。はんだポールを振動させる
ため、例えば、多孔性の底部を有し且つ圧縮空気を受は
取る容器のような他の振動発生手段を用いることは勿論
可能である。
リメートルの高さに達した。はんだポールを振動させる
ため、例えば、多孔性の底部を有し且つ圧縮空気を受は
取る容器のような他の振動発生手段を用いることは勿論
可能である。
米国特許第４．４６２５３４号の第４Ｂ図は振動容器中
に入れられた運動しているはんだポールを吸引し、そし
て、事前にフラックスが与えられた基板にはんだポール
を付与する吸引装置を示している。この装置は、半円形
試の軟鉄製のフレームを有し、且つ管によって制御され
た真空装置へ接続された吸引室を限定している。夕゛イ
才一ドを通して主電源装置（５０ヘルツ）から電力を供
給される電磁気装置が上記の管を取り囲んでいる。吸引
室はロッドに結合された吸引マスクにより密閉されてお
り、ロッドの他端は電磁石装置の空隙内に置かれている
。マスクは、厚さが０．１ミリメートルの開孔薄膜であ
り、ベリリウム及び銅の合金で作られている。この薄膜
の開孔は直径が０．４ミリメートルであり、ＭＣ基板の
パイプ孔のアレーと対応して配置されている。
に入れられた運動しているはんだポールを吸引し、そし
て、事前にフラックスが与えられた基板にはんだポール
を付与する吸引装置を示している。この装置は、半円形
試の軟鉄製のフレームを有し、且つ管によって制御され
た真空装置へ接続された吸引室を限定している。夕゛イ
才一ドを通して主電源装置（５０ヘルツ）から電力を供
給される電磁気装置が上記の管を取り囲んでいる。吸引
室はロッドに結合された吸引マスクにより密閉されてお
り、ロッドの他端は電磁石装置の空隙内に置かれている
。マスクは、厚さが０．１ミリメートルの開孔薄膜であ
り、ベリリウム及び銅の合金で作られている。この薄膜
の開孔は直径が０．４ミリメートルであり、ＭＣ基板の
パイプ孔のアレーと対応して配置されている。
米国特許第４４６２５３４号の第４Ａ図及び第４Ｂ図に
示された装置の動作は以下の通りである。
示された装置の動作は以下の通りである。
先ず、装置は容器中のはんだポールを振動させるよう動
作する。前もって、真空装置に接続されているこの装置
は、吸収マスクと容器の底面との距難が約５ミリメート
ルになるように、振動する容器中に挿入される。すべて
のはんだポールが吸引されるのに必要な時間は約１秒で
ある。次に、真空によってはんだポールが接触状態に維
持されているマスクを含む吸引装置は容器から取り出さ
れて基板上に置かれて、はんだポールのパターンと、半
球状フラックスのパターンとを整列させる。この場合、
相互のパターンが若干ずれていても全く問題がない。各
はんだポールが対応する半球状フラックスの少なくとも
一部と重なることを保証することだけが必要である。電
子部品実装用基板が載置される保持装置上に設けられた
位置付は用ビンを、この装置のフレームに設けられた位
置付は用開口に嵌め込むことによって、マスクを半球状
フラックスに整列させることが出来る。従って、はんだ
ポールは対応する半球状フラックスに接触することが出
来る。次に、真空装置はオフにされ、１３ Ｆｌを振動
させるために、約手秒間の間、電磁石装置が付勢される
。その結果、はんだポールは、フラックスが与えられて
いるバイア孔の開口の方へ移動を続けて、薄膜マスクか
ら容易に施れる。
作する。前もって、真空装置に接続されているこの装置
は、吸収マスクと容器の底面との距難が約５ミリメート
ルになるように、振動する容器中に挿入される。すべて
のはんだポールが吸引されるのに必要な時間は約１秒で
ある。次に、真空によってはんだポールが接触状態に維
持されているマスクを含む吸引装置は容器から取り出さ
れて基板上に置かれて、はんだポールのパターンと、半
球状フラックスのパターンとを整列させる。この場合、
相互のパターンが若干ずれていても全く問題がない。各
はんだポールが対応する半球状フラックスの少なくとも
一部と重なることを保証することだけが必要である。電
子部品実装用基板が載置される保持装置上に設けられた
位置付は用ビンを、この装置のフレームに設けられた位
置付は用開口に嵌め込むことによって、マスクを半球状
フラックスに整列させることが出来る。従って、はんだ
ポールは対応する半球状フラックスに接触することが出
来る。次に、真空装置はオフにされ、１３ Ｆｌを振動
させるために、約手秒間の間、電磁石装置が付勢される
。その結果、はんだポールは、フラックスが与えられて
いるバイア孔の開口の方へ移動を続けて、薄膜マスクか
ら容易に施れる。
第１Ｂ図は〜ＩＣ基板１１上にあるはんだポール２０の
状態を示しており、付着されたはんだポール２０に生じ
うる例として、はんだポールがバイア孔の中心から僅か
に外れている場合を明瞭に示している。
状態を示しており、付着されたはんだポール２０に生じ
うる例として、はんだポールがバイア孔の中心から僅か
に外れている場合を明瞭に示している。
第３のステップにおいて、セラミック基板は、酸化を防
ぐため窒素のような不活性気体の雰囲気を持ち、約２０
０℃乃至３５０℃の範囲のピーク温度を有する通常の炉
、即ちオーブンに入れられ、はんだの組成にもよるが、
はんだの溶融点以上の温度で約１５秒乃至６０秒位の時
間をかけて、焔融はんだが重力と表面張力とによってバ
イア孔を満たし、そしてはんだの隆起体を作らせる。は
んだポール２０がバイア孔に対して若干ずれていたとし
ても、結果的に得られるはんだ隆起体はバイア孔と完全
に整列する。すべてのはんだ隆起体は均一な形状と容積
を持っている。
ぐため窒素のような不活性気体の雰囲気を持ち、約２０
０℃乃至３５０℃の範囲のピーク温度を有する通常の炉
、即ちオーブンに入れられ、はんだの組成にもよるが、
はんだの溶融点以上の温度で約１５秒乃至６０秒位の時
間をかけて、焔融はんだが重力と表面張力とによってバ
イア孔を満たし、そしてはんだの隆起体を作らせる。は
んだポール２０がバイア孔に対して若干ずれていたとし
ても、結果的に得られるはんだ隆起体はバイア孔と完全
に整列する。すべてのはんだ隆起体は均一な形状と容積
を持っている。
第１Ｃ図ははんだが冷却される前のＭＣ基板な示し、そ
れは、−Ｌ向きにされているＭＣ基板の裏面１７の開口
部にあるはんだ隆起体２２と、ハト１穴の内壁を濡らし
て膠らんでいる盛り上り部２３とで形成されているパイ
プ孔を満たしたはんだの形状が示されている。
れは、−Ｌ向きにされているＭＣ基板の裏面１７の開口
部にあるはんだ隆起体２２と、ハト１穴の内壁を濡らし
て膠らんでいる盛り上り部２３とで形成されているパイ
プ孔を満たしたはんだの形状が示されている。
はんだボール２０の体積はバイア孔の体積とはんだ隆起
体の体積とを考慮に入れて決められねばならない。
体の体積とを考慮に入れて決められねばならない。
次に、基板は、はんだの溶融点以下に冷却され、はんだ
は固化されて、一体的なはんだの３つの部分、即ち、バ
イア孔内の柱２１と、隆起部と、盛り上り部とで構成さ
れる最終的なはんだ端子が出来上る。
は固化されて、一体的なはんだの３つの部分、即ち、バ
イア孔内の柱２１と、隆起部と、盛り上り部とで構成さ
れる最終的なはんだ端子が出来上る。
第３図は、基板の表面１３を上向きにした、冷却後の最
終構造を示す図である。はんだ隆起部２２はＭＣモジュ
ールのＩ／Ｏ端子として使われる。
終構造を示す図である。はんだ隆起部２２はＭＣモジュ
ールのＩ／Ｏ端子として使われる。
はんだの盛り上り部２３は上記の隆起部と金属導体のパ
ターンとの間の電気的接続を行う。
ターンとの間の電気的接続を行う。
この第３ステツプは次の第４ステツプへと続き、第４ス
テツプでは、基板の油性分及び残留フラックスを取り除
くために、例えば、過塩素酸エチレン（Ｐｅｒｃｈｌｏ
ｒｅｔｈｙｌｅｎｅ）浴中にＭＣ基板を浸漬することに
よって、得られたＭＣ基板の）ｎ浄を行う。
テツプでは、基板の油性分及び残留フラックスを取り除
くために、例えば、過塩素酸エチレン（Ｐｅｒｃｈｌｏ
ｒｅｔｈｙｌｅｎｅ）浴中にＭＣ基板を浸漬することに
よって、得られたＭＣ基板の）ｎ浄を行う。
ここで、形成し損なったはんだ隆起体を検出するために
、ＭＣ基板の裏面を目で検査することが出来る。はんだ
隆起体が失われている場合、その部分にフラックスを添
加し、はんだの小体を置いて、はんだを再熔融するのは
簡単に行えるから、修理は極めて容易である。この修理
作業の際、他のはんだ隆起体２２は、はんだの大きな表
面張力のために、流れ出したり、拡がったりすることは
ない。
、ＭＣ基板の裏面を目で検査することが出来る。はんだ
隆起体が失われている場合、その部分にフラックスを添
加し、はんだの小体を置いて、はんだを再熔融するのは
簡単に行えるから、修理は極めて容易である。この修理
作業の際、他のはんだ隆起体２２は、はんだの大きな表
面張力のために、流れ出したり、拡がったりすることは
ない。
チップは、はんだ隆起体の形成と同時か、又はその形成
の前かの何れでも、ＭＣ基板に接続することが出来る。
の前かの何れでも、ＭＣ基板に接続することが出来る。
後者の場合は、はんだの組成を変えるのが好ましい。例
えば、シリコン・チップのはんだ隆起体は３２０℃の熔
融点を有する９５１５のはんだを使用し、はんだ端子は
２８０℃の熔融点を有する９０／／Ｏのはんだを使用す
ることが出来る。はんだ端子はシリコン・チップのはん
だ隆起体よりも低い熔融点を持っているけれども、バイ
ア孔の位置での非常に大きな表面張力のために、はんだ
端子はチップの接続の前に完成される。
えば、シリコン・チップのはんだ隆起体は３２０℃の熔
融点を有する９５１５のはんだを使用し、はんだ端子は
２８０℃の熔融点を有する９０／／Ｏのはんだを使用す
ることが出来る。はんだ端子はシリコン・チップのはん
だ隆起体よりも低い熔融点を持っているけれども、バイ
ア孔の位置での非常に大きな表面張力のために、はんだ
端子はチップの接続の前に完成される。
チップを、はんだ隆起体と同時に接続させる場合は、シ
リコン・チップのはんだ隆起体に対応するように、導体
の端部の接触フィンガ上にフラックスの小滴を付与し、
そしてチップをその上に載せるだけで充分である。はん
だの再熔融温度、再熔融時間、はんだの相対的な容積及
びはんだの組成などのパラメータは、当業者であれば、
特定のアプリケーションに従って容易に選択することが
可能である。
リコン・チップのはんだ隆起体に対応するように、導体
の端部の接触フィンガ上にフラックスの小滴を付与し、
そしてチップをその上に載せるだけで充分である。はん
だの再熔融温度、再熔融時間、はんだの相対的な容積及
びはんだの組成などのパラメータは、当業者であれば、
特定のアプリケーションに従って容易に選択することが
可能である。
次に、ＭＣ基板は標準的なステップ、即ち、テスト工程
、封入工程などを経て、ＳＭＴ用の完全な無ピン式Ｍ
Ｃモジュールが与えられる。
、封入工程などを経て、ＳＭＴ用の完全な無ピン式Ｍ
Ｃモジュールが与えられる。
印刷回！基板（図示せず）上のキャリヤの表面装置は、
ｌ〕ＣＢの所定の接触領域上にはんだペースト（例えば
６０％の錫と４０％の鉛）を付与し、モジュールのはん
だ隆起体を上記の接触領域と整列させ且つ接触させて、
１８５℃の温度で６０／４０のはんだ合金を再熔融する
工程を含んでいる。
ｌ〕ＣＢの所定の接触領域上にはんだペースト（例えば
６０％の錫と４０％の鉛）を付与し、モジュールのはん
だ隆起体を上記の接触領域と整列させ且つ接触させて、
１８５℃の温度で６０／４０のはんだ合金を再熔融する
工程を含んでいる。
ＰＣＢは多層型式が望ましく、且つ直径が約０゜６ミリ
メードルの銅パッドの対応する格子が与えられている。
メードルの銅パッドの対応する格子が与えられている。
ＰＣＢはパッドの部分を除いて、保護にすの居によって
被覆されている。はんだペーストと、保護にすの使用は
不整列の問題を回避する。然しながら、それでも問題が
生じるならば、モジュールに適当なテンプレートを使う
ことによって問題を解決することが出来る。他方、１９
７７年７月の１８Ｍテクニカル・ディスクロジャ・ブレ
テンＶｏ１．２０．Ｎｏ、２の６２２乃至６２３頁に刊
行された文献に記載されているように、上記の領域に予
備はんだめっきを施す技術も使うことが出来る。
被覆されている。はんだペーストと、保護にすの使用は
不整列の問題を回避する。然しながら、それでも問題が
生じるならば、モジュールに適当なテンプレートを使う
ことによって問題を解決することが出来る。他方、１９
７７年７月の１８Ｍテクニカル・ディスクロジャ・ブレ
テンＶｏ１．２０．Ｎｏ、２の６２２乃至６２３頁に刊
行された文献に記載されているように、上記の領域に予
備はんだめっきを施す技術も使うことが出来る。
既に理解されたように、製造上の観点から見て、本発明
の方法の顕著な利点は作業の単純さにある。
の方法の顕著な利点は作業の単純さにある。
力０えて、大きさ及び組成が異なる多様なはんだポール
が市販されているから、本発明の方法の他の利点は、あ
らゆる種類のモジュールやアプリケーションなどに容易
に適用しつる柔軟性にある。また、市販のはんだポール
の体積は非常に正確に作られているので、Ｉｌｏとして
使われるはんだ隆起体の体積は非常に正確である。
が市販されているから、本発明の方法の他の利点は、あ
らゆる種類のモジュールやアプリケーションなどに容易
に適用しつる柔軟性にある。また、市販のはんだポール
の体積は非常に正確に作られているので、Ｉｌｏとして
使われるはんだ隆起体の体積は非常に正確である。
本発明の他の利点は各接続位置において、はんだの量を
制ｎ＋＋することの出来る方法を与えることにある。は
んだポールの体積に従って、はんだ隆起体の形状及び、
特に高さを成る程度変化することが出来る。このことは
重要な付加的な利益をもたらす、その理由は、はんだポ
ールの体禎は、ＭＣモジュールとＰＣＢとの間に形成さ
れる。冷却後に得られるはんだ結合部の高さを決定する
からである。従来、はんだポールの容積は、全体として
バイア孔を満たすだけの役目であったので、本発明によ
り、ＭＣモジュールの裏面と、ＰＣＢの表面との間の空
隙はもはや無視するほど小さくはない。その結果、この
空隙はモジュールの冷却に役立つばかりでなく、ＭＣモ
ジュールの材料とＰＣＢの材料との間の熱膨張係数の差
異に起因する熱による歪みの減少にも役立つ。この歪み
の減少ははんだ柱があるため非常に顕著である。
制ｎ＋＋することの出来る方法を与えることにある。は
んだポールの体積に従って、はんだ隆起体の形状及び、
特に高さを成る程度変化することが出来る。このことは
重要な付加的な利益をもたらす、その理由は、はんだポ
ールの体禎は、ＭＣモジュールとＰＣＢとの間に形成さ
れる。冷却後に得られるはんだ結合部の高さを決定する
からである。従来、はんだポールの容積は、全体として
バイア孔を満たすだけの役目であったので、本発明によ
り、ＭＣモジュールの裏面と、ＰＣＢの表面との間の空
隙はもはや無視するほど小さくはない。その結果、この
空隙はモジュールの冷却に役立つばかりでなく、ＭＣモ
ジュールの材料とＰＣＢの材料との間の熱膨張係数の差
異に起因する熱による歪みの減少にも役立つ。この歪み
の減少ははんだ柱があるため非常に顕著である。
開孔を有するＰＣＢの開口に挿入されるビンをはんだ隆
起体で置換することは、〜ＩＣモジュールの修理、又は
手直しが出来る能力を非常に増進することは明らかであ
る。特に、既に述べたように、視覚検査ではんだ隆起体
がないことを発見した場合、Ｍ Ｃモジュールを容易に
修理することが出来る。
起体で置換することは、〜ＩＣモジュールの修理、又は
手直しが出来る能力を非常に増進することは明らかであ
る。特に、既に述べたように、視覚検査ではんだ隆起体
がないことを発見した場合、Ｍ Ｃモジュールを容易に
修理することが出来る。
本発明の他の重要な利点は、より密度の高い格子状パタ
ーンによって、ＭＣモジュールの中央部にはんだ隆起体
を形成することが出来るので、Ｉ／Ｏ端子の集合化を顕
著に高めることが出来ることにある。本発明の方法は、
従来の技術で知られている基板の周辺部だけにとどまら
ず、必要に応じて、基板の裏面全体を使うことが出来る
のは注意を払う必要がある。本発明の他の重要な利点は
、セラミック基板の上表面に形成された金属導体のパタ
ーンのハト口火による電気接続点をＩ／Ｏ端子として使
用するはんだ隆起体を同時に作るはんだ郊ｊ子を与える
ことにある。
ーンによって、ＭＣモジュールの中央部にはんだ隆起体
を形成することが出来るので、Ｉ／Ｏ端子の集合化を顕
著に高めることが出来ることにある。本発明の方法は、
従来の技術で知られている基板の周辺部だけにとどまら
ず、必要に応じて、基板の裏面全体を使うことが出来る
のは注意を払う必要がある。本発明の他の重要な利点は
、セラミック基板の上表面に形成された金属導体のパタ
ーンのハト口火による電気接続点をＩ／Ｏ端子として使
用するはんだ隆起体を同時に作るはんだ郊ｊ子を与える
ことにある。
本発明の方法は両面に金属導体のパターンを有するＭ
Ｃ基板にも適用することが出来る。それはバイア孔の両
端にはんだ隆起体が設けられる。
Ｃ基板にも適用することが出来る。それはバイア孔の両
端にはんだ隆起体が設けられる。
Ｆ０発明の効果
本発明の方法の主要な利益は、ビンを取り扱いそしてビ
ンを挿入することに関係した問題を有し、且つ開孔な有
するＰＣＢを使用する代表的なＭＣモジュールを、無ビ
ン式の（又は引き出し線のない）電子モジュールにする
点にあり、これにより、Ｓ Ｍ Ｔの要件に完全に合致
する無ビン式の電子モジュールを提供することにある。
ンを挿入することに関係した問題を有し、且つ開孔な有
するＰＣＢを使用する代表的なＭＣモジュールを、無ビ
ン式の（又は引き出し線のない）電子モジュールにする
点にあり、これにより、Ｓ Ｍ Ｔの要件に完全に合致
する無ビン式の電子モジュールを提供することにある。
本発明の他の利益は、通常使われるビンの挿入及びビン
の曲げのステップを排除したＭＣ基板にはんだ端子を与
える点にある。
の曲げのステップを排除したＭＣ基板にはんだ端子を与
える点にある。
本発明の方法の他の利益はＭＣ基板の裏面に形成された
はんだ隆起体で終端するはんだ端子を〜１Ｃ基板に設け
、これにより、容易に修理や手直しが出来るＭＣ基板を
与える点にある。
はんだ隆起体で終端するはんだ端子を〜１Ｃ基板に設け
、これにより、容易に修理や手直しが出来るＭＣ基板を
与える点にある。
本発明の方法の他の利益は、固形のはんだ接続体を形成
することによって、ＰＣＢの対応する全屈回路に接続さ
れるはんだ隆起体で終端するＭＣ基板用のはんだ端子を
提供する点にある。
することによって、ＰＣＢの対応する全屈回路に接続さ
れるはんだ隆起体で終端するＭＣ基板用のはんだ端子を
提供する点にある。
本発明の方法の他の利益は、ＭＣ基板の裏面の中央部か
、またはＭＣ基板の裏面全体の何れかに、非常に高い密
度の格子状パターンに配列されたはんだ端子をＭＣＭ板
に設ける点にある。
、またはＭＣ基板の裏面全体の何れかに、非常に高い密
度の格子状パターンに配列されたはんだ端子をＭＣＭ板
に設ける点にある。
本発明の方法の他の利益はＭＣ基板の上表面に形成され
た導体のハト目穴を有する電気接続体を作るために、は
んだの盛り上り部で終端するはんだ端子をＭＣ基板上に
設けた点にある。
た導体のハト目穴を有する電気接続体を作るために、は
んだの盛り上り部で終端するはんだ端子をＭＣ基板上に
設けた点にある。
本発明の方法の他の利益は、はんだ端子の独特の高さ、
即ち、はんだ柱の高さくセラミック基板の厚さ）にはん
だ隆起体の直径を加えた寸法によって、熱による歪みを
吸収する寛容度を与えた点にある。
即ち、はんだ柱の高さくセラミック基板の厚さ）にはん
だ隆起体の直径を加えた寸法によって、熱による歪みを
吸収する寛容度を与えた点にある。
本発明の方法の他の利益は、〜ＩＣモジュールの冷却を
向上するために、〜ＩＣ基板とＰＣＢの金か塩１．ドと
の間に相当の空隙を４えるはんだ接続体をＬテえた点に
ある。
向上するために、〜ＩＣ基板とＰＣＢの金か塩１．ドと
の間に相当の空隙を４えるはんだ接続体をＬテえた点に
ある。
本発明の方法の他の利益は、はんだポールの体積及び成
分について多種類のものを利用することにより、はんだ
ポールの寸法及び性質の精密な制御を柔軟性をもって、
行う点にある。
分について多種類のものを利用することにより、はんだ
ポールの寸法及び性質の精密な制御を柔軟性をもって、
行う点にある。
本発明の方法の他の利益は任意の製造ラインに容易に適
用する能力を有し、且つ高い処理能力で信頼性ある製品
を生産しつる点にある。
用する能力を有し、且つ高い処理能力で信頼性ある製品
を生産しつる点にある。
第１Ａ図乃至第１Ｃ図は第２図のセラミック基板を線２
−２に沿って切断して示す断面図であって、本発明の方
法の実施例に従った製造工程の段階を説明するための図
、第２図はＭＣモジュールの覆いを除去して、セラミッ
ク基板上の電気導体のパターンを示したＭ Ｃモジュー
ルの一部分であって、通常のビン取り付は工程の直前の
ＭＣモジュールの模式的な斜視図、第３図ははんだ端子
を形成した後の第２図のセラミック基板の模式的な斜視
図である。 ／Ｏ・・・・モジュール、１１・・・・セラミック基板
、１２・・・・金属導体、１４・・・・バイア孔、１６
・・・・半導体チップ、１９・・・・フラックス、２０
・・・・はんだポール、２１・・・・はんだ柱、２２・
・・・はんだ隆起体、２３・・・・はんだ盛り上り部。 出 願 人 インターナシコナル・ビジネス・マシー
ンズ・コーポレーシコン 復代理人 弁理士 篠 １） 文 雄１１−
セラミック基板 １２−金属導体 １Ｂ−・−五節 １４− バイア孔 ２０−＋コんｆ；゛木゛−１し ２３−・−ぼんｒぎ会す−ヒーし）右ふ従夾の技術 第２悶 本発明［：↓１１升８戊マれ了１コん１シ喘壬第３図
−２に沿って切断して示す断面図であって、本発明の方
法の実施例に従った製造工程の段階を説明するための図
、第２図はＭＣモジュールの覆いを除去して、セラミッ
ク基板上の電気導体のパターンを示したＭ Ｃモジュー
ルの一部分であって、通常のビン取り付は工程の直前の
ＭＣモジュールの模式的な斜視図、第３図ははんだ端子
を形成した後の第２図のセラミック基板の模式的な斜視
図である。 ／Ｏ・・・・モジュール、１１・・・・セラミック基板
、１２・・・・金属導体、１４・・・・バイア孔、１６
・・・・半導体チップ、１９・・・・フラックス、２０
・・・・はんだポール、２１・・・・はんだ柱、２２・
・・・はんだ隆起体、２３・・・・はんだ盛り上り部。 出 願 人 インターナシコナル・ビジネス・マシー
ンズ・コーポレーシコン 復代理人 弁理士 篠 １） 文 雄１１−
セラミック基板 １２−金属導体 １Ｂ−・−五節 １４− バイア孔 ２０−＋コんｆ；゛木゛−１し ２３−・−ぼんｒぎ会す−ヒーし）右ふ従夾の技術 第２悶 本発明［：↓１１升８戊マれ了１コん１シ喘壬第３図
Claims (1)
- 【特許請求の範囲】 予じめ複数個のバイア孔（１４）が設けられた金属化セ
ラミック基板（１１）の上面に、上記バイア孔の位置に
ハト目穴（１５）を有する導体パターン（１２）を形成
し、 上記金属化セラミック基板の下面の上記各バイア孔の開
口部にフラックスの小滴を与えることにより、毛細管現
象により上記バイア孔を充填し且つ上記開口部に半球状
のフラックス滴（１９）を形成し、 上記各バイア孔内の容積を上廻る体積を有するはんだボ
ール（２０）を、フラックスの粘性により上記フラック
ス滴上に付着させ、 はんだボールがとけてバイア孔及びハト目穴の中を充填
するように、上記はんだボールを加熱し、はんだの融点
より低い温度まで冷却して上記とけたはんだを固化する
ことにより、 バイア孔内にはんだ柱（２１）を、基板上面のハト目穴
開口部にはんだ盛り上り部（２３）を、且つ基板下面の
バイア孔開口部にＩ／Ｏ端子用のはんだ隆起体（２２）
を夫々形成することを特徴とする、はんだ端子形成方法
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP86430037A EP0263222B1 (en) | 1986-10-08 | 1986-10-08 | Method of forming solder terminals for a pinless ceramic module |
| EP86430037.1 | 1986-10-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6398186A true JPS6398186A (ja) | 1988-04-28 |
| JPH0410240B2 JPH0410240B2 (ja) | 1992-02-24 |
Family
ID=8196405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62117261A Granted JPS6398186A (ja) | 1986-10-08 | 1987-05-15 | はんだ端子形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4830264A (ja) |
| EP (1) | EP0263222B1 (ja) |
| JP (1) | JPS6398186A (ja) |
| DE (1) | DE3684602D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0332460U (ja) * | 1989-08-04 | 1991-03-29 | ||
| CN103140027A (zh) * | 2011-11-22 | 2013-06-05 | 金绽科技股份有限公司 | 电路板模块及其堆栈和制作方法 |
Families Citing this family (117)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4979663A (en) * | 1986-08-27 | 1990-12-25 | Digital Equipment Corporation | Outer lead tape automated bonding system |
| JP2532615B2 (ja) * | 1988-10-20 | 1996-09-11 | 松下電器産業株式会社 | バンプ形成方法 |
| US5209390A (en) * | 1989-07-03 | 1993-05-11 | General Electric Company | Hermetic package and packaged semiconductor chip having closely spaced leads extending through the package lid |
| US5166773A (en) * | 1989-07-03 | 1992-11-24 | General Electric Company | Hermetic package and packaged semiconductor chip having closely spaced leads extending through the package lid |
| US5299730A (en) * | 1989-08-28 | 1994-04-05 | Lsi Logic Corporation | Method and apparatus for isolation of flux materials in flip-chip manufacturing |
| US5504035A (en) * | 1989-08-28 | 1996-04-02 | Lsi Logic Corporation | Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate |
| US5489804A (en) * | 1989-08-28 | 1996-02-06 | Lsi Logic Corporation | Flexible preformed planar structures for interposing between a chip and a substrate |
| US5834799A (en) * | 1989-08-28 | 1998-11-10 | Lsi Logic | Optically transmissive preformed planar structures |
| US5200362A (en) * | 1989-09-06 | 1993-04-06 | Motorola, Inc. | Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film |
| US5108785A (en) * | 1989-09-15 | 1992-04-28 | Microlithics Corporation | Via formation method for multilayer interconnect board |
| US5293072A (en) * | 1990-06-25 | 1994-03-08 | Fujitsu Limited | Semiconductor device having spherical terminals attached to the lead frame embedded within the package body |
| JPH0462865A (ja) * | 1990-06-25 | 1992-02-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US5060844A (en) * | 1990-07-18 | 1991-10-29 | International Business Machines Corporation | Interconnection structure and test method |
| US5298685A (en) * | 1990-10-30 | 1994-03-29 | International Business Machines Corporation | Interconnection method and structure for organic circuit boards |
| US5129142A (en) * | 1990-10-30 | 1992-07-14 | International Business Machines Corporation | Encapsulated circuitized power core alignment and lamination |
| US5162257A (en) * | 1991-09-13 | 1992-11-10 | Mcnc | Solder bump fabrication method |
| US5345056A (en) * | 1991-12-12 | 1994-09-06 | Motorola, Inc. | Plasma based soldering by indirect heating |
| US5214000A (en) * | 1991-12-19 | 1993-05-25 | Raychem Corporation | Thermal transfer posts for high density multichip substrates and formation method |
| US5208729A (en) * | 1992-02-14 | 1993-05-04 | International Business Machines Corporation | Multi-chip module |
| US5788143A (en) * | 1992-04-08 | 1998-08-04 | International Business Machines Corporation | Solder particle deposition |
| US5343366A (en) * | 1992-06-24 | 1994-08-30 | International Business Machines Corporation | Packages for stacked integrated circuit chip cubes |
| JPH0828583B2 (ja) * | 1992-12-23 | 1996-03-21 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 多層プリント回路基板およびその製作方法、およびボール・ディスペンサ |
| DE4319876A1 (de) * | 1993-02-26 | 1994-09-01 | Siemens Ag | Verfahren zum Befestigen einer Hybrid-Schaltung auf einer Leiterplatte |
| US5275330A (en) * | 1993-04-12 | 1994-01-04 | International Business Machines Corp. | Solder ball connect pad-on-via assembly process |
| US5442852A (en) * | 1993-10-26 | 1995-08-22 | Pacific Microelectronics Corporation | Method of fabricating solder ball array |
| US5591941A (en) * | 1993-10-28 | 1997-01-07 | International Business Machines Corporation | Solder ball interconnected assembly |
| US5435480A (en) * | 1993-12-23 | 1995-07-25 | International Business Machines Corporation | Method for filling plated through holes |
| USRE36442E (en) * | 1994-01-26 | 1999-12-14 | Emulation Technology, Inc. | Adapter which emulates ball grid array packages |
| US5418471A (en) * | 1994-01-26 | 1995-05-23 | Emulation Technology, Inc. | Adapter which emulates ball grid array packages |
| US5435482A (en) * | 1994-02-04 | 1995-07-25 | Lsi Logic Corporation | Integrated circuit having a coplanar solder ball contact array |
| US5431332A (en) * | 1994-02-07 | 1995-07-11 | Motorola, Inc. | Method and apparatus for solder sphere placement using an air knife |
| JP3528264B2 (ja) * | 1994-08-19 | 2004-05-17 | ソニー株式会社 | ソルダーボールのマウント装置 |
| JP2916086B2 (ja) * | 1994-10-28 | 1999-07-05 | 株式会社日立製作所 | 電子部品の実装方法 |
| US5744752A (en) * | 1995-06-05 | 1998-04-28 | International Business Machines Corporation | Hermetic thin film metallized sealband for SCM and MCM-D modules |
| US6939173B1 (en) | 1995-06-12 | 2005-09-06 | Fci Americas Technology, Inc. | Low cross talk and impedance controlled electrical connector with solder masses |
| TW267265B (en) * | 1995-06-12 | 1996-01-01 | Connector Systems Tech Nv | Low cross talk and impedance controlled electrical connector |
| US5685477A (en) * | 1995-06-28 | 1997-11-11 | Intel Corporation | Method for attaching and handling conductive spheres to a substrate |
| US5872051A (en) * | 1995-08-02 | 1999-02-16 | International Business Machines Corporation | Process for transferring material to semiconductor chip conductive pads using a transfer substrate |
| US5782399A (en) * | 1995-12-22 | 1998-07-21 | Tti Testron, Inc. | Method and apparatus for attaching spherical and/or non-spherical contacts to a substrate |
| US5770889A (en) * | 1995-12-29 | 1998-06-23 | Lsi Logic Corporation | Systems having advanced pre-formed planar structures |
| JP3346695B2 (ja) * | 1996-02-23 | 2002-11-18 | 京セラ株式会社 | 半導体素子収納用パッケージの製造方法 |
| JP3116273B2 (ja) * | 1996-04-26 | 2000-12-11 | 日本特殊陶業株式会社 | 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体 |
| DE19758547B4 (de) * | 1996-05-17 | 2005-01-20 | National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara | Halbleiterbaustein |
| US6024584A (en) * | 1996-10-10 | 2000-02-15 | Berg Technology, Inc. | High density connector |
| US6093035A (en) * | 1996-06-28 | 2000-07-25 | Berg Technology, Inc. | Contact for use in an electrical connector |
| US5762258A (en) * | 1996-07-23 | 1998-06-09 | International Business Machines Corporation | Method of making an electronic package having spacer elements |
| US6241535B1 (en) | 1996-10-10 | 2001-06-05 | Berg Technology, Inc. | Low profile connector |
| US6042389A (en) * | 1996-10-10 | 2000-03-28 | Berg Technology, Inc. | Low profile connector |
| SG71046A1 (en) | 1996-10-10 | 2000-03-21 | Connector Systems Tech Nv | High density connector and method of manufacture |
| US6139336A (en) * | 1996-11-14 | 2000-10-31 | Berg Technology, Inc. | High density connector having a ball type of contact surface |
| US5787580A (en) * | 1996-11-19 | 1998-08-04 | Lg Information & Communications, Ltd. | Method for making radio-frequency module by ball grid array package |
| US6098283A (en) * | 1996-12-19 | 2000-08-08 | Intel Corporation | Method for filling vias in organic, multi-layer packages |
| US5936846A (en) * | 1997-01-16 | 1999-08-10 | Ford Global Technologies | Optimized solder joints and lifter pads for improving the solder joint life of surface mount chips |
| JPH10275966A (ja) * | 1997-01-30 | 1998-10-13 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
| JP3173410B2 (ja) * | 1997-03-14 | 2001-06-04 | 松下電器産業株式会社 | パッケージ基板およびその製造方法 |
| US6833613B1 (en) * | 1997-12-18 | 2004-12-21 | Micron Technology, Inc. | Stacked semiconductor package having laser machined contacts |
| US6620731B1 (en) * | 1997-12-18 | 2003-09-16 | Micron Technology, Inc. | Method for fabricating semiconductor components and interconnects with contacts on opposing sides |
| US6013877A (en) * | 1998-03-12 | 2000-01-11 | Lucent Technologies Inc. | Solder bonding printed circuit boards |
| JP3447961B2 (ja) * | 1998-08-26 | 2003-09-16 | 富士通株式会社 | 半導体装置の製造方法及び半導体製造装置 |
| US6400018B2 (en) | 1998-08-27 | 2002-06-04 | 3M Innovative Properties Company | Via plug adapter |
| US6100175A (en) | 1998-08-28 | 2000-08-08 | Micron Technology, Inc. | Method and apparatus for aligning and attaching balls to a substrate |
| US6595408B1 (en) | 1998-10-07 | 2003-07-22 | Micron Technology, Inc. | Method of attaching solder balls to BGA package utilizing a tool to pick and dip the solder ball in flux prior to placement |
| US6268275B1 (en) * | 1998-10-08 | 2001-07-31 | Micron Technology, Inc. | Method of locating conductive spheres utilizing screen and hopper of solder balls |
| FR2789541B1 (fr) * | 1999-02-05 | 2001-03-16 | Novatec Sa Soc | Procede de realisation de modules electroniques a connecteur a billes ou a preformes integre brasables sur circuit imprime et dispositif de mise en oeuvre |
| US6462414B1 (en) * | 1999-03-05 | 2002-10-08 | Altera Corporation | Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad |
| US6386433B1 (en) * | 1999-08-24 | 2002-05-14 | Kulicke & Soffa Investments, Inc. | Solder ball delivery and reflow apparatus and method |
| US6452117B2 (en) | 1999-08-26 | 2002-09-17 | International Business Machines Corporation | Method for filling high aspect ratio via holes in electronic substrates and the resulting holes |
| US6186392B1 (en) | 2000-01-21 | 2001-02-13 | Micron Technology, Inc. | Method and system for forming contacts on a semiconductor component by aligning and attaching ferromagnetic balls |
| US6589594B1 (en) * | 2000-08-31 | 2003-07-08 | Micron Technology, Inc. | Method for filling a wafer through-via with a conductive material |
| US7271491B1 (en) * | 2000-08-31 | 2007-09-18 | Micron Technology, Inc. | Carrier for wafer-scale package and wafer-scale package including the carrier |
| EP1332654B1 (en) * | 2000-11-10 | 2005-01-12 | Unitive Electronics, Inc. | Methods of positioning components using liquid prime movers and related structures |
| US6863209B2 (en) | 2000-12-15 | 2005-03-08 | Unitivie International Limited | Low temperature methods of bonding components |
| US6479321B2 (en) * | 2001-03-23 | 2002-11-12 | Industrial Technology Research Institute | One-step semiconductor stack packaging method |
| US20030080174A1 (en) * | 2001-10-31 | 2003-05-01 | Kennedy Craig M. | Header for surface mount between parallel circuit boards |
| US7531898B2 (en) * | 2002-06-25 | 2009-05-12 | Unitive International Limited | Non-Circular via holes for bumping pads and related structures |
| US6960828B2 (en) | 2002-06-25 | 2005-11-01 | Unitive International Limited | Electronic structures including conductive shunt layers |
| US7547623B2 (en) | 2002-06-25 | 2009-06-16 | Unitive International Limited | Methods of forming lead free solder bumps |
| US20040088855A1 (en) * | 2002-11-11 | 2004-05-13 | Salman Akram | Interposers for chip-scale packages, chip-scale packages including the interposers, test apparatus for effecting wafer-level testing of the chip-scale packages, and methods |
| TWI225899B (en) * | 2003-02-18 | 2005-01-01 | Unitive Semiconductor Taiwan C | Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer |
| US7297003B2 (en) * | 2003-07-16 | 2007-11-20 | Gryphics, Inc. | Fine pitch electrical interconnect assembly |
| US7537461B2 (en) * | 2003-07-16 | 2009-05-26 | Gryphics, Inc. | Fine pitch electrical interconnect assembly |
| JP2007535094A (ja) * | 2003-07-16 | 2007-11-29 | グリフィクス インコーポレーティッド | 連動接触システムを備えた電気相互接続アセンブリ |
| US7345350B2 (en) * | 2003-09-23 | 2008-03-18 | Micron Technology, Inc. | Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias |
| US7101792B2 (en) * | 2003-10-09 | 2006-09-05 | Micron Technology, Inc. | Methods of plating via interconnects |
| US7316063B2 (en) * | 2004-01-12 | 2008-01-08 | Micron Technology, Inc. | Methods of fabricating substrates including at least one conductive via |
| US7427557B2 (en) * | 2004-03-10 | 2008-09-23 | Unitive International Limited | Methods of forming bumps using barrier layers as etch masks |
| US6976849B2 (en) * | 2004-04-12 | 2005-12-20 | Cardiac Pacemakers, Inc. | Pinless solder joint for coupling circuit boards |
| US7358174B2 (en) | 2004-04-13 | 2008-04-15 | Amkor Technology, Inc. | Methods of forming solder bumps on exposed metal pads |
| DE102004032706A1 (de) * | 2004-07-06 | 2006-02-02 | Epcos Ag | Verfahren zur Herstellung eines elektrischen Bauelements und das Bauelement |
| US7446399B1 (en) | 2004-08-04 | 2008-11-04 | Altera Corporation | Pad structures to improve board-level reliability of solder-on-pad BGA structures |
| JP4555119B2 (ja) * | 2005-02-22 | 2010-09-29 | アルプス電気株式会社 | 面実装型電子回路ユニット |
| US20060205170A1 (en) * | 2005-03-09 | 2006-09-14 | Rinne Glenn A | Methods of forming self-healing metal-insulator-metal (MIM) structures and related devices |
| US7781324B2 (en) * | 2005-06-30 | 2010-08-24 | Brother Kogyo Kabushiki Kaisha | Method of producing wire-connection structure, and wire-connection structure |
| US7932615B2 (en) * | 2006-02-08 | 2011-04-26 | Amkor Technology, Inc. | Electronic devices including solder bumps on compliant dielectric layers |
| US7674701B2 (en) | 2006-02-08 | 2010-03-09 | Amkor Technology, Inc. | Methods of forming metal layers using multi-layer lift-off patterns |
| WO2007109608A2 (en) | 2006-03-20 | 2007-09-27 | Gryphics, Inc. | Composite contact for fine pitch electrical interconnect assembly |
| GB0717054D0 (en) * | 2007-09-01 | 2007-10-17 | Eastman Kodak Co | Patterning method |
| US20090279275A1 (en) * | 2008-05-09 | 2009-11-12 | Stephen Peter Ayotte | Method of attaching an integrated circuit chip to a module |
| KR100968977B1 (ko) * | 2008-10-17 | 2010-07-14 | 삼성전기주식회사 | 무수축 세라믹 기판 및 무수축 세라믹 기판의 제조 방법 |
| US8366485B2 (en) | 2009-03-19 | 2013-02-05 | Fci Americas Technology Llc | Electrical connector having ribbed ground plate |
| US8969734B2 (en) | 2009-04-01 | 2015-03-03 | Advanced Interconnections Corp. | Terminal assembly with regions of differing solderability |
| US8119926B2 (en) * | 2009-04-01 | 2012-02-21 | Advanced Interconnections Corp. | Terminal assembly with regions of differing solderability |
| EP2624034A1 (en) | 2012-01-31 | 2013-08-07 | Fci | Dismountable optical coupling device |
| USD718253S1 (en) | 2012-04-13 | 2014-11-25 | Fci Americas Technology Llc | Electrical cable connector |
| USD727268S1 (en) | 2012-04-13 | 2015-04-21 | Fci Americas Technology Llc | Vertical electrical connector |
| USD727852S1 (en) | 2012-04-13 | 2015-04-28 | Fci Americas Technology Llc | Ground shield for a right angle electrical connector |
| US9257778B2 (en) | 2012-04-13 | 2016-02-09 | Fci Americas Technology | High speed electrical connector |
| US8944831B2 (en) | 2012-04-13 | 2015-02-03 | Fci Americas Technology Llc | Electrical connector having ribbed ground plate with engagement members |
| USD751507S1 (en) | 2012-07-11 | 2016-03-15 | Fci Americas Technology Llc | Electrical connector |
| US9543703B2 (en) | 2012-07-11 | 2017-01-10 | Fci Americas Technology Llc | Electrical connector with reduced stack height |
| USD745852S1 (en) | 2013-01-25 | 2015-12-22 | Fci Americas Technology Llc | Electrical connector |
| CN103153001B (zh) * | 2013-02-05 | 2016-11-16 | 浙江宇视科技有限公司 | 一种pcb板加工方法 |
| USD720698S1 (en) | 2013-03-15 | 2015-01-06 | Fci Americas Technology Llc | Electrical cable connector |
| US9997554B2 (en) * | 2014-12-24 | 2018-06-12 | Stmicroelectronics Pte Ltd | Chip scale package camera module with glass interposer having lateral conductive traces between a first and second glass layer and method for making the same |
| US9721919B2 (en) | 2015-12-14 | 2017-08-01 | International Business Machines Corporation | Solder bumps formed on wafers using preformed solder balls with different compositions and sizes |
| CN107105572B (zh) * | 2017-05-10 | 2023-04-14 | 华勤技术股份有限公司 | 一种竖直焊脚结构 |
| CN113677102B (zh) * | 2020-05-13 | 2023-02-21 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板的制备方法以及电路板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3868724A (en) * | 1973-11-21 | 1975-02-25 | Fairchild Camera Instr Co | Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier |
| JPS54126960A (en) * | 1978-03-24 | 1979-10-02 | Suwa Seikosha Kk | Circuit board |
| JPS58118131A (ja) * | 1981-12-29 | 1983-07-14 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | ボンデイング方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3871015A (en) * | 1969-08-14 | 1975-03-11 | Ibm | Flip chip module with non-uniform connector joints |
| US4332341A (en) * | 1979-12-26 | 1982-06-01 | Bell Telephone Laboratories, Incorporated | Fabrication of circuit packages using solid phase solder bonding |
| US4708281A (en) * | 1982-02-16 | 1987-11-24 | Rca Corporation | Apparatus and method for applying solder flux to a printed circuit board |
| US4412642A (en) * | 1982-03-15 | 1983-11-01 | Western Electric Co., Inc. | Cast solder leads for leadless semiconductor circuits |
-
1986
- 1986-10-08 DE DE8686430037T patent/DE3684602D1/de not_active Expired - Fee Related
- 1986-10-08 EP EP86430037A patent/EP0263222B1/en not_active Expired
-
1987
- 1987-05-15 JP JP62117261A patent/JPS6398186A/ja active Granted
- 1987-10-07 US US07/106,094 patent/US4830264A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3868724A (en) * | 1973-11-21 | 1975-02-25 | Fairchild Camera Instr Co | Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier |
| JPS54126960A (en) * | 1978-03-24 | 1979-10-02 | Suwa Seikosha Kk | Circuit board |
| JPS58118131A (ja) * | 1981-12-29 | 1983-07-14 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | ボンデイング方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0332460U (ja) * | 1989-08-04 | 1991-03-29 | ||
| CN103140027A (zh) * | 2011-11-22 | 2013-06-05 | 金绽科技股份有限公司 | 电路板模块及其堆栈和制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3684602D1 (de) | 1992-04-30 |
| JPH0410240B2 (ja) | 1992-02-24 |
| US4830264A (en) | 1989-05-16 |
| EP0263222B1 (en) | 1992-03-25 |
| EP0263222A1 (en) | 1988-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6398186A (ja) | はんだ端子形成方法 | |
| JP3202903B2 (ja) | 基板上にソルダ・ボールを形成する方法 | |
| US6127204A (en) | Column grid array or ball grid array pad on via | |
| KR910007103B1 (ko) | 도선형성 및 도선 없는 부품에 도선을 접착시키는 방법 | |
| US5641113A (en) | Method for fabricating an electronic device having solder joints | |
| JP3320979B2 (ja) | デバイスをデバイス・キャリヤ上に直接実装する方法 | |
| US5477419A (en) | Method and apparatus for electrically connecting an electronic part to a circuit board | |
| EP0473929B1 (en) | Method of forming a thin film electronic device | |
| JPH0945805A (ja) | 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法 | |
| JPH098447A (ja) | チップ実装回路カード構造 | |
| EP0678232A1 (en) | PLATED FLEXIBLE LADDER. | |
| JPH06232561A (ja) | 多層プリント回路基板またはカードおよびその製作方法、およびボール・ディスペンサ | |
| KR980012316A (ko) | 반도체 장치 및 그 제조 방법 | |
| US5115964A (en) | Method for bonding thin film electronic device | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| US7241640B1 (en) | Solder ball assembly for a semiconductor device and method of fabricating same | |
| WO2007080863A1 (ja) | 半導体装置、該半導体装置を実装するプリント配線基板、及びそれらの接続構造 | |
| JP2000040713A (ja) | 半導体パッケージの製造方法 | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| JPS63104397A (ja) | はんだ隆起体形成方法 | |
| KR100665288B1 (ko) | 플립칩 패키지 제조방법 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP2002057242A (ja) | エリアアレイ型半導体パッケージ | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JP2904274B2 (ja) | Ｌｓｉパッケージの実装方法 |