DE19758547B4 - Halbleiterbaustein - Google Patents

Halbleiterbaustein Download PDF

Info

Publication number
DE19758547B4
DE19758547B4 DE19758547A DE19758547A DE19758547B4 DE 19758547 B4 DE19758547 B4 DE 19758547B4 DE 19758547 A DE19758547 A DE 19758547A DE 19758547 A DE19758547 A DE 19758547A DE 19758547 B4 DE19758547 B4 DE 19758547B4
Authority
DE
Germany
Prior art keywords
substrate
solder
dimensions
circuit chip
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19758547A
Other languages
English (en)
Inventor
Shaw Wei Cupertino Lee
Hem P. Fremont Takiar
Ranjan J. San Jose Mathew
Hee Jhin San Jose Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/649,395 external-priority patent/US5783866A/en
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Priority to DE19719983A priority Critical patent/DE19719983C2/de
Priority claimed from DE19719983A external-priority patent/DE19719983C2/de
Application granted granted Critical
Publication of DE19758547B4 publication Critical patent/DE19758547B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft einen Halbleiterbaustein mit einem Substrat, das einen integrierten Schaltkreischip trägt, der über Bonddrähte mit entsprechenden Lötkugeln elektrisch verbunden ist, die sich auf der dem Schaltkreischip abgewandten Seite des Substrats befinden, das mit Durchtrittsöffnungen versehen ist, die auf der Seite der Lötkugeln mit einem metallischen, mit der zugehörigen Lötkugel verlöteten Kragen versehen und mit dem Lot der Lötkugeln gefüllt sind, wobei die Durchtrittsöffnungen auf der den Schaltkreischip tragenden Seite des Substrats von metallischen, mit dem Lot der jeweiligen Lötkugel verlöteten Kappen abgedeckt sind, wobei die Bonddrähte mit den Kappen verlötet sind.

Description

  • Die Erfindung betrifft einen Halbleiterbaustein (BGA) nach dem Oberbegriff des Anspruch 1, wie er aus der JP 05144995 A bekannt ist.
  • Die Veröffentlichung "Ball Grid Array Technology" von John H. Lau, McGraw-Hill-Verlag, 1995, beschreibt die wachsende Verwendung der Kugelmatrixtechnik unter Angabe der zahlreichen Vorteile beispielsweise gegenüber der Stiftmatrixtechnik, vgl. z.B. Seiten xiii bis xvi. Zu diesen Vorteilen gehören verringerte Koplanaritätsprobleme (keine Leiter), verringerte Plazierungsprobleme (Selbstzentrierung), verringerte Pastendruckprobleme, verringerte Handhabungsprobleme (keine beschädigten Leiter), geringes Profil (kleinere Abmessung), besseres elektrisches Verhalten, besseres thermisches Verhalten, bessere Packungsausbeute, bessere Platinenausbeute, höhere Verdrahtungsdichte, Hohlraumaufwärts- oder -abwärtsoptionen, Mehrlagenverdrahtungsoptionen, höhere Anzahl von Eingängen/Ausgängen für eine gegebene Abmessung, kürzere Bonddrähte, leichtere Erstreckbarkeit auf Multichipmodule und schnellerer Konstruktions/Produktionszyklus.
  • In einer typischen kunststoffumhüllten Kugelmatrixkomponente wird als Substrat eine gedruckte Schaltungsplatine aus einem Material wie Triazinbismaleimid-(BT)-Harz oder Keramik (Al2O3). Ein integrierter Siliciumschaltkreis-(IC)-Chip ist auf einer Seite eines solchen Substrats vorgesehen, während sich auf der entgegengesetzten Seite desselben Lotkugeln befinden, wobei der IC-Chip durch eine Vergußgasse eingekapselt ist.
  • Eine elektrische Verbindung vom Chip zu den Lotkugeln erfolgt mittels Bonddrähten, die den Chip mit Leitern auf der Oberfäche des Substrats, von den Leitern zu Spuren und dann durch Durchkontaktierungen zur entgegengesetzten Seite des Substrats, an der andere Spuren vorgesehen sind, und dann mit den Lotkugeln verbinden.
  • Gegenwärtig wird die BGA-Technik bei der Herstellung hauptsächlich solcher Bausteinen eingesetzt, die eine große Zahl von Eingängen und Ausgängen aufweisen. Beispielsweise sind BGA-Bausteinen in der Halbleiterindustrie erhältlich, die 119, 169, 225, 256, 313, 352, 420 oder 625 Kugeln aufweisen. Obwohl Bausteinen mit einer niedrigeren Anzahl von Eingängen und Ausgängen die große Masse der gegenwärtigen Halbleiterproduktion ausmachen, hat sich die Herstellung solcher Bausteinen in BGA-Technik als teuer erwiesen. Wenn BT verwendet wird, entfällt ein großer Teil dieser Kosten, beispielsweise vielleicht 50% der Materialkosten der gesamten Bausteine, auf das BT-Substrat.
  • Typischerweise wird BT oder Keramik in Form einzelner Elemente mit Abmessungen von beispielsweise 45 × 187,5 mm vorgesehen. Es obliegt dann dem Hersteller der BGA-Bausteinen, solche Bausteinen so auszulegen, daß die maximale Fläche des Elements ausgenutzt wird. Dann werden die fertiggestellten Bausteine vereinzelt, wobei das Überschußmaterial abgetrennt wird.
  • Ein erheblicher Teil des Ausgangselements bei der Herstellung des Bausteins bleibt unbenutzt und wird somit verschwendet. Beim gegenwärtigen Stand wird tatsächlich nur 60 bis 80% der Fläche eines solchen Ausgangselementes bei der Herstellung von Bausteinen ausgenutzt, während der Rest weggeworfen werden muß.
  • Da das Material des Substrats einen erheblichen Teil der Kosten des Bausteins ausmacht, wäre es deshalb vorteilhaft, jenen Teil des Ausgangselements minimal zu halten, der nicht tatsächlich für die Fabrikation von BGA-Bausteinen ausgenutzt wird, so daß die Gesamtkosten verrringert werden können, um eine Produktion von Bausteinen mit niedriger Anzahl von Eingängen und Ausgängen zu ermöglichen.
  • Aus EP 0 702 404 A2 , 1A, 1B, ist ein Halbleiterbaustein der eingangs genannten Art bekannt, bei dem ein mehrschichtiges Substrat aus einer Trägerfolie, einer metallischen Verdrahtungsfolie und einer damit verklebten Verstärkungsplatte vorgesehen ist, wobei ein Halbleiterchip, in einer Ausnehmung der Verstärkungsplatte angeordnet, einerseits an einem mit der Verstärkungsplatte verklebten Wärmeableiter befestigt und andererseits über seine Rückseite mit der Verdrahtungsfolie elektrisch verbunden ist. Hierbei sind matrixartig Lotkugeln auf der dem Halbleiterchip abgekehrten Seite der Trägerfolie vorgesehen. In der Trägerfolie befinden sich Durchtrittsöffnungen, die mittels der Verdrahtungsfolien plattiert sind, die auf der dem Halbleiterchip abgewandten Seite der Trägerfolie Kragen bildet. Die gesamte Verdrahtungsfolie ist goldplattiert, wobei das Lot der Lotkugeln sich in plattierte Durchtrittsöffnungen in der Trägerfolie erstreckt und mit der Plattierung und dem Kragen zur Sicherstellung der elektrischen Kontaktierung verlötet ist. Derartige Halbleiterbausteine besitzen einen sehr komplizierten Aufbau, der zudem relativ viel Gold benötigt.
  • Aus der JP 03262186 A ist es bekannt, das parallel zu einer Platine ausgerichtete freie Ende eines seitlichen Anschlußbeinchens eines Halbleiterbausteins mit einer fladenförmigen Lötmasse zu verbinden, unter der sich eine Platinendurchlochung befindet. In die Platinendurchlochung ist ein metallischer Zylinder eingesetzt, der auf der dem Halbleiterbaustein zugeordneten Seite durch ein Plättchen verschlossen ist. Das Plättchen verhindert, daß Lot in den Zylinder eindringt.
  • In Durchlochungen einer Platine eingesetzte metallische Zylinder sind auch aus der US 5 275 330 bekannt. Die Zylinder werden von einer Seite mit Lot gefüllt und ein Halbleiterbaustein, der an seiner der Platine zugewandten Oberfläche Lötkugeln aufweist, wird auf aus den Zylindern überstehendes Lot aufgesetzt.
  • Schließlich ist aus der US 4 830 264 eine Platine mit einer auf einer Oberfläche davon angeordneten Leiterbahn bekannt, die zu einem auf der Oberfläche angeordneten Halbleiterbaustein geführt ist und durch deren kreisscheibenförmig gebildetes freies Ende sich eine Durchlochung bis zur gegenüberliegenden Oberfläche der Platine erstreckt. In die Durchlochung ist ein metallischer Zylinder eingesetzt, der mit Lot gefüllt ist und an dessen der Leiterbahn abgewandter Oberfläche eine Lötkugel zum Aufsetzen auf eine weitere Platine vorgesehen ist.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, einen Halbleiterbaustein nach dem Oberbegriff des Anspruchs 1 zu schaffen, der bei durch ein Substrat zu Höckern hindurchgeführten Verbindungen einen einfacheren Aufbau aufweist.
  • Diese Aufgabe wird entsprechend den Merkmalen des Anspruchs 1 gelöst und gleichzeitig Platz eingespart.
  • Weitere Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.
    •
  • Die Erfindung wird nachstehend anhand von in den beigefügten Abbildungen dargestellten Ausführungsbeispielen näher erläutert. Hierbei zeigen die 6 bis 13 Durchtrittsöffnungen gemäß Anspruch 1.
  • 1 zeigt eine Draufsicht auf ein Substrat mit BGA-Bausteinen, die darauf ausgebildet sind.
  • 2 zeigt einen Schnitt gemäß der Linie 4-4 von 1 zur Darstellung eines Bausteins mit Kugeln und einem integrierten Schaltkreischip auf einander abgekehrten Seiten des Substrats.
  • 3 zeigt einen Schnitt eines Bausteins ähnlich dem von 2, jedoch unter Verwendung von gestapelten Substraten.
  • 4 zeigt einen Schnitt eines Bausteins, der Kugeln und einen integrierten Schaltkreischip auf derselben Seite des Substrats trägt.
  • 5 zeigt einen Schnitt eines Bausteins mit einem Substrat und einem Leiterrahmen.
  • 6 zeigt einen Schnitt eines Bausteins mit Darstellung der Verbindung von Kugeln und integriertem Schaltkreischip mittels dargestellten Durchgangsöffnungen im Substrat.
  • 7 zeigt eine Draufsicht auf eine Platte, die aus Substraten für Bausteine nach 6 besteht.
  • 8 zeigt eine detaillierte Ansicht einer Ausführungsform der Kugelstruktur des Bausteins nach 6.
  • 9 zeigt eine Kugelstruktur des Bausteins alternativ zur 6.
  • 10 und 11 illustrieren ein Verfahren zur Bildung einer Kugelmatrixanordnung nach 8.
  • 12 und 13 illustrieren ein Verfahren zur Bildung der Kugelmatrixanordnung nach 9.
  • Eine Platte 20 aus Substratmaterial, beispielsweise aus BT oder Keramik (Al2O3) weist, wie in 1 dargestellt, V-Nuten 22 auf, die die Platte 20 in Substrate 24 von BGA-Bausteinen 26 von im wesentlichen gleicher Größe unterteilen. Gemäß 2 befindet sich auf jedem Substrat 24 ein integrierter Schaltkreischip 28, der über Bonddrähte 29 über entsprechende leitende Spuren und Durchkontaktierungen mit Lotkugeln 30 auf dem Substrat 24 verbunden ist, wobei sich die Lotkugeln 30 auf der dem Schaltungschip 28 abgekehrten Seite des Substrats 24 befinden. Der Schaltkreischip 28 und die Bonddrähte 29 sind durch Vergußmaterial 32 eingekapselt.
  • Die BGA-Bausteine 26 können ohne weiteres voneinander getrennt werden, indem die Platte 20 längs der V-Nuten 22 gebrochen wird, da letzere Sollbruchstellen darstellen. Die Platte 20 kann stattdessen auch mit anderen Sollbruchstellen versehen werden, beispielsweise mit Durchbrüchen in der Platte 20.
  • Durch Bemessen jedes Substrats 24 derart, daß es im wesentlichen den Abmessungen des herzustellenden BGA-Bausteins 26 entspricht, und durch Vorsehen einer Platte 20, deren Abmessungen durch die Vielzahl solcher Substrate 24 bestimmt ist, wird sichergestellt, daß im wesentlichen die gesamte Platte 20, die einen relativ teuren Teil der resultierenden Bausteine 26 darstellt, für die Fabrikation von BGA-Bausteinen ausgenutzt wird. Somit verbleibt kein Abfall an Substratmaterial nach Vereinzeln der BGA-Bausteinen 26.
  • Die Platte 20 kann eine sehr viel größere Anzahl als die in 1 gezeigten vier Substrate 24 ebenso wie eine wesentlich größere Anzahl an Lotkugeln 30 pro Substrat 24 aufweisen.
  • Der BGA-Bausteine 40 von 3 umfaßt eine Platte 42, in diesem Falle aus zwei Rücken an Rücken liegenden Platten 43, 44 bestehend, welche jeweils mit V-Nuten 46 bzw. 48 versehen sind. Die V-Nuten 46, 48 begrenzen einzelne zweischichtige Substrate 50 eines BGA-Bausteins 52. Der Schaltkreischip 54 befindet sich auf einer Seite des Substrats 50, während sich die Kugeln 56 des BGA-Bausteins 52 auf der dem Schaltkreischip 54 abgekehrten Seite des Substrats 50 befinden. In diesem Falle können Durchkontaktierungen und zusätzliche Schichten von Spuren vorgesehen werden, wobei die Schaltkreischips 54 mit Vergußmasse 58 verkapselt werden. Die BGA-Bausteine 52 können ohne weiteres vereinzelt werden, d.h. ohne weiteres durch Brechen der Platte 42 längs der V-Nuten 46, 48 voneinander getrennt werden.
  • Bei dem BGA-Baustein von 4 wird ein Substrat 62 verwendet, das aus einem Abschnitt einer Platte 64 aus Substratmaterial besteht. In diesem Falle befinden sich jedoch die Lotkugeln 66 und der Halbleiterchip 68 auf derselben Seite des Substrats 62.
  • Gemäß 5 werden Leiterrahmen 70 als Segmente einer Platte verwendet, wobei die Leiterrahmen 70 auf einer Lotmaske 72 mit benach barten Lotkugeln 74 mit entsprechenden V-Nuten 76 zur Vereinzelung einzelner BGA-Bausteine 78 angeordnet sind.
  • Der BGA-Baustein 80, vgl. 6 und 7, umfaßt ein Substrat 82, durch das sich eine Mehrzahl von Durchbrüchen 84 von einer Seite zur anderen erstreckt. Das Substrat 82 nimmt die Stelle eines Leiterrahmens ein. Leiterspuren 86 sind auf einer Seite des Substrats 82 vorgesehen, über denen sich ein Dielektrikum 88 befindet, während ein Schaltkreischip 90 auf dem Dielektrikum 88 angeordnet ist. Metallisierungskappen 92 liegen über den entsprechenden Durchbrüchen 84. Bonddrähte 94 verbinden den Schaltkreischip 90 mit den Metallisierungskappen 92. Die Durchbrüche 84 können entweder durch Durchplattieren oder durch Füllen der Durchbrüche mit leitender Paste leitend gemacht sein. Das Substrat 82 ist wiederum Teil einer großen Platte 96 (7), die entsprechend der Größe der einzelnen Substrate 82 begrenzt und dimensioniert ist.
  • Gemäß 8 befindet sich eine leitende Auskleidung 98 in dem Durchbruch 84, die einen radialen Kragen 100 aufweist, der sich längs einer Oberfläche des Substrat 82 erstreckt. Eine leitende Ringstruktur 102 ist auf der entgegengesetzten Seite des Substrats 82 angeordnet, und auf einer solchen leitenden Ringstruktur 102 befindet sich die Metallisierungskappe 92. Lot 104 füllt die Bohrung 106 der Auskleidung 98, befindet sich auf der äußeren Oberfläche des radialen Kragens 100 der Auskleidung 98 und erstreckt sich in Kontakt mit der Metallisierungskappe 92. Die Substrate 82 können auf diese Weise vor Beginn der weiteren Fügung eines BGA-Bausteins mit Höckern versehen werden.
  • Bei der in 9 dargestellten Ausführungsform fehlt die Auskleidung, aber ein radialer Kragen 110 ist vorgesehen. In diesem Falle wird die Metallisierungskappe 92' in das Substrat 82' eingebettet, und wiederum erstreckt sich das Lot 112 durch den Durchbruch 84' des Substrats 82 und in Kontakt mit der Metallisierungskappe 92', und das Lot bildet auf der Seite des Substrat 82' gegenüber der Metallisierungskappe 92' einen Lothöcker.
  • Die Lotfüllung und die Höcker von 8 können entsprechend 10 und 11 gebildet werden, wobei ein Korpus aus erstarrtem Lot 120 nahe einem Ende des jeweiligen Durchbruchs 84 vorgesehen wird (d.h. nahe einem Ende des Kragens 100 der Auskleidung 98), der dann aufgeschmolzen wird. Der Durchbruch 84 und die Bohrung 106 der Auskleidung 98 sind so klein, daß infolge Kapillarwirkung das aufgeschmolzene Lot in die Bohrung 106 und in Kontakt mit der Metallisierungskappe 92 gesogen wird. Luftblasen 122 bewegen sich in entgegengesetzter Richtung, wenn das Lot die Bohrung 106 füllt. In ähnlicher Weise können die Füllung und der Höcker gemäß 9, wo keine Auskleidung vorgesehen ist, durch Aufschmelzen eines erstarrten Lotkorpus 123 an einem Ende des Durchbruchs 84' gebildet werden, wobei wiederum Kapillarwirkung das aufgeschmolzene Lot direkt in den Durchbruch 84' sowie in Kontakt mit der Metallisierungskappe 92' saugt (12 und 13).
  • Danach werden Leiterspuren und eine Oxidschicht aufgebracht, der Schaltkreischip wird plaziert und mit den bondbaren Metallisierungskappen, die in Kontakt mit dem leitenden Lot in den Durchbrüchen stehen, drahtgebondet. Die Überschichtung kann durch Siebdruck aufgebracht, mit konventionellen Formungsverfahren eingekapselt oder in gewünschter Dicke mit einer entsprechenden haftungsfreien Form aufgegossen werden. Die vorgeformten Höcker sind ausgelegt, um den Aufschmelz-/Beschichtungsbedingungen und -temperaturen standzuhalten. Die Formen können mit Aussparungen für die vorgeformten Höcker konstruiert werden. Die Dielektrikums-, Isolator- und Substratoberflächenmerkmale können so gewählt werden, daß maximale Adhäsion der Gießverbindung an dem Substrat erzielt wird. Nach Anbringen und Anhaften der Beschichtung werden die Substrate vereinzelt, indem zwischen den vorgeformten Höckern hindurch gesägt wird. Die Baugruppe kann vor der Vereinzelung beispielsweise durch Kontakt mit den vorgeformten Höckern getestet werden.
  • Man erzielt eine Platzersparnis, da Verbindungen anstatt peripher um das Substrat herum durch das Substrat hindurch zu den Höckern erfolgen.

Claims (5)

  1. Halbleiterbaustein mit einem Substrat (82), das einen integrierten Schaltkreischip (90) trägt, der über Bonddrähte (94) mit entsprechenden Lötkugeln elektrisch verbunden ist, die sich auf der dem Schaltkreischip (90) abgewandten Seite des Substrats (82) befinden, das mit Durchtrittsöffnungen (84) versehen ist, die auf der Seite der Lötkugeln mit einem metallischen, mit der zugehörigen Lötkugel verlöteten Kragen (100, 110) versehen und mit dem Lot (104, 112) der Lötkugeln gefüllt sind, dadurch gekennzeichnet, daß die Durchtrittsöffnungen (84) auf der den Schaltkreischip (90) tragenden Seite des Substrats (82) von metallischen, mit dem Lot (104 , 112) der jeweiligen Lötkugel verlöteten Kappen (92, 92') abgedeckt sind, wobei die Bonddrähte (94) mit den Kappen (92, 92') verlötet sind.
  2. Halbleiterbaustein nach Anspruch 1, dadurch gekennzeichnet, daß die Durchtrittsöffnungen (84) eine leitende Auskleidung (98) aufweisen.
  3. Halbleiterbaustein nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Kappe (92') im Substrat (82) eingebettet ist.
  4. Halbleiterbaustein nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Kappe (92) auf einen die Durchtrittsöffnung (84) umgebenden metallischen Kragen (102) auf der dem Schaltkreischip (90) zugewandten Seite des Substrats (82) aufgelötet ist.
  5. Halbleiterbaustein nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Substrat (82) aus Keramik oder Triazinbismaleimidharz besteht.
DE19758547A 1996-05-17 1997-05-13 Halbleiterbaustein Expired - Fee Related DE19758547B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19719983A DE19719983C2 (de) 1996-05-17 1997-05-13 Montageplatte für Halbleiterbausteine und Verfahren zur Herstellung hiervon

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US649395 1996-05-17
US08/649,395 US5783866A (en) 1996-05-17 1996-05-17 Low cost ball grid array device and method of manufacture thereof
DE19719983A DE19719983C2 (de) 1996-05-17 1997-05-13 Montageplatte für Halbleiterbausteine und Verfahren zur Herstellung hiervon

Publications (1)

Publication Number Publication Date
DE19758547B4 true DE19758547B4 (de) 2005-01-20

Family

ID=33542206

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19758547A Expired - Fee Related DE19758547B4 (de) 1996-05-17 1997-05-13 Halbleiterbaustein

Country Status (1)

Country Link
DE (1) DE19758547B4 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4830264A (en) * 1986-10-08 1989-05-16 International Business Machines Corporation Method of forming solder terminals for a pinless ceramic module
JPH03262186A (ja) * 1990-03-13 1991-11-21 Matsushita Electric Ind Co Ltd 印刷配線基板
US5275330A (en) * 1993-04-12 1994-01-04 International Business Machines Corp. Solder ball connect pad-on-via assembly process
EP0702404A2 (de) * 1994-09-14 1996-03-20 Nec Corporation Halbleiteranordnung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4830264A (en) * 1986-10-08 1989-05-16 International Business Machines Corporation Method of forming solder terminals for a pinless ceramic module
JPH03262186A (ja) * 1990-03-13 1991-11-21 Matsushita Electric Ind Co Ltd 印刷配線基板
US5275330A (en) * 1993-04-12 1994-01-04 International Business Machines Corp. Solder ball connect pad-on-via assembly process
EP0702404A2 (de) * 1994-09-14 1996-03-20 Nec Corporation Halbleiteranordnung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Ball Grid Array Technology", LAU John H., Mc Graw-Hill Verlag 1995, pp.xiii-xvi *
JP 05144995 A in Patent Abstracts of Japan *

Similar Documents

Publication Publication Date Title
DE68920767T2 (de) Halbleiterpackung.
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE2554965C2 (de)
DE69527473T2 (de) Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren
EP1412978B1 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE602004009821T2 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE69526895T2 (de) Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE3538933A1 (de) Leistungshalbleitermodul
DE10259221A1 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE19837336B4 (de) Verfahren zur Herstellung einer Platte von gekapselten integrierten Schaltkreisen und Form zum Kapseln eines plattenförmigen Substrats von integrierten Schaltkreisen
DE19929754C2 (de) Verguß einer bestückten Baugruppe mit vibrationsdämpfender Gießmasse
WO2003075347A2 (de) Elektronisches modul, nutzen mit zu vereinzelnden elektronischen modulen und verfahren zu deren herstellung
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
WO2004015770A1 (de) Mehrlagiger schaltungsträger und herstellung desselben
DE10229692A1 (de) Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
WO2006021191A1 (de) Halbleiterbauteil in flachleitertechnik mit einem halbleiterchip
DE102009044561A1 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers
DE102005003125A1 (de) Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE102018103979B4 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung
DE19820319B4 (de) Halbleiterbaustein
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
AC Divided out of

Ref document number: 19719983

Country of ref document: DE

Kind code of ref document: P

AC Divided out of

Ref document number: 19719983

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131203