DE19719983C2 - Montageplatte für Halbleiterbausteine und Verfahren zur Herstellung hiervon - Google Patents
Montageplatte für Halbleiterbausteine und Verfahren zur Herstellung hiervonInfo
- Publication number
- DE19719983C2 DE19719983C2 DE19719983A DE19719983A DE19719983C2 DE 19719983 C2 DE19719983 C2 DE 19719983C2 DE 19719983 A DE19719983 A DE 19719983A DE 19719983 A DE19719983 A DE 19719983A DE 19719983 C2 DE19719983 C2 DE 19719983C2
- Authority
- DE
- Germany
- Prior art keywords
- mounting plate
- semiconductor devices
- substrate
- substrates
- bga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
Die Erfindung betrifft eine Montageplatte für Halbleiterbau
steine (BGA) nach dem Oberbegriff des Anspruchs 1 und ein Verfahren zur
Herstellung hiervon.
Eine derartige Montageplatte für Halbleiterbausteine ist aus
EP 0 757 381 A2 bekannt, die in zu vereinzelnde, jeweils einen Halblei
terchip tragende Substrate unterteilt ist, bei der die einzelnen, mit
einer Montageplatte von Lötkugeln versehenen BGA- (Ball Grid Array)-Bau
steine durch Stanzen von der Montageplatte abgetrennt werden, wobei zu
gleich eine Anschlußleitung für einen Elektroplattiervorgang entfernt
wird. Das Stanzen erfordert allerdings die Halbleiterbausteine umgebende
Randbereiche auf der Montageplatte, die einen genügenden Platz für das
Stanzwerkwerk mit entsprechenden Toleranzen belassen, so daß die Halb
leiterbausteine ohne Gefahr für benachbarte durch Stanzen abgetrennt
werden können. Das Abtrennen von Substraten von einer Montageplatte mittels einer Rollklinge ist in der
DE 38 17 600 A1 offenbart.
Aufgabe der Erfindung ist es, eine Montageplatte nach dem
Oberbegriff des Anspruchs 1 und ein Verfahren zu ihrer Herstellung zu
schaffen, bei dem der Teil des Ausgangsmaterials, der nicht wirklich für
Halbleiterbausteine verwendet wird, minimal gehalten wird.
Diese Aufgabe wird entsprechend dem kennzeichnenden Teil des
Anspruchs 1 bzw. 2 gelöst.
Die Erfindung wird nachstehend anhand von in den beigefügten
Abbildungen dargestellten Ausführungsbeispielen näher erläutert.
Fig. 1 zeigt eine Draufsicht auf eine Montageplatte mit darauf
ausgebildeten Halbleiterbausteinen.
Fig. 2 zeigt einen Schnitt gemäß der Linie 4-4 von Fig. 1.
Fig. 3 zeigt einen Schnitt einer weiteren Ausführungsform einer
Montageplatte entsprechend derjenigen von Fig. 2.
Fig. 4 zeigt einen Schnitt einer dritten Ausführungsform einer
Montageplatte.
Fig. 5 zeigt einen Schnitt einer vierten Ausführungsform einer
Montageplatte mit einem Leiterrahmen.
Eine Montageplatte 20 aus Substratmaterial, beispielsweise aus
Triazinbismaleimid-Harz oder Keramik (Al2O3) weist, wie in Fig. 1 darge
stellt, V-Nuten 22 auf, die die Montageplatte 20 in Substrate 24 von
BGA-Bausteinen 26 von im wesentlichen gleicher Größe unterteilen. Gemäß
Fig. 2 befindet sich auf jedem Substrat 24 ein integrierter Schalt
kreischip 28, der über Bonddrähte 29 über entsprechende leitende Spuren
und Durchkontaktierungen mit Lotkugeln 30 auf dem Substrat 24 verbunden
ist, wobei sich die Lotkugeln 30 auf der dem Schaltkreischip 28 abge
kehrten Seite des Substrats 24 befinden. Der Schaltkreischip 28 und die
Bonddrähte 29 sind durch Vergußmaterial 32 eingekapselt.
Die BGA-Bausteine 26 können ohne weiteres voneinander getrennt
werden, indem die Montageplatte 20 längs der V-Nuten 22 gebrochen wird,
da letzere Sollbruchstellen darstellen. Die Montageplatte 20 kann statt
dessen auch mit anderen Sollbruchstellen versehen werden, beispielsweise
mit Durchbrüchen in der Montageplatte 20.
Durch Bemessen jedes Substrats 24 derart, daß es im wesentli
chen den Abmessungen des herzustellenden BGA-Bausteins 26 entspricht,
und durch Vorsehen einer Montageplatte 20, deren Abmessungen durch die
Vielzahl solcher Substrate 24 bestimmt ist, wird sichergestellt, daß im
wesentlichen die gesamte Montageplatte 20, die einen relativ teuren Teil
der resultierenden Bausteine 26 darstellt, für die Fabrikation von BGA-
Bausteinen ausgenutzt wird. Somit verbleibt kein Abfall an Substratmate
rial nach Vereinzeln der BGA-Bausteinen 26.
Die Montageplatte 20 kann eine sehr viel größere Anzahl als
die in Fig. 1 gezeigten vier Substrate 24 ebenso wie eine wesentlich
größere Anzahl an Lotkugeln 30 pro Substrat 24 aufweisen.
Der BGA-Bausteine 40 von Fig. 3 umfaßt eine Montageplatte 42,
in diesem Falle aus zwei Rücken an Rücken liegenden Platten 43, 44 be
stehend, welche jeweils mit V-Nuten 46 bzw. 48 versehen sind. Die V-Nuten
46, 48 begrenzen einzelne zweischichtige Substrate 50 eines BGA-Bau
steins 52. Der Schaltkreischip 54 befindet sich auf einer Seite des Sub
strats 50, während sich die Kugeln 56 des BGA-Bausteins 52 auf der dem
Schaltkreischip 54 abgekehrten Seite des Substrats 50 befinden. In die
sem Falle können Durchkontaktierungen und zusätzliche Schichten von Spu
ren vorgesehen werden, wobei die Schaltkreischips 54 mit Vergußmasse 58
verkapselt werden. Die BGA-Bausteine 52 können ohne weiteres vereinzelt
werden, d. h. ohne weiteres durch Brechen der Montageplatte 42 längs der
V-Nuten 46, 48 voneinander getrennt werden.
Bei dem BGA-Baustein 60 von Fig. 4 wird ein Substrat 62 ver
wendet, das aus einem Abschnitt einer Montageplatte 64 aus Substratmate
rial besteht. In diesem Falle befinden sich jedoch die Lotkugeln 66 und
der Halbleiterchip 68 auf derselben Seite des Substrats 62.
Gemäß Fig. 5 werden Leiterrahmen 70 als Segmente einer Monta
geplatte verwendet, wobei die Leiterrahmen 70 auf einer Lotmaske 72 mit
benachbarten Lotkugeln 74 mit entsprechenden V-Nuten 76 zur Vereinzelung
einzelner BGA-Bausteine 78 angeordnet sind.
Claims (2)
1. Montageplatte (20, 40, 60, 70, 80, 96) für Halbleiterbausteine, die in
einzelne Substrate (24, 43 + 44, 62, 70, 82), deren Abmessungen herzustellenden
Halbleiterbausteinen entsprechen, entsprechend einem Vielfachen der
Abmessungen der einzelnen Substrate (24, 43 + 44, 62, 70, 82) unterteilt sowie mit
einer Kugelmatrixanordnung versehen ist, wobei jedem Substrat (24, 43 + 44, 62, 70,
82) ein integrierter Schaltkreischip (28, 54, 68, 90) zugeordnet ist, der über
Bonddrähte (29, 94) und entsprechende leitende Spuren und gegebenenfalls
Durchkontaktierungen mit den Lötkugeln (30, 56) der Kugelmatrixanordnung
elektrisch zu verbinden ist, dadurch gekennzeichnet, daß die Substrate (24, 43+44,
62, 70, 82) durch Sollbruchstellen (22, 46/48, 76) voneinander getrennt sind.
2. Verfahren zum Herstellen einer Montageplatte (20, 40, 60, 70, 80, 96)
nach dem Oberbegriff von Anspruch 1, dadurch gekennzeichnet, daß die
Montageplatte (20, 40, 60, 70, 80, 96) mit Sollbruchstellen (22, 46/48, 76) versehen
wird, die die Montageplatte (20, 40, 60, 70, 80, 96) in einzelne Substrate (24,
43 + 44, 62, 70, 82) unterteilen.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19758547A DE19758547B4 (de) | 1996-05-17 | 1997-05-13 | Halbleiterbaustein |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/649,395 US5783866A (en) | 1996-05-17 | 1996-05-17 | Low cost ball grid array device and method of manufacture thereof |
DE19758547A DE19758547B4 (de) | 1996-05-17 | 1997-05-13 | Halbleiterbaustein |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19719983A1 DE19719983A1 (de) | 1997-11-20 |
DE19719983C2 true DE19719983C2 (de) | 2003-05-15 |
Family
ID=26042929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19719983A Expired - Fee Related DE19719983C2 (de) | 1996-05-17 | 1997-05-13 | Montageplatte für Halbleiterbausteine und Verfahren zur Herstellung hiervon |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19719983C2 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10129388B4 (de) * | 2001-06-20 | 2008-01-10 | Infineon Technologies Ag | Verfahren zur Herstellung eines elektronischen Bauteils |
DE602006021413D1 (de) * | 2006-07-14 | 2011-06-01 | Stmicroelectronics Ltd Malta | Gehäuse für MEMS Bauteile |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3817600A1 (de) * | 1987-05-26 | 1988-12-08 | Matsushita Electric Works Ltd | Halbleitervorrichtung |
US5241133A (en) * | 1990-12-21 | 1993-08-31 | Motorola, Inc. | Leadless pad array chip carrier |
US5357672A (en) * | 1993-08-13 | 1994-10-25 | Lsi Logic Corporation | Method and system for fabricating IC packages from laminated boards and heat spreader |
EP0702404A2 (de) * | 1994-09-14 | 1996-03-20 | Nec Corporation | Halbleiteranordnung |
EP0757381A2 (de) * | 1995-07-31 | 1997-02-05 | STMicroelectronics Limited | Herstellungsverfahren eines Kugelmatrixgehäuses |
-
1997
- 1997-05-13 DE DE19719983A patent/DE19719983C2/de not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3817600A1 (de) * | 1987-05-26 | 1988-12-08 | Matsushita Electric Works Ltd | Halbleitervorrichtung |
US5241133A (en) * | 1990-12-21 | 1993-08-31 | Motorola, Inc. | Leadless pad array chip carrier |
US5357672A (en) * | 1993-08-13 | 1994-10-25 | Lsi Logic Corporation | Method and system for fabricating IC packages from laminated boards and heat spreader |
EP0702404A2 (de) * | 1994-09-14 | 1996-03-20 | Nec Corporation | Halbleiteranordnung |
EP0757381A2 (de) * | 1995-07-31 | 1997-02-05 | STMicroelectronics Limited | Herstellungsverfahren eines Kugelmatrixgehäuses |
Non-Patent Citations (1)
Title |
---|
JP 5-144995 A. In: Patent Abstracts of Japan * |
Also Published As
Publication number | Publication date |
---|---|
DE19719983A1 (de) | 1997-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006005645B4 (de) | Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung | |
DE102004022884B4 (de) | Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben | |
DE10229182B4 (de) | Verfahren zur Herstellung einer gestapelten Chip-Packung | |
DE69910955T2 (de) | Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat | |
DE102006001767B4 (de) | Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben | |
EP1481423A2 (de) | Elektronisches modul, nutzen mit zu vereinzelnden elektronischen modulen und verfahren zu deren herstellung | |
DE10250538A1 (de) | Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung | |
EP1155449A1 (de) | Halbleiterbauelement mit einem chipträger mit öffnungen zur kontaktierung durch eine metallfolie | |
EP1620893B1 (de) | Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen | |
DE19755675B4 (de) | Halbleitergehäuse und Verfahren zu dessen Herstellung | |
DE69723801T2 (de) | Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung | |
DE4335946C2 (de) | Anordnung bestehend aus einer Leiterplatte | |
DE19820319B4 (de) | Halbleiterbaustein | |
EP1187209A2 (de) | Elektronisches Bauteil mit gestapelten Bausteinen und Verfahren zu seiner Herstellung | |
EP0696818B1 (de) | Halbleiterbauelement mit isolierendem Gehäuse | |
DE4321592B4 (de) | Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür | |
DE19627543B9 (de) | Multi-Layer-Substrat sowie Verfahren zu seiner Herstellung | |
DE19719983C2 (de) | Montageplatte für Halbleiterbausteine und Verfahren zur Herstellung hiervon | |
DE3931551C2 (de) | Verfahren zum Herstellen eines Substrates | |
DE102009040579B4 (de) | Verfahren zum Produzieren von Halbleiter-Bauelementen und Halbleiter-Bauelement | |
DE10260005A1 (de) | Chippaket und Verfahren zu seiner Herstellung | |
DE10084657B4 (de) | Modulkarte und Herstellverfahren für diese | |
DE102006045415A1 (de) | Bauelementanordnung mit einem Träger | |
DE3622223A1 (de) | Verfahren zum herstellen eines elektronischen netzwerkbausteins | |
WO2020200824A1 (de) | Träger mit verkleinerter durchkontaktierung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8172 | Supplementary division/partition in: |
Ref country code: DE Ref document number: 19758547 Format of ref document f/p: P |
|
Q171 | Divided out to: |
Ref country code: DE Ref document number: 19758547 |
|
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
R082 | Change of representative | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20131203 |