DE19820319B4 - Halbleiterbaustein - Google Patents
Halbleiterbaustein Download PDFInfo
- Publication number
- DE19820319B4 DE19820319B4 DE19820319A DE19820319A DE19820319B4 DE 19820319 B4 DE19820319 B4 DE 19820319B4 DE 19820319 A DE19820319 A DE 19820319A DE 19820319 A DE19820319 A DE 19820319A DE 19820319 B4 DE19820319 B4 DE 19820319B4
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- semiconductor device
- semiconductor
- solder mask
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 91
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 229910000679 solder Inorganic materials 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims description 14
- 239000000919 ceramic Substances 0.000 claims description 7
- 239000003822 epoxy resin Substances 0.000 claims description 5
- 229920000647 polyepoxide Polymers 0.000 claims description 5
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 claims description 3
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 claims description 3
- 229920003192 poly(bis maleimide) Polymers 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- 239000004033 plastic Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 description 6
- 229910003460 diamond Inorganic materials 0.000 description 4
- 239000010432 diamond Substances 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000001464 adherent effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000007607 die coating method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01076—Osmium [Os]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Halbleiterbaustein
mit einem auf einem Substrat (300) angeordneten, Bondinseln (604)
aufweisenden Halbleiterchip (601), wobei das Substrat (300) ein
elektrisch leitendes, mit den Bondinseln (604) elektrisch verbundenes
Muster (404) trägt,
mit dem externe Anschlüsse
verbunden sind, und wobei das Substrat (300) eine Vielzahl von Durchtrittsöffnungen
(301) aufweist, wobei von dem elektrisch leitenden Muster (404)
elektrisch leitende Pfade durch die Durchtrittsöffnungen (301) zu den externen
Anschlüssen
vorgesehen sind; und mit einer Abdeckung, die zusammen mit dem Substrat
(300) den Halbleiterchip (601) und die elektrischen Verbindungen
bis auf die externer Anschlüsse
kapselt, dadurch gekennzeichnet, daß eine Lötmaske (401), auf der der Halbleiterchip
(601) befestigt ist, auf dem Substrat (300) angeordnet ist.
Description
- Die Erfindung betrifft einen Halbleiterbaustein nach dem Oberbegriff des Anspruchs 1.
- Halbleiterbausteine sind bekannt, die eine Leiterkarte aus einem Material wie Bismaleimidtriazin (BT) oder Keramik (Al2O3) als Substrat verwenden. Hierbei wird ein Halbleiterchip auf einer Seite des Substrats befestigt, während auf der gegenüberliegenden Seite Lötkugeln angebracht werden und der Halbleiterchip durch Vergußmaterial gekapselt wird. Die elektrische Verbindung zwischen dem Halbleiterchip und den Lötkugeln wird durch Drahtbonden oder durch eine Flipchipverbindung mit Leitern oder Leiterspuren auf der Chipoberfläche des Substrats und dann durch Kontakte zur gegenüberliegenden Seite des Substrats erzielt, an der andere Leiter oder Leiterspuren zur Verbindung mit den Lötkugeln vorgesehen sind. Diese Technologie ist bei einer großen Zahl von Ein-/Ausgängen oder Anschlüssen pro Halbleiterbaustein kosteneffektiv. Derartige Halbleiterbausteine umfassen beispielsweise 119, 169, 225, 256, 313, 352, 420 oder 625 Lötkugeln. Bei Halbleiterbausteinen mit einer geringen Anzahl von Ein-/Ausgängen ist die Verwendung dieser Technik jedoch aufwendig und teuer. Wenn für das Substrat BT als Material beispielhaft verwendet wird, stellt dieses einen Kostenanteil von etwa 50 % des Halbleiterbausteins dar.
- Typischerweise werden Substrate aus BT oder Keramik als Einzelelemente mit Abmessungen beispielsweise von 45 mm × 187,5 mm verwendet. Der dann nicht belegte Teil hiervon wird abgetrennt und fortgeworfen. Solche abgetrennten Abschnitte können 20 bis 40 % des Gesamtbereichs eines solchen Elements ausmachen. Da dies jedoch einen wesentlichen Kostenfaktor beinhaltet, ist es wünschenswert, diesen Nachteil zu beseitigen.
- Gemäß
DE 36 19 636 A1 , aus der ein Halbleiterbaustein der eingangs genannten Art bekannt ist, wird bei der Herstellung von Halbleiterbausteinen eine Vielzahl von Halbleiterchips auf einem Substrat befestigt und eine elektrisch isolierende Abdeckung über der Vielzahl von Halbleiterchips angebracht, so daß eine isolierende, die Abdeckung, das Substrat und die Halbleiterchips umfassende Struktur entsteht, welche in jeweils einen Halbleiterchip enthaltende Halbleiterbausteine vereinzelt wird. Hierbei sind die Anschlüsse seitlich herausgeführt. - Aus
DD 248 907 A1 - Aus
DE 196 22 650 A1 ist ein Halbleiterbaustein nach dem Oberbegriff des Anspruchs 1 bekannt, dessen Substrat auf einer Seite mit einer Kugelgittermatrix versehen, eine Reihe von entsprechenden Durchkontakten aufweist, die mit einem elektrisch leitenden, entsprechenden Muster verbunden sind, das über Bonddrähte mit entsprechenden Bondinseln eines Halbleiterchips verbunden ist. Ein keramischer Deckel deckt den Halbleiterbaustein ab. - Aufgabe der Erfindung ist es daher, einen Halbleiterbaustein gemäß dem Oberbegriff des Anspruchs 1 zu schaffen, der es ermöglicht, bei Halbleiterbausteinen mit einer relativ geringen Anzahl von Ein-/Ausgängen die Flächenbelegung eines Substrats wesentlich zu verbessern.
- Diese Aufgabe wird entsprechend Anspruch 1 gelöst.
- Hierdurch ist es möglich, Halbleiterbausteine mit relativ geringer Anzahl von Ein-/Ausgängen größenmäßig kleiner, nämlich vom Chipmaßstab, herzustellen und somit den Abfall an Substratmaterial wesentlich zu verringern. Abgesehen davon kann die Effektivität dadurch gesteigert werden, daß es ermöglicht wird, vor dem Vereinzeln der einzelnen Halbleiterbausteine deren integrierte Schaltkreise elektrisch zu prüfen, wobei eine große Anzahl von Halbleiterchips parallel getestet werden, wodurch Aufnahmen zum Halten von individuellen Halbleiterchips während des Testens entfallen. Die externen Anschlüsse können durch Lötkugeln gebildet werden. In Halbleiterbausteinen mit niedriger Anschlußzahl kann das perforierte Substrat einen üblichen Leiterrahmen ersetzen. Es läßt sich ein hochgradig temperaturwiderstandsfähiger Halbleiterbaustein herstellen. Die Anschlußkonfiguration braucht nur geringfügig größer als der Flächenbereich des Halbleiterchips zu sein. Dementsprechend ist der Aufwand für Substrat und Kapselung minimiert. Eine hohe Produktionsleistung läßt sich dadurch erzielen, daß aus einer einzelnen Einheit des Substrats eine Vielzahl von Halbleiterbausteinen herstellbar ist, wobei die Vereinzelung später als bisher üblich erfolgt.
- Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.
-
1 zeigt ein Substrat für einen Halbleiterbaustein perspektivisch. -
2a zeigt perspektivisch auseinandergezogen einen Teil eines Halbleiterbausteins. -
2b zeigt eine Seitenansicht der in2a dargestellten Einheit. -
3a und3b zeigen zu den2a und2b entsprechende Ansichten einer weiteren Ausführungsform. -
4 zeigt in Draufsicht einen ungekapselten Halbleiterbaustein. -
5a bis5h zeigen den Ablauf der Herstellung eines Halbleiterbausteins in verschiedenen Schritten. -
6 zeigt einen gekapselten Halbleiterbaustein im Schnitt. - Der Halbleiterbaustein umfaßt ein Substrat
300 mit einer regelmäßigen Anordnung von Durchtrittsöffnungen301 , die in einem universellen Raster beispielsweise mit einer Schrittweite von 50/1000 Zoll angeordnet sein können. Das perforierte Substrat300 kann aus einem starren Material beispielsweise unter Verwendung von Bismaleimidtriazin (BT) oder irgendeinem geeigneten hochtemperaturfesten Epoxyharz hergestellt sein. Andere mögliche Materialien umfassen Keramik, flexible Leiterplatten, die durch Laminate verfestigt sind, und irgendwelche zweiseitig laminierte Substrate. Ein Kupferleiter kann auf einer oder beiden Seiten des Substrats300 beispielsweise als metallisierter Kupferfilm oder Kupferfilmüberzug vorgesehen sein. - Gemäß
2a und2b ist das perforierte Substrat300 mit einer Lötmaske401 , einer leitenden Schicht408 auf einer Seite des perforierten Substrats300 und einer weiteren Lötmaske406 versehen. Eine zusätzliche leitende Schicht409 kann ferner auf der Seite des Substrats300 vorgesehen sein, die der Lötmaske406 zugekehrt ist. Die Lötmaske401 umfaßt Öffnungen402 am Rand und Öffnungen403 an Stellen entsprechend den Öffnungen301 des Substrats300 . - Die leitende Schicht
408 umfaßt metallische Bondinseln404 zur Verwendung bei einer drahtgebondeten Konfiguration mit oben befindlichem Halbleiterchip601 ("die-up"-Konfiguration). Der Halbleiterchip601 wird bei dieser Konfiguration durch einen elektrisch isolierenden Klebstoff auf der durch die Lötmasken401 ,406 und das dazwischen befindliche Substrat300 gebildeten Einheit400 befestigt, und zwar von der leitenden Schicht408 weggerichtet. Elektrische Verbindungen zwischen Bondinseln604 des Halbleiterchips601 und den Bondinseln404 sind in Form von Bonddrähten603 vorgesehen, die sich durch die Öffnungen402 der Lötmaske401 erstrecken, vgl. auch4 . - Öffnungen
410 der Bondinseln404 sind entsprechend den Durchtrittsöffnungen301 des Substrats300 vorgesehen, um elektrische Verbindungen zur anderen Seite des Substrats300 über Durchkontaktierungen durch die Durchtrittsöffnungen301 zu ermöglichen. Derartige Durchkontaktierungen können durch Lochbeschichtung oder durch Füllen der Öffnungen301 mit einem Lötfluß oder einer leitenden Paste vorgenommen werden. Die gegebenenfalls vorhandene leitende Schicht409 liefert zusätzliche Flexibilität bezüglich der Anschlußbelegung. - Alternativ kann eine Flipchipkonfiguration mit der aktiven Seite des Halbleiterchips
601 nach unten ("die-down"-Konfiguration) vorgesehen werden, bei der der Halbleiterchip601 mit seinen Bondinseln604 der Lötmaske401 zugewandt und mit den Öffnungen403 ausgerichtet ist. Bei dieser Konfiguration werden elektrische Verbindungen von den Bondinseln604 zu den Lötkugeln auf der anderen Seite des Substrats300 über Durchkontakte durch die Öffnungen403 der Lötmaske401 , die Durchtrittsöffnungen301 des Substrats300 und die Öffnungen407 der Lötmaske406 erreicht. Hierbei sind die Bondinseln604 des Halbleiterchips601 mit den Öffnungen403 und407 ausgerichtet. Wenn jedoch die Durchtrittsöffnungen301 mit einer leitenden Paste gefüllt werden, um den Kontakt zu den Bondinseln604 zu schaffen, können die Lötmasken401 und406 weggelassen werden. Hierbei können die Bondinseln604 vorher mit Kontakthöckern aus Lötmaterial zum Anbringen der leitenden Paste in den Öffnungen301 versehen werden. Eine solche Anordnung würde keine Ausrichtung zwischen den Öffnungen403 und407 der Lötmasken401 ,406 und den Durchtrittsöffnungen301 des Substrats300 erfordern. Dies ist besonders zweckmäßig, wenn die Bondinseln604 entlang des Umfangs des Halbleiterchips601 verteilt sind. - Gemäß
3a und3b besteht die dort dargestellte Einheit500 nur aus dem Substrat300 und der Lötmaske401 sowie der leitenden Schicht408 . Das Substrat300 der Einheit400 kann beispielsweise aus BT-Material bestehen, während dasjenige des Substrats300 der Einheit500 aus hochtemperaturbeständigem Epoxyharz bestehen kann. Auch läßt sich stattdessen flexibles Polyimid verwenden, das zu einem dünneren Substrat300 als BT-Material führt. - Ein Halbleiterbaustein vom Chipmaßstab (chip scale package CSP) läßt sich mittels des perforierten Substrats
300 herstellen. Ein CSP wird so wegen der relativ kleinen Montagefläche des Halbleiterbausteins genannt, die sich dem Oberflächenbereich des darin befindlichen Halbleiterchips601 nähert. Gemäß5a wird gemäß Schritt701 ein Halbleiterwafer700 , auf dem zahlreiche Halbleiterchips711 hergestellt sind, sortiert, um die nichtfunktionalen Chips zu identifizieren. Im Schritt702 wird der Halbleiterwafer700 beispielsweise unter Verwendung einer Diamantsäge in Halbleiterchips711 vereinzelt. Im Schritt703 werden die Halbleiterchips711 individuell auf einem perforierten Substrat720 (5c ) angeordnet und befestigt. Das perforierte Substrat720 kann als Platte, wie in5c dargestellt, auf der eine rechteckige Matrix von Halbleiterbausteinen gebildet werden kann, als Streifen oder Platte, auf der eine Reihe von Halbleiterbausteinen gebildet werden kann, oder in irgendeiner anderen zur automatischen Weiterverarbeitung geeigneten Form geliefert werden. - Wenn elektrische Verbindungen vom Halbleiterchip
711 zum Substrat720 durch Bonddrähte herzustellen sind, werden die Halbleiterchips711 in die-up-Konfiguration unter Verwendung beispielsweise eines thermisch leitenden Klebstoffs befestigt. Danach wird das Drahtbonden in Schritt704 durchgeführt. Wenn eine die-down- oder Flipchipkonfiguration erzeugt werden soll, werden die Halbleiterchips711 automatisch mit den Durchtrittsöffnungen des perforierten Substrats720 ausgerichtet, wobei beispielsweise Lötkontakthügel verwendet werden, um mit den vorgeformten Durchkontaktierungen oder Kontakthügeln im perforierten Substrat720 in Eingriff gebracht zu werden. - In Schritt
705 wird eine Kapselung vorgesehen, um die Halbleiterchips711 zu versiegeln. Die Kapselung kann angebracht werden durch ein Überziehen unter Verwendung eines Chipüberzugs oder eines Siebdruckverfahrens oder aber durch Verwendung eines Kunststoffschutzmaterials (beispielsweise Epoxyharz) unter Verwendung eines Flüssigkapselungsverfahrens, eines Umspritzverfahrens oder irgendeiner geeigneten nichthaftenden Gießmethode. Wenn ein Halbleiterbaustein mit Chipaufnahmeraum oder ein hermetisch abgedichteter Halbleiterbaustein gewünscht ist, kann auch eine Keramikkappe, die mit Epoxyharz beschichtet oder mit einem Glasdichtring versehen ist, über dem Substrat720 vorgesehen werden. - Ein gekapseltes Substrat
725 mit oberseitig hiervon vorgesehenem Kapselungsmaterial730 ist in5d dargestellt. Gemäß6 ist das gekapselte Substrat750 durch überdecken des Substrats720 mit Kapselungsmaterial730 gebildet, um den Halbleiterchip711 einzuschliessen. Letzterer ist über Bonddrähte742 mit einer leitenden Schicht744 verbunden. Die elektrische Verbindung zur Außenseite des CSP wird in diesem Fall durch vorgeformte Durchkontakte743 gebildet. - Gemäß Schritt
706 wird das gekapselte Substrat725 beispielsweise unter Verwendung eines Lasergravierers oder einer Beschriftungstechnik markiert, um die individuelle Identifikation und andere Information bezüglich des schließlichen individuellen CSP's (5e ) zu liefern. Wenn keine vorgeformten Durchkontakte verwendet werden, wird im Schritt707 die Anbringung von Lötkugeln740 an dem gekapselten Substrat725 an der dem Kapselungsmaterial730 abgewandten Seite durchgeführt. Stattdessen können auch andere Arten von elektrischen Kontakten verwendet werden, beispielsweise Anschlußstifte oder schmelzbare Metallisierungen auf einer Leiterkarte. - In Schritt
708 werden die gekapselten Halbleiterchips711 individuell elektrisch über ihre externen Anschlüsse (beispielsweise Lötkugeln) getestet. In Schritt709 werden die einzelnen Halbleiterbausteine750 vom gekapselten Substrat725 beispielsweise unter Verwendung einer Diamantsäge vereinzelt. Eine geeignete Diamantsäge umfaßt beispielsweise ein gezahntes Diamantsägeblatt mit entsprechendem Schnittrelief. Alternativ kann auch eine Vereinzelung über V-förmigen Nuten erfolgen. - In Schritt
710 werden schließlich die vereinzelten Halbleiterbausteine750 an ein Band760 geheftet, das von einer Spule kommt, um die automatische Anordnung bei einer nachfolgenden Systemleiterplattenherstellung zu erleichtern.
Claims (16)
- Halbleiterbaustein mit einem auf einem Substrat (
300 ) angeordneten, Bondinseln (604 ) aufweisenden Halbleiterchip (601 ), wobei das Substrat (300 ) ein elektrisch leitendes, mit den Bondinseln (604 ) elektrisch verbundenes Muster (404 ) trägt, mit dem externe Anschlüsse verbunden sind, und wobei das Substrat (300 ) eine Vielzahl von Durchtrittsöffnungen (301 ) aufweist, wobei von dem elektrisch leitenden Muster (404 ) elektrisch leitende Pfade durch die Durchtrittsöffnungen (301 ) zu den externen Anschlüssen vorgesehen sind; und mit einer Abdeckung, die zusammen mit dem Substrat (300 ) den Halbleiterchip (601 ) und die elektrischen Verbindungen bis auf die externer Anschlüsse kapselt, dadurch gekennzeichnet, daß eine Lötmaske (401 ), auf der der Halbleiterchip (601 ) befestigt ist, auf dem Substrat (300 ) angeordnet ist. - Halbleiterbaustein nach Anspruch 1, dadurch gekennzeichnet, daß die externen Anschlüsse Lötkugeln sind.
- Halbleiterbaustein nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die elektrisch leitenden Pfade Durchkontakte sind.
- Halbleiterbaustein nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die elektrisch leitenden Pfade aus Lötfluß gebildet sind.
- Halbleiterbaustein nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Halbleiterchip (
601 ) mit der Lötmaske (401 ) durch eine "die-up"-Konfiguration befestigt ist. - Halbleiterbaustein nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Halbleiterchip (
601 ) mit der Lötmaske (401 ) durch eine "die-down"-Konfiguration befestigt ist. - Halbleiterbaustein nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die elektrischen Verbindungen zwischen den Bondinseln (
604 ) und dem leitenden Muster (404 ) aus Bonddrähten (603 ) bestehen, die durch Öffnungen (402 ) in der Lötmaske (401 ) geführt sind. - Halbleiterbaustein nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Abdeckung eine Halbleiterchipbeschichtung umfaßt.
- Halbleiterbaustein nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Abdeckung ein Kunststoffkapselungsmaterial umfaßt.
- Halbleiterbaustein nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Abdeckung eine Keramikkappe umfaßt, die an dem Substrat (
300 ) über eine Glasabdichtung befestigt ist. - Halbleiterbaustein nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß eine zweite Lötmaske (
406 ) auf der Seite des Substrats (300 ) vorgesehen ist, die derjenigen abgekehrt ist, auf der die erste Lötmaske (401 ) angebracht ist. - Halbleiterbaustein nach Anspruch 11, dadurch gekennzeichnet, daß zwischen der zweiten Lötmaske (
406 ) und dem Substrat (300 ) ein weiteres elektrisch leitendes Muster angeordnet ist. - Halbleiterbaustein nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß das Substrat (
300 ) ein Keramiksubstrat ist. - Halbleiterbaustein nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß das Substrat (
300 ) eine Leiterplatte ist. - Halbleiterbaustein nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß das Substrat (
300 ) aus Bismaleimidtriazin besteht. - Halbleiterbaustein nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnett, daß das Substrat (
300 ) aus einem hochtemperaturbeständigen Epoxyharz besteht.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/889,834 US6140708A (en) | 1996-05-17 | 1997-07-08 | Chip scale package and method for manufacture thereof |
US889834 | 1997-07-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19820319A1 DE19820319A1 (de) | 1999-01-14 |
DE19820319B4 true DE19820319B4 (de) | 2005-12-01 |
Family
ID=25395878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19820319A Expired - Fee Related DE19820319B4 (de) | 1997-07-08 | 1998-05-07 | Halbleiterbaustein |
Country Status (3)
Country | Link |
---|---|
US (1) | US6140708A (de) |
KR (1) | KR100282290B1 (de) |
DE (1) | DE19820319B4 (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6177288B1 (en) * | 1998-06-19 | 2001-01-23 | National Semiconductor Corporation | Method of making integrated circuit packages |
GB2355112A (en) * | 1999-10-08 | 2001-04-11 | Nokia Mobile Phones Ltd | Controlling bondwire inductance by using chip as positional reference |
JP3827497B2 (ja) * | 1999-11-29 | 2006-09-27 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
IT1320025B1 (it) * | 2000-04-10 | 2003-11-12 | Viasystems S R L | Supporto del tipo a circuito stampato per circuiti elettroniciintegrati, procedimento per la sua fabbricazione, e componente |
US20040080056A1 (en) * | 2001-03-30 | 2004-04-29 | Lim David Chong Sook | Packaging system for die-up connection of a die-down oriented integrated circuit |
US6891257B2 (en) | 2001-03-30 | 2005-05-10 | Fairchild Semiconductor Corporation | Packaging system for die-up connection of a die-down oriented integrated circuit |
DE10126508B4 (de) * | 2001-05-30 | 2008-11-13 | Infineon Technologies Ag | Vorrichtung mit mittels Spritzgusstechnik verpackten elektronischen Bauteilen, Spritzgusswerkzeug und Verfahren zum Verpacken von elektronischen Bauteilen |
JP2003037085A (ja) | 2001-07-06 | 2003-02-07 | Data Storage Inst | レーザ照射を用いた基板切断方法および装置 |
SG108262A1 (en) * | 2001-07-06 | 2005-01-28 | Inst Data Storage | Method and apparatus for cutting a multi-layer substrate by dual laser irradiation |
DE10145382A1 (de) * | 2001-09-14 | 2003-01-09 | Infineon Technologies Ag | Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Chips |
US7372153B2 (en) * | 2003-10-07 | 2008-05-13 | Taiwan Semiconductor Manufacturing Co., Ltd | Integrated circuit package bond pad having plurality of conductive members |
US20050245062A1 (en) * | 2004-04-29 | 2005-11-03 | Jeff Kingsbury | Single row bond pad arrangement |
JP2008507123A (ja) * | 2004-07-13 | 2008-03-06 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路を備える電子デバイス |
KR100908764B1 (ko) * | 2007-07-19 | 2009-07-22 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조 방법 |
TWI414048B (zh) * | 2008-11-07 | 2013-11-01 | Advanpack Solutions Pte Ltd | 半導體封裝件與其製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DD248907A1 (de) * | 1986-05-05 | 1987-08-19 | Robotron Elektronik | Bauelementetraegerplatte zur montage von halbleiterchips im scheibenverband |
DE3619636A1 (de) * | 1986-06-11 | 1987-12-17 | Bosch Gmbh Robert | Gehaeuse fuer integrierte schaltkreise |
US5355283A (en) * | 1993-04-14 | 1994-10-11 | Amkor Electronics, Inc. | Ball grid array with via interconnection |
WO1996013056A2 (en) * | 1994-10-14 | 1996-05-02 | National Semiconductor Corporation | Hermetically sealed hybrid ceramic integrated circuit package |
DE19622650A1 (de) * | 1995-06-06 | 1996-12-12 | Circuit Components Inc | Gehäuse für digitalen Hochleistungs-IC, welcher ein BGA(Kugelgitterarray)-Ein/Ausgabe-Format verwendet sowie keramisches Einschicht-Substrat mit Bimetall gefüllter Durchgangstechnologie |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE218069C (de) * | 1911-01-11 | |||
US4082394A (en) * | 1977-01-03 | 1978-04-04 | International Business Machines Corporation | Metallized ceramic and printed circuit module |
JPS55107239A (en) * | 1979-02-10 | 1980-08-16 | Toshiba Corp | Device for manufacturing semiconductor device |
US4322778A (en) * | 1980-01-25 | 1982-03-30 | International Business Machines Corp. | High performance semiconductor package assembly |
JPH05144995A (ja) * | 1991-11-18 | 1993-06-11 | Matsushita Electric Works Ltd | 半導体パツケージ |
-
1997
- 1997-07-08 US US08/889,834 patent/US6140708A/en not_active Expired - Lifetime
-
1998
- 1998-05-07 DE DE19820319A patent/DE19820319B4/de not_active Expired - Fee Related
- 1998-05-07 KR KR1019980016255A patent/KR100282290B1/ko not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DD248907A1 (de) * | 1986-05-05 | 1987-08-19 | Robotron Elektronik | Bauelementetraegerplatte zur montage von halbleiterchips im scheibenverband |
DE3619636A1 (de) * | 1986-06-11 | 1987-12-17 | Bosch Gmbh Robert | Gehaeuse fuer integrierte schaltkreise |
US5355283A (en) * | 1993-04-14 | 1994-10-11 | Amkor Electronics, Inc. | Ball grid array with via interconnection |
WO1996013056A2 (en) * | 1994-10-14 | 1996-05-02 | National Semiconductor Corporation | Hermetically sealed hybrid ceramic integrated circuit package |
DE19622650A1 (de) * | 1995-06-06 | 1996-12-12 | Circuit Components Inc | Gehäuse für digitalen Hochleistungs-IC, welcher ein BGA(Kugelgitterarray)-Ein/Ausgabe-Format verwendet sowie keramisches Einschicht-Substrat mit Bimetall gefüllter Durchgangstechnologie |
Non-Patent Citations (2)
Title |
---|
Patents Abstracts of Japan & JP 55107239 A, E-32, 1980, Vol. 4/No. 157 * |
Patents Abstracts of Japan: JP 55-107239 A, E-32, 1980, Vol. 4/No. 157 |
Also Published As
Publication number | Publication date |
---|---|
KR19990013363A (ko) | 1999-02-25 |
KR100282290B1 (ko) | 2001-02-15 |
DE19820319A1 (de) | 1999-01-14 |
US6140708A (en) | 2000-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10201781B4 (de) | Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben | |
DE19820319B4 (de) | Halbleiterbaustein | |
DE102009006826B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements | |
DE10229182B4 (de) | Verfahren zur Herstellung einer gestapelten Chip-Packung | |
DE602004009821T2 (de) | Halbleiterbauelement und Herstellungsverfahren dafür | |
DE102006046820B4 (de) | Verfahren zum Packen im Chipmassstab für integrierte Schaltungen | |
DE60101159T2 (de) | Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene | |
DE19725464C2 (de) | Halbleiterbaugruppe und Verfahren zu deren Herstellung, bei dem ein Klebstoff aus anisotrop leitendem Material verwendet wird | |
DE102009044561B4 (de) | Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers | |
DE10301512A1 (de) | Verkleinertes Chippaket und Verfahren zu seiner Herstellung | |
EP0351581A1 (de) | Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung | |
DE19628376A1 (de) | Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung | |
DE60125888T2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE10043127A1 (de) | Infrarot-Daten-Kommunikationsmodul und Verfahren zu dessen Herstellung | |
EP2452547B1 (de) | Elektronisches bauteil | |
DE10301510B4 (de) | Verfahren zur Herstellung eines Verkleinerten Chippakets | |
DE102010049961A1 (de) | Optoelektronisches Halbleiterbauelement mit einem Halbleiterchip, einem Trägersubstrat und einer Folie und ein Verfahren zu dessen Herstellung | |
DE10302022B4 (de) | Verfahren zur Herstellung eines verkleinerten Chippakets | |
DE19715926B4 (de) | Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray-(BGA)Halbleiterbauteil | |
DE19821916C2 (de) | Halbleitereinrichtung mit einem BGA-Substrat | |
DE19702186C2 (de) | Verfahren zur Gehäusung von integrierten Schaltkreisen | |
DE19830158C2 (de) | Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente | |
DE10343300A1 (de) | Halbleitergehäusestruktur | |
DE4223371A1 (de) | Verfahren und Platine zur Montage von Bauelementen | |
EP2345076B1 (de) | Oberflächenmontierbare vorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R082 | Change of representative | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20141202 |