DE60125888T2 - Halbleiteranordnung und Verfahren zu ihrer Herstellung - Google Patents

Halbleiteranordnung und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE60125888T2
DE60125888T2 DE2001625888 DE60125888T DE60125888T2 DE 60125888 T2 DE60125888 T2 DE 60125888T2 DE 2001625888 DE2001625888 DE 2001625888 DE 60125888 T DE60125888 T DE 60125888T DE 60125888 T2 DE60125888 T2 DE 60125888T2
Authority
DE
Germany
Prior art keywords
substrate
glass plate
supporting substrate
area
walls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2001625888
Other languages
English (en)
Other versions
DE60125888D1 (de
Inventor
Haruo Kiryu-shi Hyodo
Shigeo Nitta-gun Kimura
Yasuhiro Ora-gun Takano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Application granted granted Critical
Publication of DE60125888D1 publication Critical patent/DE60125888D1/de
Publication of DE60125888T2 publication Critical patent/DE60125888T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62Protection against overvoltage, e.g. fuses, shunts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, die ein Halbleiter-Bauelement für Hochfrequenzanwendungen und eine Überstrom-Schutzfunktion in einem hohlen, luftdichten Gehäuse und ein Verfahren für die Herstellung derselben aufweist.
  • Ein Beispiel der Halbleitervorrichtung, die das hohle Gehäuse nach dem Stand der Technik verwendet, ist in 9 gezeigt. Diese elektronischen Teile umfassen ein aus Keramik, etc. gebildetes Basissubstrat 1, eine Zuleitung 2 zur externen Verbindung, und eine ebenso aus Keramik gebildete Abdeckkappe 3. Ein Halbleiterchip 5 wird auf eine Oberfläche eines Bauelement-Anbringungsbereiches 4 der Zuleitung 2 aufgeklebt, dann werden der Halbleiterchip 5 und die Zuleitung 2 über Bonding-Drähte 6 verbunden, und dann wird der Halbleiterchip 5 in einem durch die Abdeckkappe hergestellten, luftdichten Raum 7 eingeschlossen (z. B. Veröffentlichung der Patentanmeldung Hei 10-173117)
  • Solche Teile werden hergestellt über die Schritte des Anfertigens der Zuleitung 2 in der Form eines Leadframe, dann Bonden des Halbleiterchips 5 mit dem Zuleitungsrahmen über "Die"-Bonden bzw. Chipflächenkontaktierung oder Draht-Bonden, dann Anbringen des Basissubstrates 1 auf einer unteren Oberfläche des Zuleitungsrahmenes, dann Anbringen der Abdeckkappe 3 auf dem Basissubstrat 1, wobei die Zuleitungen 2 zwischen ihnen liegt, und dann Zuschneiden/Formen der Zuleitungen 2.
  • Es gibt jedoch in der Halbleitervorrichtung des Standes der Technik das Thema, dass, da das Basissubstrat 1 und die Abdeckkappe 3 auf dem Zuleitungsrahmen jedes Bauelementes angebracht sind, die Herstellungsschritte kompliziert werden und für die Massenproduktion nicht geeignet sind.
  • Außerdem gibt es das Problem, dass, da der Halbleiterchip 5 in den luftdichten Raum 7 eingeschlossen ist, der durch die aus Keramik, etc. gemachte Abdeckkappe 3 hergestellt ist, der Klebezustand nicht durch eine visuelle Inspektion geprüft werden kann, und es somit schwierig ist, die Halbleitervorrichtung zu entfernen, in der der Klebefehler/Haftfehler verursacht ist.
  • US 5,923,958 offenbart ein Verfahren zur Halbleiterchip-Kapselung, bei dem eine isolierende Basisebene vorgesehen ist, die ein Array von einzelnen Basiseinheiten aufweist, die von gitterförmig angeordneten Rippen umgeben sind. Auf jeder Basiseinheit wird ein schon zugeschnittener Würfel angebracht und mit der Basiseinheit Draht-gebondet. Ein transparenter Deckel wird auf dem oberen Ende der gitterförmig angeordneten Rippen aufgeklebt, und die Basisebene und der Deckel werden entlang der gitterförmig angeordneten Rippen würfelförmig zerschnitten, um einzelne Einheiten zu bilden.
  • Eine Halbleitervorrichtung der vorliegenden Erfindung ist in Hinblick auf die obigen Sachverhalte hergestellt worden, wobei sie umfasst:
    ein aus isolierendem Material hergestelltes Substrat;
    ein leitfähiges Muster, das auf einer vorderen Oberfläche des Substrates vorgesehen ist, und mindestens zwei leitfähige Bereiche aufweist;
    externe Verbindungsanschlusspunkte, die auf einer rückseitigen Oberfläche des Substrates vorgesehen sind, und elektrisch mit den jeweiligen leitfähigen Bereichen verbunden sind;
    ein Schaltkreis-Bauelement, das auf dem leitfähigen Muster vorgesehen ist;
    eine transparente Glasplatte, die das Schaltkreis-Bauelement abdeckt und die einen hohlen, luftdichten Bereich zwischen dem Substrat und der Glasplatte und den Wänden, die auf der vorderen Oberfläche des Substrates vorgesehen sind, bildet; und
    ein Licht abschirmendes Klebstoffharz, das über eine komplette erste Oberfläche der Glasplatte aufgebracht ist, wobei die erste Oberfläche der Glasplatte der vorderen Oberfläche des Substrates gegenüberliegt.
  • Die Halbleitervorrichtung der vorliegenden Erfindung weist ein derartiges Merkmal auf, dass, da das Licht abschirmende Klebstoffharz auf die gesamte Klebeoberfläche der Glasplatte aufgebracht ist, die dazu verwendet wird, das Schaltkreis-Bauelement in dem luftdichten, hohlen Raum unterzubringen, der Zustand des geklebten Bereiches durch eine visuelle Inspektion geprüft werden kann, und auch der direkte Einfall des Lichtes auf die Schaltkreis-Bauelemente verhindert werden kann, wodurch eine Änderung der Eigenschaft des Schaltkreis-Bauelementes in der Struktur vermieden werden kann.
  • Die vorliegende Erfindung sieht auch ein Halbleitervorrichtung-Herstellungsverfahren vor, das die Schritte umfasst:
    Anfertigen einer Vielzahl von Hohlräumen in der vorderen Oberfläche eines tragenden Substrates durch integrales Bilden eines Gitterwerkes von Wänden;
    Vorsehen eines leitfähigen Musters mit mindestens zwei leitfähigen Bereichen in jedem Hohlraum;
    Vorsehen jeweiliger externer Verbindungsanschlusspunkte, die elektrisch mit den jeweiligen leitfähigen Bereichen verbunden sind, auf der rückseitigen Oberfläche des tragenden Substrates;
    Befestigen der Schaltkreis-Bauelemente auf den jeweiligen leitfähigen Mustern;
    Aufbringen eines Licht abschirmenden Klebstoffharzes über die komplette erste Oberfläche einer transparenten Glasplatte;
    Aufkleben der ersten Oberfläche der transparenten Glasplatte auf das Gitterwerk von Wänden, wodurch die Schaltkreis-Bauelemente abgedeckt werden und wodurch eine Vielzahl von luftdichten, hohlen Bereichen zwischen den Hohlräumen in dem tragenden Substrat und der Glasplatte gebildet werden; und
    Zerteilen des tragenden Substrates in Vorrichtungen durch würfelförmiges Schneiden durch die Glasplatte, die Wände und die unterliegenden Bereiche des tragenden Substrates, wobei jede Vorrichtung ein Schaltkreis-Bauelement in einem luftdichten, hohlen Bereich umfasst.
  • Die vorliegende Erfindung sieht auch ein Halbleitervorrichtung -Herstellungsverfahren vor, das die Schritte umfasst:
    Anfertigen eines tragenden Substrates, auf dessen vorderer Oberfläche eine Vielzahl von leitfähigen Mustern, jedes mit mindestens zwei leitfähigen Bereichen, vorgesehen ist;
    Vorsehen jeweiliger externer Verbindungsanschlusspunkte, die elektrisch mit den jeweiligen leitfähigen Bereichen verbunden sind, auf einer rückseitigen Oberfläche des tragenden Substrates;
    Befestigen von Schaltkreis-Bauelementen auf den jeweiligen leitfähigen Mustern;
    Befestigen eines Gitterwerkes von Wänden, die Hohlräume begrenzen, auf der vorderen Oberfläche des tragenden Substrates, wobei jeder Hohlraum eines der leitfähigen Muster umfasst;
    Aufbringen eines Licht abschirmenden Klebstoffharzes über die komplette erste Oberfläche einer transparenten Glasplatte;
    Aufkleben der ersten Oberfläche der transparenten Glasplatte auf das Gitterwerk von Wänden, wodurch die Schaltkreis-Bauelemente abgedeckt werden, und wodurch eine Vielzahl von luftdichten, hohlen Bereichen zwischen dem tragenden Substrat, der Glasplatte und den Wänden gebildet wird; und
    Zerteilen des tragenden Substrates in Vorrichtungen durch würfelförmiges Schneiden durch die Glasplatte, die Wände und das tragende Substrat, wobei jede Vorrichtung ein Schaltkreis-Bauelement in einem luftdichten, hohlen Bereich umfasst.
  • Das Halbleitervorrichtung-Herstellungsverfahren der vorliegenden Erfindung weist ein derartiges Merkmal auf, dass, da das Licht abschirmende Klebstoffharz zuvor auf die gesamte Klebeoberfläche der Glasplatte, die den luftdichten, hohlen Raum in dem Schritt des Bildens des luftdichten, hohlen Raums bildet, aufgebracht ist, eine Vielzahl von Halbleiter-Bauelementen zur gleichen Zeit gebildet werden kann, wodurch die Herstellungsschritte vereinfacht werden können und die Massenfertigung ausgeführt werden kann.
  • Die Erfindung wird ferner durch Beispiele mit Bezug auf die begleitenden Zeichnungen beschrieben, in denen:
  • 1A eine Querschnittansicht der Halbleitervorrichtung gemäß der vorliegenden Erfindung ist, und 1B eine Draufsicht davon ist;
  • 2A eine Querschnittansicht der Überstrom-Schutzvorrichtung gemäß der vorliegenden Erfindung ist, und 2B eine Draufsicht davon ist;
  • 3A und 3B perspektivische Ansichten sind, die die vorliegende Erfindung zeigen;
  • 4A eine Querschnittansicht der vorliegenden Erfindung ist, und 4B und 4C perspektivische Ansichten sind, die die vorliegende Erfindung zeigen;
  • 5 eine perspektivische Ansicht ist, die die vorliegende Erfindung zeigt;
  • 6A und 6B perspektivische Ansichten sind, die die vorliegende Erfindung zeigen;
  • 7A und 7C perspektivische Ansichten sind, die die vorliegende Erfindung zeigen, und 7B eine Querschnittansicht der vorliegenden Erfindung ist;
  • 8A und 8B perspektivische Ansichten sind, die die vorliegende Erfindung zeigen;
  • 9 eine Querschnittansicht einer herkömmlichen Halbleitervorrichtung ist, und 9B eine Draufsicht davon ist.
  • Ausführungsbeispiele der vorliegenden Erfindung werden im folgenden mit Bezug auf die Zeichnungen im Detail erklärt.
  • 1A ist eine Querschnittansicht, und 1B ist eine Draufsicht, die ein Ausführungsbeispiel der Halbleitervorrichtung der vorliegenden Erfindung zeigen. Ein Substrat 21a, das von einem tragenden Substrat 21 im folgenden "großformatiges Substrat" genannt, getrennt ist, ist aus einem isolierenden Material, wie Keramik, Glas-Epoxyd, etc. gebildet, und weist eine Plattendicke von 100 bis 300 μm und eine rechtwinklige Form auf, deren lange Seite × kurze Seite ungefähr 2,5 mm × 1,9 mm ist, wenn es in einer Draufsicht betrachtet wird (wie in 1B gezeigt betrachtet). Auch weist das Substrat 21a jeweils eine erste Hauptfläche 22a auf der Oberflächeseite und eine zweite Hauptfläche 22b auf der rückseitigen Oberflächenseite auf, und diese Flächen dehnen sich parallel zueinander aus. Eine Wand 23, im folgenden "Stützenbereich" genannt, ist ein Ständerbereich, der auf einem äußeren Umfang des Substrates 21a mit einer Höhe von ungefähr 0,4 mm und einer Breite von ungefähr 0,5 mm vorgesehen ist. Ein Hohlraum 24, im folgenden "konkaver Bereich" genannt, ist auf dem Mittenbereich des Substrates 21a durch den Stützenbereich 23 gebildet. Das Substrat 21a und der Stützenbereich 23 können entweder als einzelne Elemente gebildet werden und anschließend durch einen Klebstoff 37 verklebt werden, oder das Substrat 21a kann integral mit den Stützenbereichen gebildet werden.
  • Eine Oberfläche der ersten Hauptfläche 22a des Substrates 21a ist plan ausgebildet, und mindestens zwei leitfähige Bereiche, im folgenden "Inselbereich" 26 und "Elektrodenbereiche" 27, 28 genannt, sind auf der Oberfläche unter Verwendung eines Verfahrens wie Goldbeschichten oder ähnlichem gebildet. Dann ist ein Halbleiterchip 29, wie eine Detektordiode für Schottky-Barriere, ein MOSFET-Element oder ähnliches, zum Beispiel, mit dem Inselbereich 26 des Substrates 21a über Die-Bonden verbunden. Ein Elektroden-Pad, das auf einer Oberfläche des Halbleiterchips 29 gebildet ist, und die Elektrodenbereiche 27, 28 sind durch Bonding-Drähte 30 verbunden.
  • Externe Verbindungsanschlusspunkte 32, 33, 34 werden auf der Oberfläche der zweite Hauptfläche 22b des Substrates 21a unter Verwendung eines Verfahrens wie Goldbeschichten oder ähnlichem gebildet. Zusätzlich ist ein Durchgangsloch 35, das von der ersten Hauptfläche 22a zu der zweiten Hauptfläche 22b durch das Substrat 21a hindurch geht, in den Elektrodenbereichen 32, 33, 34 vorgesehen. Ein Inneres des Durchgangsloches 35 ist mit leitfähigem Material wie Wolfram, Silber, Kupfer oder ähnlichem gefüllt, so dass der Inselbereich 26, der Elektrodenbereich 27 und der Elektrodenbereich 28 jeweils elektrisch mit dem externen Verbindungsanschlusspunkt 32, dem externen Verbindungsanschlusspunkt 33 und dem externen Verbindungsanschlusspunkt 34 verbunden sind. Endbereiche der externen Verbindungsanschlusspunkte 32, 33, 34 sind von dem Endbereich des Substrates 21a um ungefähr 0,01 bis 0,1 mm abgesetzt. Da die oberen Oberflächen der Durchgangslöcher 35 des Elektrodenbereiches 27, 28 nicht plan sind, ist es auch vorzuziehen, dass der Bonding-Draht 30 so verbundenen wird, dass die oberen Oberflächen der Durchgangslöcher 35 des Elektrodenbereiches 27, 28 jeweils vermieden werden. Die externen Verbindungsanschlusspunkte 32, 33, 34 werden im voraus auf dem großformatigen Substrat 21 gebildet.
  • Um das Innere des konkaven Bereichs 24 als einen abgeschlossenen Raum zu bilden, wird eine transparente Glasplatte 36 mit einer Plattendicke von ungefähr 0,1 bis 0,3 mm als ein Deckelelement verwendet. Da die Glasplatte 36 eine Anzahl von konkaven Bereichen 24, die auf dem großformatigen Substrat 21 gebildet sind, abgedeckt, wird das Licht abschirmende Klebstoffharz 37 im voraus auf die gesamte Klebeoberfläche der Glasplatte 36 aufgebracht. Da der obere Bereich des Stützenbereiches 23, der den konkaven Bereich 24 bildet, und die Klebeoberfläche der Glasplatte 36 verklebt sind, können der Halbleiterchip 29 und der metallene, dünne Draht 30 auch perfekt in dem luftdichten Raum untergebracht werden.
  • Da das Licht abschirmende Klebstoffharz 37 auf die gesamte Klebeoberfläche der Glasplatte 36 aufgebracht ist, kann hier das Licht, das die Glasplatte 36 durchdringt, durch das Licht abschirmende Klebstoffharz unterbunden werden, und somit dringt das Licht nicht direkt in den Halbleiterchip 29, etc. in dem konkaven Bereich 24 ein.
  • Der durch das würfelförmige Schneiden zerschnittene Stützenbereich 23 umgibt das Umfangsgebiet des Halbleiterchips 29, und die zerschnittene Glasplatte 36 schließt das obere Gebiet davon dicht ab. Der Stützenbereich 23 und die erste Hauptfläche 22a des Substrates 21a sind durch den Klebstoff 37 verklebt, und der Stützenbereich 23 und die Glasplatte 36 sind durch den Klebstoff 37 verklebt. Als Ergebnis sind der Halbleiterchip 29 und die metallischen, dünnen Drähte 30 in dem luftdichten Raum, der durch den konkaven Bereich 24 hergestellt ist, untergebracht. Äußere Umfangsendoberflächen des Substrates 21a, der Stützenbereich 23 und die Glasplatte 36 werden durch das würfelförmige Schneiden so ausgeschnitten, dass plan geschnittene Endoberflächen gebildet werden.
  • Die obige Halbleitervorrichtung ist derart angebracht, dass die externen Verbindungsanschlusspunkte 32, 33, 34 den Elektrodenmustern auf dem Gehäusesubstrat gegenüberliegen/klebend anhaften.
  • Hier wird ein Ausführungsbeispiel, in dem jeweilige Halbleiterchips, die auf jeweiligen Anbringungsbereichen aufgeklebt sind, mit einer gemeinsamen Harzschicht bedeckt werden, indem eine Harzschicht mit dem Substrat bedeckt wird, kurz dargestellt erklärt.
  • Das großformatige Substrat, in dem eine Vielzahl von Anbringungsbereichen in einer Matrixweise, zum Beispiel sind 100 Bereiche in 10 Reihen und 10 Spalten angeordnet, auf dem Substrat angeordnet ist, das die Plattendicke von 200 bis 350 μm aufweist, die die mechanische Festigkeit während der Herstellungsschritte sicherstellen kann, wird angefertigt. Das Substrat ist ein isolierendes Substrat aus Keramik, Glas-Epoxyd oder ähnlichem. Dann werden die Halbleiterchips mit den jeweiligen Anbringungsbereichen durch Die-Bonden verbunden, und dann werden alle Halbleiterchips mit der gemeinsamen Harzschicht bedeckt, indem Epoxyd-Flüssigharz mit einem vorbestimmten Betrag aufgetropft (vergossen) wird. Nachdem die aufgetropfte Harzschicht durch die bei 100 bis 200 Grad für mehrere Stunden ausgeführte Wärmebehandlung ausgehärtet ist, wird eine Oberfläche der Harzschicht durch das Schleifen gekrümmter Oberflächen zu einer planen Oberfläche bearbeitet. Beim Schleifen wird das Schleifgerät zum Schleifen der Oberfläche der Harzschicht mit der Schleifscheibe so verwendet, dass die Oberfläche der Harzschicht eine einheitliche Höhe auf dem Substrat aufweist. In diesem Schritt wird eine Filmdicke der Harzschicht von 0,3 bis 1,0 mm gebildet.
  • Als nächstes ist 2A eine Querschnittansicht und 2B eine Draufsicht, die ein Ausführungsbeispiel einer Überstrom-Schutzvorrichtung zeigen, die eine Schmelzsicherung verwendet. Ein Substrat 51 wird aus isolierendem Material, wie Keramik, Glas-Epoxyd, etc. gebildet. Das Substrat 51 hat eine Plattendicke von 100 bis 300 μm und eine rechtwinklige Gestalt, dessen lange Seite × kurze Seite ungefähr 2,5 mm × 1,9 mm ist, wenn es in der Draufsicht betrachtet wird (wie in 2B gezeigt betrachtet). Auch weist das Substrat 51 jeweils eine erste Hauptfläche 52a auf der Oberflächenseite und eine zweite Hauptfläche 52b auf der rückseitigen Oberflächenseite auf. Ein Stützenbereich 53 ist ein Seitenbereich, der auf einem äußeren Umfang des Substrates 51 mit einer Höhe von ungefähr 0,4 mm und einer Breite von ungefähr 0,5 mm vorgesehen ist. Ein konkaver Bereich 54 wird auf dem Mittenbereich des Substrates 51 durch den Stützenbereich 53 gebildet. Das Substrat 51 und der Stützenbereich 53 können entweder als separate Elemente gebildet werden und miteinander mit einem Klebstoff 61 verklebt werden, oder das Substrat 51 kann integral mit den Stützenbereichen 53 gebildet werden.
  • Eine Oberfläche der ersten Hauptfläche 52a des Substrates 51 ist plan ausgebildet, und die Elektrodenbereiche 55, 56 sind auf der Oberfläche unter Verwendung eines Verfahrens wie Goldbeschichten oder ähnlichem gebildet. Ein metallischer, dünner Draht 57 mit einem Durchmesser von 30 μm, zum Beispiel, wird durch das Draht-Bonden zwischen den Elektrodenbereichen 55, 56 vorgesehen. Der metallische, dünne Draht 57 ist aus einem Golddraht mit einer Reinheit von 99,99%, einem dünnen Lötmitteldraht oder ähnlichem gebildet. Der metallische, dünne Draht 57 wird erstens mit dem Elektrodenbereich 55 gebondet, und wird zweitens mit dem Elektrodenbereich 56 über Bonden derart verbunden, dass eine Drahtschleife mit einer Höhe gebildet wird, die geringer ist als eine Höhe des konkaven Bereichs 54.
  • Externe Verbindungsanschlusspunkte 58, 59 werden auf der Oberfläche der zweiten Hauptfläche 52b des Substrates 51 gebildet, indem ein Verfahren wie Goldbeschichten oder ähnliches verwendet wird. Zusätzlich ist ein Durchgangsloch 60, das durch das Substrat 51 hindurch geht, jeweils unter den Elektrodenbereichen 55, 56 vorgesehen. Ein Inneres des Durchgangsloches 60 ist mit einem leitfähigen Material wie Wolfram oder ähnlichem gefüllt, so dass der Elektrodenbereich 55 und der Elektrodenbereich 56 jeweils elektrisch mit dem externen Verbindungsanschlusspunkt 58 und dem externen Verbindungsanschlusspunkt 59 verbunden sind. Endbereiche der externen Verbindungsanschlusspunkte 58, 59 sind von dem Endbereich des Substrates 51 um ungefähr 0,01 bis 0,1 mm abgesetzt. Auch ist es, da die oberen Oberflächen der Durchgangslöcher 60 des Elektrodenbereiches 55, 56 nicht plan sind, vorzuziehen, dass der Bonding-Draht 57 so verbunden ist, dass die oberen Oberflächen der Durchgangslöcher 60 des Elektrodenbereiches 55, 56 jeweils vermieden werden.
  • Um das Innere des konkaven Bereichs 54 als einen abgeschlossenen Raum zu bilden, wird eine transparente Glasplatte 62 mit einer Plattendicke von ungefähr 0,1 bis 0,3 mm als ein Deckelelement verwendet. Da die Glasplatte 62 eine Anzahl von konkaven Bereichen 54, die auf dem großformatigen Substrat 21 gebildet sind, abdeckt, ist das Licht abschirmende Klebstoffharz 61 im voraus auf die gesamte Klebeoberfläche der Glasplatte 62 aufgebracht. Auch kann, wenn der obere Bereich des Stützenbereiches 53, der den konkaven Bereich 54 bildet, und die Klebeoberfläche der Glasplatte 62 verklebt sind, der metallische, dünne Draht 57 perfekt in dem luftdichten Raum untergebracht werden.
  • Hier kann, da das Licht abschirmende Klebstoffharz 61 auf die gesamte Klebeoberfläche der Glasplatte 62 aufgebracht ist, das Licht, das durch die Glasplatte 62 hindurch geht, durch das Licht abschirmende Klebstoffharz 61 unterbunden werden, und somit tritt das Licht nicht direkt in den metallischen, dünnen Draht 57, etc. in dem konkaven Bereich 54 ein.
  • Die obige Überstrom-Schutzvorrichtung ist derart angebracht, dass die externen Verbindungsanschlusspunkte 58, 59 den Elektrodenmustern auf dem Gehäusesubstrat gegenüberliegen/mit ihnen verklebt sind. Wenn ein über dem Auslegungsstrom liegender Überstrom zwischen den externen Verbindungsanschlusspunkten 58, 59 fließt, verursacht ein solcher durch den metallischen, dünnen Draht 57 fließender Überstrom den schnellen Temperaturanstieg aufgrund des spezifischen Widerstandes des metallischen, dünnen Drahtes 57.
  • Der metallische, dünne Draht 57 wird durch diese Wärmeerzeugung geschmolzen, um eine Schutzfunktion gegen den Überstrom zu leisten. Wenn ein Gold(Au)draht mit dem Durchmesser von 30 μm und einer Drahtlänge von ungefähr 0,7 mm verwendet wird, beträgt der Schmelzstrom ungefähr 4A (1 bis 5 Sekunden). In vielen Fällen wird, aufgrund der Beziehung zwischen der Strahlung und dem Widerstand, der metallische, dünne Draht 57 eher in seinem mittleren Bereich als in seinen Endbereichen nahe den Elektrodenbereichen 55, 56 durchgeschmolzen. In diesem Zustand kann, da der geschmolzene Bereich nicht mit anderem Material wie dem Harz in Berührung kommt, die Vorrichtung, in der die Entflammung, die Rauchemission, die Farbveränderung und die Verformung nicht erzeugt worden sind, im Aussehen erhalten werden. Auch kann, wenn der metallische, dünne Draht 57 geschmolzen ist, die Vorrichtung, in der beide Anschlusspunkte zum Zeitpunkt des Überstromes perfekt getrennt worden sind, gebildet werden.
  • Das Sicherungselement kann dadurch gebildet werden, dass ein Teil der leitfähigen Bereiche, die die Elektrodenbereiche 55, 56 formen, hintereinander in einer schmalen, keilähnlichen Gestalt gebildet wird, indem ein Polysilicon-Widerstand oder ähnliches auf den metallischen, dünnen Draht zusätzlich zu dem metallischen, dünnen Draht aufgeklebt wird. Zusammengefasst kann jegliches Mittel verwendet werden, wenn der geschmolzene Bereich in dem konkaven Bereich untergebracht ist. Auch kann, obwohl der konkave Bereich 54 in der Luft luftdicht abgeschlossen ist, das nicht verbrennbare Gas, zur Bildung der Stickstoffatmosphäre, etc., z. B., dort hinein gefüllt werden.
  • Wie oben beschrieben, kann entsprechend der Halbleitervorrichtung der vorliegenden Erfindung, da die transparente Glasplatte 36 dazu verwendet wird, den Halbleiterchip 29, die Bonding-Drähte 30, etc. luftdicht in dem hohlen Raum einzuschließen, der Zustand des geklebten Bereichs zwischen der Glasplatte 36 und dem Stützenbereich 23 durch visuelle Inspektion geprüft werden. Auch kann, da das Licht abschirmende Klebstoffharz 37 auf die gesamte Klebeoberfläche der Glasplatte 36 aufgebracht ist, ein derartiges Ereignis verhindert werden, dass das Licht, das durch die Glasplatte 36 hindurch tritt, in den konkaven Bereich 24 hinein gelangt und direkt in den Halbleiterchip 29, etc. hinein gelangt, und dadurch eine Verschlechterung der Eigenschaft des Halbleiterchips 29, etc. verursacht wird.
  • Außerdem kann in der Halbleitervorrichtung der vorliegenden Erfindung die hohle Struktur durch Verwendung des Stützenbereiches 23 und der Glasplatte 36 gebildet werden, und auch sind der Halbleiterchip 29, etc., die über Die-Bonden auf dem Substrat 21a angebracht sind, in dem luftdichten Raum untergebracht, der durch den konkaven Bereich 24 als dem hohlen Bereich hergestellt ist. Entsprechend können Materialkosten im Gegensatz zu dem Fall stark gesenkt werden, in dem das Substrat 21a mit der Harzschicht bedeckt ist und dadurch die Halbleiterchips 29, die auf den Anbringungsbereichen aufgeklebt sind, mit der Harzschicht bedeckt sind.
  • Ferner kann in der Halbleitervorrichtung der vorliegenden Erfindung die hohle Struktur gebildet werden, indem der Stützenbereich 23 und die Glasplatte 36 verwendet werden, und auch wird der Schritt des Ebnens der Oberfläche des Halbleiter-Bauelementes nicht benötigt, da die Glasplatte 36 als der Deckelkörper der hohlen Struktur verwendet wird. Daher können Herstellungskosten eher außerordentlich gesenkt werden als in dem Fall, in dem das Substrat 21a mit der Harzschicht bedeckt wird, und daher die Halbleiterchips 29, die auf den Anbringungsbereichen aufgeklebt sind, mit der Harzschicht bedeckt werden.
  • Außerdem werden die Durchgangslöcher 35, die von der ersten Hauptfläche 22a zu der zweiten Hauptfläche 22b durch das Substrat 21a hindurch gehen, in dem Substrat 21a gebildet. Dann wird das Innere der Durchgangslöcher 35 mit dem leitfähigen Material wie Wolfram, Silber, Kupfer, etc. gefüllt und auch der Inselbereich 26, der Elektrodenbereich 27 und der Elektrodenbereich 28 werden jeweils elektrisch mit den externen Verbindungsanschlusspunkten 32, 33, 34 verbunden, so dass interne Bauelemente und die externen Verbindungsanschlusspunkte ohne eine Zuleitung elektrisch verbunden werden können, die sich von dem Substrat 21a zu der Außenseite erstreckt. Somit kann ein Kapselungsgebiet außerordentlich verkleinert werden, wenn die Halbleitervorrichtung auf der Leiterplatine gekapselt wird.
  • Ein erstes Herstellungsverfahren der in 1 gezeigten Halbleitervorrichtung wird im folgenden im Detail erklärt.
    • Erster Schritt: siehe 3A
  • Zuerst wird das großformatige Substrat 21 angefertigt. Das großformatige Substrat 21 wird aus isolierendem Material wie Keramik, Glas-Epoxyd, etc. gebildet und weist eine Plattendicke von 100 bis 300 μm auf. Auch weist das großformatige Substrat 21 jeweils die erste Hauptfläche 22a auf der Oberflächenseite und die zweite Hauptfläche 22b auf der rückseitigen Oberflächenseite auf. Ein Gitterwerk von Wänden 23, im folgenden "Gitterwerk-ähnlicher Stützenbereich" genannt, hat eine Höhe von 0,1 bis 0,5 mm und eine konstante Breite von ungefähr 0,25 bis 0,5 mm, und bildet den konkaven Bereich 24, in dem der Mittenbereich des Substrates 21 durch den Stützenbereich 23 vertieft gebildet ist. Das Substrat 21 und der Stützenbereich 23 können entweder integral im voraus gebildet sein, um die obige Plattendicke einschließlich dem Stützenbereich 23 zu bilden, oder die Struktur, in der das Substrat 21 und der Stützenbereich 23 einzelnen gebildet werden und dann zusammen geklebt/befestigt werden, kann angefertigt werden.
  • Die konkaven Bereiche 24, die jeder eine Größe von ungefähr 0,8 mm × 0,6 mm zum Beispiel aufweisen, sind senkrecht und seitlich auf dem Substrat 21 mit einem gleichen Abstand angeordnet. Eine Vielzahl von leitfähigen Mustern, von denen jedes mindestens zwei leitfähige Bereiche, ("Inselbereiche" 26 und "Elektrodenbereiche" 27, 28) aufweist, sind auf den ersten Hauptflächen 22a der konkaven Bereiche 24 unter Verwendung eines Verfahrens wie Goldbeschichten gebildet. Der konkave Bereich 24 und ein Teil des Stützenbereiches 23 des Substrates 21, der den konkaven Bereich 24 umgibt, stellen den Bauelement -Anbringungsbereich 41 dar.
    • Zweiter Schritt: siehe 3B
  • Nachdem das derartige Substrat 21 angefertigt ist, wird der Halbleiterchip 29 an dem Inselbereich 26 jedes konkaven Bereichs 24 über Die-Bonden angebracht, und der Bonding-Draht 30 wird Draht-gebondet. Dann wird eine Seite der Bonding-Drähte 30, die mit dem Halbleiterchip 29 über Draht-Bonden verbunden sind, mit den Elektrodenbereichen 27, 28 verbunden. Eine Schleifenhöhe des Bonding-Drahtes 30 ist in diesem Stadium auf eine Höhe eingestellt, die niedriger als eine Höhe des Stützenbereiches 23 ist.
    • Dritter Schritt: siehe 4A und 4B
  • Die transparente Glasplatte 36 mit einer Plattendicke von ungefähr 0,1 bis 0,3 mm wird angefertigt, und dann wird das Licht abschirmende Klebstoffharz 37 auf die gesamte Klebeoberfläche der Glasplatte 36 aufgebracht. Dann wird die Glasplatte 36 als ein Deckelelement aufgeklebt, das die hohlen, luftdichten Strukturen auf den Anbringungsbereichen 41 bildet, die eine Vielzahl von konkaven Bereichen 24 aufweisen, die unter Verwendung des großformatigen Substrates 21 und der Stützenbereiche 23 gebildet sind. Entsprechend können der Halbleiterchip 29 und der Bonding-Draht 30 perfekt in dem luftdichten Raum untergebracht werden. In diesem Zustand kann, wie oben beschrieben, da das Licht abschirmende Klebstoffharz 37 auf die gesamte Oberfläche der Glasplatte 36 aufgebracht ist, eine große Anzahl von Halbleiterbauelementen gleichzeitig gebildet werden.
  • Hier kann der Stützenbereich 23 auf das großformatige Substrat 21 später aufgeklebt werden, im Übrigen können das großformatige Substrat 21 und der Stützenbereich 23 vorher zusammen integral gebildet werden. Auch können die konkaven Bereiche 24 durch Aushöhlen des großformatigen Substrates 21 gebildet werden.
  • Danach wird visuell geprüft, ob ein Verklebungsfehler zwischen dem Stützenbereich 23 und der Glasplatte 36 verursacht worden ist, oder nicht.
    • Vierter Schritt: siehe 4C
  • Dann können einzelne, in 5 gezeigte Vorrichtungen erlangt werden, indem das Substrat 21 basierend auf Ausrichtungsmarkierungen, die auf der Oberfläche des Substrates 21 gebildet sind, in jeweilige Anbringungsbereiche 41 unterteilt wird. Ein Würfelschneid-Sägeblatt bzw. Dicing-Blade 42 wird zum Zerteilen verwendet, und eine Würfelschneid-Blech wird auf die rückseitige Oberflächenseite des Substrates 21 aufgeklebt, und dann werden das Substrat 21 und die Glasplatte 36 gemeinsam entlang der Würfelschneid-Linien 43 senkrecht und seitlich abgetrennt. In diesem Fall ist die Würfelschneid-Linie 43 in der Mitte des Stützenbereiches 23 angeordnet. Das Würfelschneid-Blech kann auch auf die Glasplatten 36-Seite aufgeklebt werden, und dann kann das Würfelschneiden von der zweiten Hauptflächen 22b-Seite her angewandt werden.
  • Ein zweites Herstellungsverfahren der in 1 gezeigten Halbleitervorrichtung wird im Folgenden im Detail erklärt. Dies ist der Fall, bei dem der Stützenbereich 23 als separate Teile hergestellt wird.
    • Erster Schritt: siehe 6A
  • Zuerst wird das großformatige, plane Substrat 21 angefertigt. Das großformatige Substrat 21 wird aus isolierendem Material wie Keramik, Glas-Epoxyd etc. gebildet, und weist eine Plattendicke von 100 bis 300 μm auf. Auch weist das großformatige Substrat 21 jeweils die erste Hauptfläche 22a auf der Oberflächenseite und die zweite Hauptfläche 22b auf der rückseitigen Oberflächenseite auf. Eine Vielzahl von leitfähigen Mustern, von denen jedes mindestens zwei leitfähige Bereiche ("Inselbereiche" 26 und "Elektrodenbereiche" 27, 28) aufweist, ist auf der Oberfläche der ersten Hauptflächen 22a unter Verwendung eines Verfahrens wie Goldbeschichten gebildet. Das Gebiet, das den Inselbereich 26 und die Elektrodenbereiche 27, 28 umgibt, bildet den Bauelement-Anbringungsbereich 41. Eine große Anzahl von Bauelement-Anbringungsbereichen 41 ist senkrecht und seitlich mit einem gleichen Abstand angeordnet.
    • Zweiter Schritt: siehe 6B
  • Nachdem ein derartiges Substrat 21 angefertigt ist, wird der Halbleiterchip 29 über Die-Bonden an dem Inselbereich 26 jedes Bauelement-Anbringungsbereiches 41 angebracht, und der Bonding-Draht 30 wird Draht-gebondet. Dann wird eine Seite der Bonding-Drähte 30, die mit dem Halbleiterchip 29 über Draht-Bonden verbunden sind, mit den Elektrodenbereichen 27, 28 verbunden. Eine Schleifenhöhe des Bonding-Drahtes 30 ist in diesem Stadium auf eine Höhe eingestellt, die kleiner als eine Tiefe des konkaven Bereichs 24 ist.
    • Dritter Schritt: siehe 7A
  • Ein Gitterwerk von Wänden 23, das die Bauelement-Anbringungsbereiche 41 und die konkaven Bereiche 24 begrenzt, wird auf die Oberfläche der ersten Hauptfläche 22a auf dem Substrat 21, auf die das Die-Bonden und das Draht-Bonden angewandt worden sind, aufgeklebt/befestigt. Zum Kleben wird ein Klebstoff wie Epoxyd-Klebstoff etc. verwendet.
  • Die konkaven Bereiche 24, die jeder eine Größe von ungefähr 0,8 mm × 0,6 mm, zum Beispiel, aufweisen, sind senkrecht und seitlich mit einem gleichen Abstand angeordnet. Der Stützenbereich 23 mit einer Höhe von ungefähr 0,1 bis 0,2 mm und einer Breite von ungefähr 0,2 bis 0,5 mm ist zwischen den konkaven Bereichen 24 so angeordnet, dass er den konkaven Bereich 24 in einer Gitterwerkweise umgibt. Als Ergebnis sind die Insel 26, der Halbleiterchip 29, die Elektrodenbereiche 27, 28 etc. von dem konkaven Bereich 24 exponiert, was dem Zustand in 3B entspricht. Mit diesem Vorgehen kann, da das Die-Bonden und das Draht-Bonden auf das plane Substrat 21 angewendet werden können, der Kontakt zwischen dem Vakuumring oder dem Bonding-Werkzeug und dem Stützenbereich 23 vermieden werden, und somit kann die Abmessung des konkaven Bereichs 24 verringert werden.
    • Vierter Schritt: siehe 7B und C
  • Die transparente Glasplatte 36 mit einer Plattendicke von ungefähr 0,1 bis 0,3 mm wird angefertigt, und dann wird das Licht abschirmende Klebstoffharz 37 auf die gesamte Klebeoberfläche der Glasplatte 36 aufgebracht. Dann wird die Glasplatte 36 als ein Deckelelement aufgeklebt, das die hohlen, luftdichten Strukturen auf den Anbringungsbereichen 41 formt, die eine Vielzahl von konkaven Bereichen 24 aufweisen, die unter Verwendung des großformatigen Substrates 21 und der Stützenbereiche 23 gebildet sind. Als Ergebnis können der Halbleiterchip 29 und der Bonding-Draht 30 in dem luftdichten Raum perfekt untergebracht werden. In diesem Stadium kann, wie oben beschrieben, da das Licht abschirmende Klebstoffharz 37 auf die gesamte Oberfläche der Glasplatte 36 aufgebracht ist, eine große Anzahl von Halbleiter-Bauelementen gleichzeitig gebildet werden.
  • Danach wird visuell geprüft, ob ein Verklebungsfehler zwischen dem Stützenbereich 23 und der Glasplatte 36 verursacht worden ist, oder nicht.
    • Fünfter Schritt: siehe 8A
  • Dann können, basierend auf Ausrichtungsmarkierungen, die auf der Oberfläche des Substrates 21 gebildet sind, einzelne, in 8B gezeigte Vorrichtungen durch Zerteilen des Substrates 21 in jeweilige Anbringungsbereiche 41 erlangt werden. Die Würfelschneid-Sägeblatt 42 wird zum Zerteilen verwendet, und das Würfelschneid-Blech wird auf die zweite Hauptflächen 22b-Seite des Substrates 21 aufgeklebt, und dann werden das Substrat 21, das Gitterwerk von Wänden 23 und die Glasplatte 36 gemeinsam entlang der Würfelschneid-Linien 43 vertikal und seitlich abgetrennt. In diesem Fall ist die Würfelschneid-Linie 43 in der Mitte des Stützenbereiches 23 angeordnet. Das Würfelschneiden bzw. Dicing kann auch von der zweiten Hauptflächen 22b-Seite her angewandt werden.
  • Wie oben beschrieben, kann, entsprechend der Halbleitervorrichtung der vorliegenden Erfindung, da eine transparente Glasplatte verwendet wird, um den Halbleiterchip, die Bonding-Drähte etc. luftdicht in dem hohlen Raum einzuschließen, der Zustand des verklebten Bereiches zwischen der Glasplatte und dem Stützenbereich durch visuelle Inspektion geprüft werden. Außerdem kann, da das Licht abschirmende Klebstoffharz auf die gesamte Oberfläche der Klebeoberfläche der Glasplatte angewandt wird, ein derartiges Ereignis verhindert werden, dass das Licht, das durch die Glasplatte hindurch geht, in den konkaven Bereich eintritt und direkt in den Halbleiterchip, etc. eintritt, und dadurch eine Verschlechterung der Eigenschaft des Halbleiterchips, etc. verursacht wird.
  • Außerdem kann, entsprechend dem Halbleitervorrichtung-Herstellungsverfahren der vorliegenden Erfindung, da das Licht abschirmende Klebstoffharz im Voraus auf die gesamte Klebeoberfläche der Glasplatte aufgebracht wird, die die hohle, luftdichte Struktur bildet, das Halbleiter-Bauelement, etc. gleichzeitig auf eine Anzahl von konkaven Bereichen aufgeklebt werden, die aus dem Substrat und den Stützenbereichen hergestellt sind. Daher können die Herstellungskosten außerordentlich verringert werden, und eine Massenproduktion kann durchgeführt werden.

Claims (4)

  1. Halbleitervorrichtung umfassend: ein Substrat (21a), das aus isolierendem Material hergestellt ist; ein leitfähiges Muster, das auf einer vorderen Oberfläche (22a) des Substrates (21a) vorgesehen ist, und mindestens zwei leitfähige Bereiche (26, 27, 28) aufweist; externe Verbindungsanschlusspunkte (32, 33, 34), die auf einer rückseitigen Oberfläche (22b) des Substrates (21a) vorgesehen sind, und elektrisch mit den jeweiligen leitfähigen Bereichen (26, 27, 28) verbunden sind; ein Schaltkreis-Bauelement (29), das auf dem leitfähigen Muster (26, 27, 28) vorgesehen ist; eine transparente Glasplatte (36), die das Schaltkreis-Bauelement (29) abdeckt und die einen hohlen, luftdichten Bereich zwischen dem Substrat (21a) und der Glasplatte (36) und den Wänden (23), die auf der vorderen Oberfläche (22a) des Substrates (21a) vorgesehen sind, bildet; und ein Licht abschirmendes Klebstoffharz (37), das über eine komplette erste Oberfläche der Glasplatte (36) aufgebracht ist, wobei die erste Oberfläche der Glasplatte der vorderen Oberfläche (22a) des Substrates (21a) gegenüberliegt.
  2. Halbleitervorrichtung gemäß Anspruch 1, wobei das Schaltkreis-Bauelement ein Halbleiter-Bauelement oder ein Sicherungsbauelement aufweist.
  3. Halbleitervorrichtung-Herstellungsverfahren, die Schritte umfassend: Anfertigen einer Vielzahl von Hohlräumen (24) in der vorderen Oberfläche (22a) eines tragenden Substrates (21) durch integrales Bilden eines Gitterwerkes von Wänden (23); Vorsehen eines leitfähigen Musters mit mindestens zwei leitfähigen Bereichen (26, 27, 28) in jedem Hohlraum; Vorsehen jeweiliger externer Verbindungsanschlusspunkte (32, 33, 34), die elektrisch mit den jeweiligen leitfähigen Bereichen verbunden sind, auf einer rückseitigen Oberfläche (22b) des tragenden Substrates (21); Befestigen von Schaltkreis-Bauelementen (29) auf jeweiligen leitfähigen Mustern; Aufbringen eines Licht abschirmenden Klebstoffharzes (37) über die komplette erste Oberfläche einer transparenten Glasplatte (36); Aufkleben der ersten Oberfläche der transparenten Glasplatte (36) auf das Gitterwerk von Wänden (23), wodurch die Schaltkreis-Bauelemente abgedeckt werden und wodurch eine Vielzahl von luftdichten, hohlen Bereichen zwischen den Hohlräumen in dem tragenden Substrat (21) und der Glasplatte (36) gebildet wird; und Zerteilen des tragenden Substrates (21) in Vorrichtungen durch würfelförmiges Schneiden durch die Glasplatte (36), die Wände (23) und die unterliegenden Bereiche des tragenden Substrates (21), wobei jede Vorrichtung ein Schaltkreis-Bauelement in einem luftdichten, hohlen Bereich umfasst.
  4. Halbleitervorrichtung-Herstellungsverfahren, die Schritte umfassend: Anfertigen eines tragenden Substrates (21), auf dessen vorderer Oberfläche (22a) eine Vielzahl von leitfähigen Mustern, von denen jedes mindestens zwei leitfähige Bereiche (26, 27, 28) aufweist, vorgesehen ist; Vorsehen jeweiliger externer Verbindungsanschlusspunkte (32, 33, 34), die elektrisch mit den jeweiligen leitfähigen Bereichen verbunden sind, auf einer rückseitigen Oberfläche (22b) des tragenden Substrates (21); Befestigen von Schaltkreis-Bauelementen (29) auf den jeweiligen leitfähigen Mustern; Befestigen eines Gitterwerkes von Wänden (23), die Hohlräume (24) begrenzen, auf der vorderen Oberfläche des tragenden Substrates (21), wobei jeder Hohlraum eines der leitfähigen Muster umfasst; Aufbringen eines Licht abschirmenden Klebstoffharzes (37) über die komplette erste Oberfläche einer transparenten Glasplatte (36); Aufkleben der ersten Oberfläche der transparenten Glasplatte (36) auf das Gitterwerk von Wänden (23), wodurch die Schaltkreis-Bauelemente abgedeckt werden, und wodurch eine Vielzahl von luftdichten, hohlen Bereichen zwischen dem tragenden Substrat (21), der Glasplatte (36) und den Wänden (23) gebildet wird; und Zerteilen des tragenden Substrates (21) in Vorrichtungen durch würfelförmiges Schneiden durch die Glasplatte (36), die Wände (23) und das tragende Substrat (21), wobei jede Vorrichtung ein Schaltkreis-Bauelement in einem luftdichten, hohlen Bereich umfasst.
DE2001625888 2000-10-10 2001-10-08 Halbleiteranordnung und Verfahren zu ihrer Herstellung Expired - Fee Related DE60125888T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000308620 2000-10-10
JP2000308620A JP4565727B2 (ja) 2000-10-10 2000-10-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE60125888D1 DE60125888D1 (de) 2007-02-22
DE60125888T2 true DE60125888T2 (de) 2007-11-15

Family

ID=18788900

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001625888 Expired - Fee Related DE60125888T2 (de) 2000-10-10 2001-10-08 Halbleiteranordnung und Verfahren zu ihrer Herstellung

Country Status (5)

Country Link
US (1) US6815808B2 (de)
EP (1) EP1202350B1 (de)
JP (1) JP4565727B2 (de)
CN (1) CN1207779C (de)
DE (1) DE60125888T2 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1369929B1 (de) * 2002-05-27 2016-08-03 STMicroelectronics Srl Herstellungsverfahren von verkapselten optischen Sensoren und so hergestellter verkapselter optischer Sensor
JP2004055860A (ja) 2002-07-22 2004-02-19 Renesas Technology Corp 半導体装置の製造方法
DE10237084A1 (de) * 2002-08-05 2004-02-19 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines elektrischen Leiterrahmens und Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements
TWI239080B (en) * 2002-12-31 2005-09-01 Advanced Semiconductor Eng Semiconductor chip package and method for the same
CN101197408B (zh) * 2003-02-25 2010-12-08 株式会社钟化 遮光用树脂及形成方法、发光二极管用管壳及半导体装置
US8110899B2 (en) * 2006-12-20 2012-02-07 Intel Corporation Method for incorporating existing silicon die into 3D integrated stack
US7605462B2 (en) * 2007-02-23 2009-10-20 Powertech Technology Inc. Universal substrate for a semiconductor device having selectively activated fuses
US20100164677A1 (en) * 2008-12-29 2010-07-01 Chin-Chi Yang Fuse
JP2010199474A (ja) * 2009-02-27 2010-09-09 Kyocera Chemical Corp 電子部品用中空パッケージ、電子部品用中空パッケージの接着シート、および蓋体、ならびに電子部品の製造方法
JP2012039031A (ja) * 2010-08-11 2012-02-23 Nitto Denko Corp 発光装置
JP5981183B2 (ja) * 2012-03-23 2016-08-31 矢崎総業株式会社 表示装置
JP5813552B2 (ja) 2012-03-29 2015-11-17 株式会社東芝 半導体パッケージおよびその製造方法
US11211305B2 (en) 2016-04-01 2021-12-28 Texas Instruments Incorporated Apparatus and method to support thermal management of semiconductor-based components
US10861796B2 (en) 2016-05-10 2020-12-08 Texas Instruments Incorporated Floating die package
US10179730B2 (en) 2016-12-08 2019-01-15 Texas Instruments Incorporated Electronic sensors with sensor die in package structure cavity
US10074639B2 (en) 2016-12-30 2018-09-11 Texas Instruments Incorporated Isolator integrated circuits with package structure cavity and fabrication methods
US9929110B1 (en) 2016-12-30 2018-03-27 Texas Instruments Incorporated Integrated circuit wave device and method
US9865537B1 (en) * 2016-12-30 2018-01-09 Texas Instruments Incorporated Methods and apparatus for integrated circuit failsafe fuse package with arc arrest
US10411150B2 (en) 2016-12-30 2019-09-10 Texas Instruments Incorporated Optical isolation systems and circuits and photon detectors with extended lateral P-N junctions
US10121847B2 (en) 2017-03-17 2018-11-06 Texas Instruments Incorporated Galvanic isolation device
JP6635605B2 (ja) * 2017-10-11 2020-01-29 国立研究開発法人理化学研究所 電流導入端子並びにそれを備えた圧力保持装置及びx線撮像装置
KR102592329B1 (ko) * 2018-06-26 2023-10-20 삼성전자주식회사 반도체 패키지 제조 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60239043A (ja) * 1984-05-14 1985-11-27 Oki Electric Ind Co Ltd 半導体装置用パツケ−ジの製造方法
JPH0744261B2 (ja) * 1988-12-28 1995-05-15 凸版印刷株式会社 半導体装置用透明被覆体
US5160787A (en) * 1989-01-12 1992-11-03 Mitsubishi Gas Chemical Company, Inc. Electrical laminate having ability to absorb ultraviolet rays
US5105260A (en) * 1989-10-31 1992-04-14 Sgs-Thomson Microelectronics, Inc. Rf transistor package with nickel oxide barrier
JP2967215B2 (ja) * 1990-10-12 1999-10-25 株式会社村田製作所 チップ型電子部品の製造方法
US5327443A (en) * 1991-10-30 1994-07-05 Rohm Co., Ltd. Package-type semiconductor laser device
US5277356A (en) * 1992-06-17 1994-01-11 Rohm Co., Ltd. Wire bonding method
JPH07225391A (ja) * 1994-02-14 1995-08-22 Toshiba Corp 液晶表示モジュール
US5382310A (en) * 1994-04-29 1995-01-17 Eastman Kodak Company Packaging medical image sensors
US5590787A (en) * 1995-01-04 1997-01-07 Micron Technology, Inc. UV light sensitive die-pac for securing semiconductor dies during transport
JPH08242046A (ja) * 1995-03-03 1996-09-17 Rohm Co Ltd 温度ヒューズ付き半導体装置の構造
JP3423855B2 (ja) * 1996-04-26 2003-07-07 株式会社デンソー 電子部品搭載用構造体および電子部品の実装方法
JP2933038B2 (ja) 1996-12-09 1999-08-09 日本電気株式会社 中空パッケージおよびその製造方法
US6117705A (en) * 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
JPH1131751A (ja) * 1997-07-10 1999-02-02 Sony Corp 中空パッケージとその製造方法
JPH1197656A (ja) * 1997-09-22 1999-04-09 Fuji Electric Co Ltd 半導体光センサデバイス
DE19752196C1 (de) 1997-11-25 1999-02-11 Siemens Ag Halbleiterbauelement mit definiertem Verhalten bei einem Ausfall und Verfahren zur Herstellung eines solchen
JP3339397B2 (ja) * 1998-01-20 2002-10-28 日本電気株式会社 半導体装置の製造方法
US6020633A (en) * 1998-03-24 2000-02-01 Xilinx, Inc. Integrated circuit packaged for receiving another integrated circuit
US6111199A (en) * 1998-04-07 2000-08-29 Integrated Device Technology, Inc. Integrated circuit package using a gas to insulate electrical conductors
US5923958A (en) * 1998-05-28 1999-07-13 Pan Pacific Semiconductor Co., Ltd. Method for semiconductor chip packaging
GB9818474D0 (en) 1998-08-26 1998-10-21 Hughes John E Multi-layer interconnect package for optical devices & standard semiconductor chips
JP3408987B2 (ja) 1999-03-30 2003-05-19 三菱電機株式会社 半導体装置の製造方法及び半導体装置
JP2000311959A (ja) * 1999-04-27 2000-11-07 Sanyo Electric Co Ltd 半導体装置とその製造方法
US6525397B1 (en) * 1999-08-17 2003-02-25 National Semiconductor Corporation Extended drain MOSFET for programming an integrated fuse element to high resistance in low voltage process technology
US6507264B1 (en) * 2000-08-28 2003-01-14 Littelfuse, Inc. Integral fuse for use in semiconductor packages

Also Published As

Publication number Publication date
CN1347153A (zh) 2002-05-01
US20020041016A1 (en) 2002-04-11
EP1202350A2 (de) 2002-05-02
EP1202350B1 (de) 2007-01-10
US6815808B2 (en) 2004-11-09
JP4565727B2 (ja) 2010-10-20
EP1202350A3 (de) 2004-03-31
JP2002118192A (ja) 2002-04-19
DE60125888D1 (de) 2007-02-22
CN1207779C (zh) 2005-06-22

Similar Documents

Publication Publication Date Title
DE60125888T2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE10310617B4 (de) Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE10229182B4 (de) Verfahren zur Herstellung einer gestapelten Chip-Packung
DE69636335T2 (de) Integrierte Schaltungspackung und Verfahren zu ihrem Zusammenbau
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE60101159T2 (de) Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene
DE102007014389B4 (de) Ein Verfahren zum Erzeugen einer Mehrzahl von Halbleiterbauteilen
DE102011056706B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen, Anordnung und optoelektronisches Halbleiterbauteil
EP0783183A2 (de) Halbleiter-Bauelement und Verfahren zur Herstellung eines Halbleiter-Bauelementes
DE1564491B2 (de) Integriertes halbleiterbauelement und verfahren zu seiner herstellung
DE19940633A1 (de) IC-Gehäuse
DE19544980A1 (de) Lichtemittierendes Bauelement und Herstellverfahren für dieses
DE19911916A1 (de) Halbleitervorrichtung mit Schutzlage und Verfahren zu ihrer Herstellung
EP0351581A1 (de) Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
DE112006003036T5 (de) Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung
DE102014106158B4 (de) Verfahren zum Testen von elektronischen Bauteilen und Halbleiterstreifenanordnung
DE10008203A1 (de) Verfahren zum Herstellen elektronicher Halbleiterbauelemente
DE102010060798B4 (de) Verfahren zum Verpacken einer Halbleitervorrichtung mit einer Klemme
DE19820319B4 (de) Halbleiterbaustein
DE4010370A1 (de) Halbleiterbauteil mit plattierter waermesenke und verfahren zu dessen herstellung
EP2452547B1 (de) Elektronisches bauteil
DE19801488B4 (de) Verfahren zum Zusammenbau eines Halbleiterbausteins
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
EP1595287B1 (de) Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee