DE19725464C2 - Halbleiterbaugruppe und Verfahren zu deren Herstellung, bei dem ein Klebstoff aus anisotrop leitendem Material verwendet wird - Google Patents

Halbleiterbaugruppe und Verfahren zu deren Herstellung, bei dem ein Klebstoff aus anisotrop leitendem Material verwendet wird

Info

Publication number
DE19725464C2
DE19725464C2 DE19725464A DE19725464A DE19725464C2 DE 19725464 C2 DE19725464 C2 DE 19725464C2 DE 19725464 A DE19725464 A DE 19725464A DE 19725464 A DE19725464 A DE 19725464A DE 19725464 C2 DE19725464 C2 DE 19725464C2
Authority
DE
Germany
Prior art keywords
semiconductor
adhesive
semiconductor chips
assembly
semiconductor assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19725464A
Other languages
English (en)
Other versions
DE19725464A1 (de
Inventor
Chi-Jung Song
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19725464A1 publication Critical patent/DE19725464A1/de
Application granted granted Critical
Publication of DE19725464C2 publication Critical patent/DE19725464C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

Die vorliegende Erfindung betrifft eine Halbleiterbaugruppe mit gesta­ pelten Halbleiterchips sowie ein Verfahren zu deren Herstel­ lung.
Fig. 1A und 1B zeigen jeweils Halbleiterbaugruppen mit ge­ stapelten Halbleiterchips gemäß dem Stand der Technik, wobei Fig. 1A eine Halbleiterbaugruppe mit zwei gestapelten Chips zeigt und Fig. 1B eine Halbleiterbaugruppe mit drei gesta­ pelten Chips zeigt. Wie darin gezeigt, wird auf einem Halb­ leitersubstrat (1) eine Vielzahl von Halbleiterchips (2) aufeinander und mit einem isolierenden Klebstoff (3) dazwi­ schen gestapelt. Chip-Anschlußfelder (nicht gezeigt) auf den Halbleiterchips (2) werden jeweils über einen entsprechenden aus einer Vielzahl von leitenden Drähten (4) mit dem Halblei­ tersubstrat (1) verbunden.
Obwohl die oben beschriebene Chipbaugruppenstruktur durch Stapeln einer Vielzahl von Halbleiterchips aufeinander eine Baugruppe mit gestapelter Struktur erreicht, wird die so aufgebaute Stapelbaugruppe jedoch verursacht durch unvermeid­ bare Drahtschlaufen unerwünscht groß und macht es dadurch schwierig, ein in der Größe minimales Gehäuse zu erhalten.
Wie in Fig. 2, die eine Schnittansicht einer anderen Halb­ leiterbaugruppe mit gestapelten Halbleiterchips gemäß dem Stand der Technik darstellt, gezeigt, enthält die Baugruppen­ struktur eine Vielzahl von auf jedem Seitenteil der Oberflä­ chen jeweiliger Halbleiterchips (10) geformten Kontakthöckern (11), so daß die Kontakthocker (11) jeweils mit einer entsprechenden aus einer Vielzahl innerer Zuleitungen (12), von jeder von denen aus eine äußere Zuleitung (13) verläuft, verbunden werden können. Ein bestimmter Bereich der Baugrup­ pe, der die Halbleiterchips (10, 10') und die inneren Zulei­ tungen (12) einschließt, wird mit einer Epoxid-Vergußmasse (14) vergossen.
Die so aufgebaute Stapelbaugruppe gemäß diesem Stand der Technik hat jedoch einen Nachteil darin, daß, wenn die Chips (10, 10') der Halbleiterbaugruppe während des Betriebs bedeu­ tende Wärme emittieren und die Wärme über die äußeren Zulei­ tungen (13) abgeben, die Abgabe der durch die Chips (10, 10') erzeugen Wärme nicht in ausreichendem Maß erfolgt, wodurch sich die Zuverlässigkeit der Baugruppe verschlechtert.
Gemäß der EP 0 706 220 A1 wird von einem Halbleiterchipstapel emittierte Wärme mittels eines thermisch leitenden Substrates abgeführt. Hierfür ist der laminierte Halbleiterchipstapel in einer Ausnehmung des Substrates angeordnet, wobei äußere elektri­ sche Anschlußbereiche des Halbleiterchipstapels mit dem Sub­ strat verbunden werden. Zusätzliche wärmeableitende Einrich­ tungen können an dem Substrat angebracht sowie mit den Anschlußbereichen verbunden werden. Die Wärmeabfuhr erfolgt in erster Linie über die zwischen dem Stapel und dem Substrat in der Ausnehmung befindliche Luft. Hierbei ist eine Form der Ausnehmung vorgesehen, um einen Luftstrom an dem Halbleiter­ chipstapel vorbei zu führen. Ferner wird Wärme über die Ver­ bindung zwischen den Anschlußbereichen und dem Substrat abge­ führt. Chip-Anschlußfelder auf den einzelnen Halbleiterchips werden auf herkömmliche Weise mittels separat ausgeführten elektrisch leitenden Verbindung mit den äußeren Anschlussbe­ reichen verbunden.
Es ist folglich Aufgabe der vorliegenden Erfindung, eine Halbleiterbau gruppe mit gestapelten Halbleiterchips und ein Herstellungsverfahren anzugeben, bei denen bei einfacher Herstellung eine ausreichende Wärmeableitung der Wärmeemissi­ on der Halbleiterchips gewährleistet ist.
Um die oben beschriebene Aufgabe zu lösen, werden eine Halb­ leiterbaugruppe mit gestapelten Halbleiterchips gemäß Anspruch 1 sowie ein Herstellungsverfahren für eine erfindungsgemäß Halbleiterbaugruppe mit gestapelten Halbleiterchips gemäß Anspruch 10 bereitgestellt.
Fig. 1A und 1B sind Schnittansichten von Halbleiterbaugrup­ pen mit gestapelten Halbleiterchips gemäß dem Stand der Tech­ nik,
Fig. 2 ist eine Schnittansicht einer weiteren Halbleiterbau­ gruppe mit gestapelten Halbleiterchips gemäß dem Stand der Technik,
Fig. 3 ist eine Schnittansicht einer Halbleiterbaugruppe mit gestapelten Halbleiterchips gemäß der vorliegenden Erfindung,
Fig. 4A ist eine Draufsicht, die einen aus einer Vielzahl von Halbleiterchips zeigt, die die Halbleiterbaugruppe mit gestapelten Halbleiterchips gemäß der vorliegenden Erfindung bilden,
Fig. 4B bis 4E sind Prozeß-Schnittansichten, die das Her­ stellungsverfahren für Halbleiterbaugruppen mit gestapelten Halbleiterchips gemäß der vorliegenden Erfindung zeigen,
Fig. 5 ist eine perspektivische Ansich der auf einer Lei­ terplatte angebrachten Halbleiterbaugruppe mit gestapelten Halbleiterchips gemäß der vorliegenden Erfindung, und
Fig. 6 ist eine perspektivische Ansicht des nach dem Aus­ schneiden der Stapelbaugruppe entlang jeweiliger Ebenen A, B, C, D und A", B", C", D" von Fig. 5 Übriggebliebenen.
Mit Bezug auf die beigefügten Zeichnungen wird nun die Halb­ leiterbaugruppe mit gestapelten Halbleiterchips gemäß der vorliegenden Erfindung beschrieben.
Wie in Fig. 3, die eine Schnittansicht der Halbleiterbau­ gruppe mit gestapelten Halbleiterchips gemäß der vorliegenden Erfindung zeigt, dargestellt, enthält die Stapelbaugruppe: eine Vielzahl von Chip-Anschlußfeldern (20a), die auf jeder Oberfläche einer Vielzahl von Halbleiterchips (20) geformt sind; eine Vielzahl von Drähten (21), die jeweils ein ent­ sprechendes aus der Vielzahl von Chip-Anschlußfeldern (20a) mit jedem von Kantenteilen der Halbleiterchips (20) verbin­ den; einen Baugruppenkörper (23), der aus der Vielzahl von nacheinander gestapelten Halbleiterchips (20) mit einem da­ zwischen eingebrachten ersten Klebstoff (22) geformt ist; ein Kontaktband (25), das entlang einer anderen seitlichen Ober­ fläche des Baugruppenkörpers (23) unter Verwendung eines zweiten Klebstoffs (24) angebracht ist; einen Wärmeableiter (27), der auf jeder von unteren, oberen und seitlichen Ober­ flächen des so gestapelten Baugruppenkörpers (23) unter Ver­ wendung eines dritten Klebstoffs (26) angebracht ist; und eine Vielzahl von Lotkugeln (28), die auf einer unteren Ober­ fläche des Kontaktbands (25) geformt sind.
Das Kontaktband (25) beinhaltet: eine metallische Schicht (25b); und ein Paar Klebstoffschichten (25a), die eine Viel­ zahl von durch jede der Klebstoffschichten (25a) geformten Durchgangslöchern (25a')aufweisen, die an unteren und oberen Oberflächen der metallischen Schicht (25b) angebracht sind, wobei jedes aus der Vielzahl von Durchgangslöchern (25a') mit einem Füllmittel (25a") gefüllt ist.
Fig. 4A ist eine Draufsicht auf jeden aus der Vielzahl von Halbleiterchips, Fig. 4B bis 4E sind Prozeßansichten, die Herstellungsschritte der Halbleiterbaugruppe mit gestapelten Halbleiterchips gemäß der vorliegenden Erfindung darstellen, und mit Bezug darauf wird nun das Herstellungsverfahren der vorliegenden Erfindung beschrieben.
Wie in Fig. 4A gezeigt, wird auf jedem der Halbleiterchips (20) eine Vielzahl von Chip-Anschlußfeldern (20a) geformt, und eine Vielzahl von Drähten (21) wird jeweils von jedem der jeweiligen Chip-Anschlußfelder (20a) zu einem entsprechenden von Kantenteilen der Halbleiterchips (20) geführt. Die Drähte (21) bestehen hier aus einem leitenden Material, wie bei­ spielsweise Metall.
Wie ferner in Fig. 4B gezeigt, werden die jeweiligen Halb­ leiterchips (20) unter Verwendung des aus Isoliermaterial geformten ersten Klebstoffs (22) nacheinander gestapelt und zum Baugruppenkörper (23) geformt.
Mit Bezug auf Fig. 4C wird das Kontaktband (25) unter Ver­ wendung des aus anisotrop leitendem Material geformten zwei­ ten Klebstoffs (24) auf der seitlichen Oberfläche des Bau­ gruppenkörpers (23) angebracht. Zu diesem Zeitpunkt sind die Chip-Anschlußfelder (20a) und das Kontaktband (25) durch jeweilige Drähte (21) miteinander verbunden, und das Kontakt­ band (25) ist aus einem Paar von Klebstoffschichten (25a) und einer zwischen dem Paar von Klebstoffschichten (25a) bereit­ gestellten metallischen Schicht (25b) geformt. Eine Vielzahl von gemusterten Durchgangslöchern (25a') wird durch jede der Klebstoffschichten (25a) geformt.
Mit Bezug auf Fig. 4D wird die Vielzahl von Durchgangslöchern (25a') jeweils mit einem Füllmittel (25a") gefüllt, was in den beigefügten Zeichnungen durch jeden in schwarz gezeichne­ ten Teil angegeben ist. Unter Verwendung des dritten Kleb­ stoffs (26) wird der thermisch leitende Wärmeableiter (27) an jeder der oberen, unteren und seitlichen Oberflächen des Baugruppenkörpers (23) angebracht. Der Wärmeableiter (27) besteht hier aus einem aus Kupfer, einer Legierung von Kupfer und Nickel, oder Aluminium ausgewählten.
Wie in Fig. 4E gezeigt, wird eine Lotkugel (28) so geformt, daß sie in Kontakt mit einem unteren Teil jedes der in den Durchgangslöchern (25a') geformten Füllmittel (25a") steht, um dadurch die Baugruppe mit gestapelten Halbleiterchips gemäß der vorliegenden Erfindung fertigzustellen.
Mit Bezug auf Fig. 5, die eine perspektivische Ansicht der Halbleiterbaugruppe mit gestapelten Halbleiterchips gemäß der vorliegenden Erfindung zeigt, wird die Chipstapelbaugruppe, das den Baugruppenkörper (23) und die an den oberen, unteren und seitlichen Oberflächen des Baugruppenkörpers (23) ange­ brachten Wärmeableiter (27) einschließt, unter Verwendung der Vielzahl von Lotkugeln (28) als Mittel auf einer Leiterplatte (29) angebracht.
Fig. 6 zeigt eine perspektivische Ansicht der Restbaugruppe nach dem Ausschneiden der Stapelbaugruppe entlang jeweiliger Ebenen A, B, C, D und A", B", C", D" von Fig. 5, und wie darin gezeigt, wird die Baugruppe mit gestapelten Halbleiter­ chips unter Verwendung der Lotkugeln (28) als Mittel auf der Leiterplatte (29) angebracht. Eine Schnittansicht entlang der Ebene A", B", C", D" von Fig. 5 ist hier identisch zu der in Fig. 3.
Wie oben gezeigt, führt die Halbleiterbaugruppe mit gestapel­ ten Halbleiterchips gemäß der vorliegenden Erfindung die anzuschließenden Drähte (21) zum Kontaktband (25) anstatt zu einem Halbleitersubstrat wie im Stand der Technik und ermög­ licht, daß die Stapelbaugruppe der vorliegenden Erfindung eine minimale Baugruppengröße erreicht.
Ferner ist der Wärmeableiter (27) bei der Halbleiterbaugruppe mit gestapelten Halbleiterchips gemäß der vorliegenden Erfin­ dung an den oberen, unteren und seitlichen Oberflächen des Baugruppenkörpers (23) angebracht, um die Abgabe der durch die Halbleiterchips (20) erzeugten Wärme nach außen zu er­ leichtern und dadurch eine Verschlechterung der Baugruppenzu­ verlässigkeit zu verhindern.

Claims (18)

1. Halbleiterbaugruppe mit gestapelten Halbleiterchips (20), die eine Vielzahl von Halbleiterchips (20) mit jeweils darauf geformten Chip-Anschlußfeldern (20a) aufweist, mit:
einer Vielzahl von Drähten (21), die jeweils ein entsprechen­ des aus der Vielzahl von Chip-Anschlußfeldern (20a) mit einem Kantenteil der entsprechenden Halbleiterchips (20) verbinden,
einem ersten Klebstoff (22) zwischen den gestapelten Halblei­ terchips (20),
einem Kontaktband (25), das mit einem zweiten Klebstoff (24), der aus einem anisotrop leitenden Material geformt ist, auf einer ersten seitlichen Oberfläche der Halbleiterbaugruppe angebracht ist, und
einem Wärmeableiter (27), der unter Verwendung eines dritten Klebstoffs (26) auf den anderen Oberflächen der Halbleiterbau­ gruppe angebracht ist.
2. Halbleiterbaugruppe nach Anspruch 1, bei der die Drähte jeweils entsprechende von den Chip-Anschlußfeldern (20a) mit dem Kontaktband (25) elektrisch leitend verbinden.
3. Halbleiterbaugruppe nach Anspruch 1, bei der der erste Klebstoff (22) aus einem Isoliermaterial geformt ist.
4. Halbleiterbaugruppe nach Anspruch 1, bei der eine Vielzahl von Lotkugeln (28) auf einer unteren Oberfläche des Kontaktban­ des (25) geformt sind.
5. Halbleiterbaugruppe nach Anspruch 1, bei der das Kontakt­ band (25) umfaßt:
ein Paar von Klebstoffschichten (25a) mit einer Vielzahl von Durchgangslöchern (25a'), die durch jede der Klebstoffschichten (25a) geformt sind, und
eine metallische Schicht (25b), die zwischen dem Paar von Klebstoffschichten (25a), von denen jede eine Vielzahl von durch diese geformten Durchgangslöchern (25a') aufweist, ge­ formt ist, so daß jedes der Durchgangslöcher (25a') mit einem Füllmittel (25a") gefüllt ist.
6. Halbleiterbaugruppe nach Anspruch 5, bei der das Füllmit­ tel (25a") ein leitendes Material umfaßt.
7. Halbleiterbaugruppe nach Anspruch 1, bei der die Lotkugeln (28) jeweils in Kontakt mit dem Füllmittel (25a"), das in jedes der Durchgangslöcher (25a') gefüllt ist, stehen.
8. Halbleiterbaugruppe nach Anspruch 1, bei der der dritte Klebstoff (26) ein thermisch leitendes Material umfasst.
9. Halbleiterbaugruppe nach Anspruch 1, bei der der Wärmeab­ leiter (27) Kupfer, eine Legierung von Kupfer und Nickel, oder Aluminium umfasst.
10. Herstellungsverfahren für eine Halbleiterbaugruppe mit gestapelten Halbleiterchips nach Anspruch 1, mit den Schritten:
  • - Formen einer Vielzahl von Chip-Anschlußfeldern (20a) auf jeweiligen Halbleiterchips (20),
  • - Verbinden der jeweiligen Chip-Anschlußfelder (20a) durch Verwendung von Drähten (21) mit jedem von Kantenteilen der Halbleiterchips (20),
  • - Stapeln der jeweiligen Halbleiterchips (20),
  • - Anbringen eines Kontaktbands (25) auf einer seitlichen Ober­ fläche der Halbleiterbaugruppe (23) mittels eines zweiten Kleb­ stoffes (24), der aus einem anisotrop leitenden Material ge­ formt ist, und
  • - Anbringen eines Wärmeableiters (27) auf den anderen Oberflä­ che der Halbleiterbaugruppe.
11. Verfahren nach Anspruch 10, bei dem die Chip-Anschlußfel­ der (20a) mit dem Kontaktband (25) mittels der Drähte (21) elektrisch leitend verbunden werden.
12. Verfahren nach Anspruch 10, bei dem die die Halbleiterbau­ gruppe formenden jeweiligen Halbleiterchips (20) unter Verwen­ dung eines zwischen diesen bereitgestellten ersten Klebstoffs (22) gestapelt werden.
13. Verfahren nach Anspruch 10, bei dem eine Vielzahl von Lotkugeln (28) auf einer unteren Oberfläche des Kontaktbands (25) geformt werden.
14. Verfahren nach Anspruch 10, bei dem das Anbringen des Kontaktbandes (25) umfaßt:
Formen eines Paares von Klebstoffschichten (25a) mit einer Vielzahl von Durchgangslöchern (25a') durch jede von den Kleb­ stoffschichten (25a), und
Anbringen einer metallischen Schicht (25b) zwischen dem Paar von Klebstoffschichten (25a) und Füllen der Durchgangslöcher (25a') mit einem Füllmittel (25a").
15. Verfahren nach Anspruch 14, bei dem das Füllmittel (25a") aus einem leitenden Material geformt wird.
16. Verfahren nach Anspruch 10, bei dem die Lotkugeln (28) jeweils in Kontakt mit dem Füllmittel (25a"), das in jedes der Durchgangslöcher (25a'), gebracht werden.
17. Verfahren nach Anspruch 10, bei dem der Wärmeableiter (27) unter Verwendung eines dritten Klebstoffs (26), der aus einem thermisch leitenden Material geformt wird, angebracht wird.
18. Verfahren nach Anspruch 10, bei dem der Wärmeableiter (27) aus Kupfer, einer Legierung von Kupfer und Nickel, oder Alumi­ nium geformt wird.
DE19725464A 1996-06-17 1997-06-16 Halbleiterbaugruppe und Verfahren zu deren Herstellung, bei dem ein Klebstoff aus anisotrop leitendem Material verwendet wird Expired - Fee Related DE19725464C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960021865A KR100186331B1 (ko) 1996-06-17 1996-06-17 적층형 패키지

Publications (2)

Publication Number Publication Date
DE19725464A1 DE19725464A1 (de) 1997-12-18
DE19725464C2 true DE19725464C2 (de) 2002-05-16

Family

ID=19462171

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19725464A Expired - Fee Related DE19725464C2 (de) 1996-06-17 1997-06-16 Halbleiterbaugruppe und Verfahren zu deren Herstellung, bei dem ein Klebstoff aus anisotrop leitendem Material verwendet wird

Country Status (4)

Country Link
US (1) US5910682A (de)
JP (1) JP3879033B2 (de)
KR (1) KR100186331B1 (de)
DE (1) DE19725464C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10234208B4 (de) * 2001-07-19 2007-05-24 Samsung Electronics Co., Ltd., Suwon Waferlevel-Stapelchippackung und Herstellungsverfahren hierfür

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100214560B1 (ko) * 1997-03-05 1999-08-02 구본준 반도체 멀티칩 모듈
KR100214562B1 (ko) * 1997-03-24 1999-08-02 구본준 적층 반도체 칩 패키지 및 그 제조 방법
US6140696A (en) 1998-01-27 2000-10-31 Micron Technology, Inc. Vertically mountable semiconductor device and methods
US6147411A (en) * 1998-03-31 2000-11-14 Micron Technology, Inc. Vertical surface mount package utilizing a back-to-back semiconductor device module
KR100290886B1 (ko) * 1998-05-09 2001-07-12 김영환 초고집적회로반도체패키지및그제조방법
DE19826971C2 (de) * 1998-06-18 2002-03-14 Reiner Goetzen Verfahren zum mechanischen und elektrischen Verbinden von Systembauteilen
KR100290784B1 (ko) 1998-09-15 2001-07-12 박종섭 스택 패키지 및 그 제조방법
US6265771B1 (en) * 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
US6849480B1 (en) 1999-05-07 2005-02-01 Seagate Technology Llc Surface mount IC stacking method and device
JP3424627B2 (ja) * 1999-11-26 2003-07-07 日本電気株式会社 半導体装置とそれを用いた三次元半導体装置及びその製造方法並びにテンプレート
KR100587042B1 (ko) * 1999-12-22 2006-06-07 주식회사 하이닉스반도체 적층형 패키지 및 그 제조방법
TW445610B (en) * 2000-06-16 2001-07-11 Siliconware Precision Industries Co Ltd Stacked-die packaging structure
KR20020028017A (ko) * 2000-10-06 2002-04-15 박종섭 고밀도 패키지
KR100716867B1 (ko) * 2001-03-30 2007-05-09 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 히트싱크의 그라운딩 방법
DE10136655C1 (de) * 2001-07-20 2002-08-01 Optosys Technologies Gmbh Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
US6433413B1 (en) * 2001-08-17 2002-08-13 Micron Technology, Inc. Three-dimensional multichip module
US6747347B2 (en) * 2001-08-30 2004-06-08 Micron Technology, Inc. Multi-chip electronic package and cooling system
US6686654B2 (en) * 2001-08-31 2004-02-03 Micron Technology, Inc. Multiple chip stack structure and cooling system
KR100444170B1 (ko) * 2001-12-28 2004-08-11 동부전자 주식회사 반도체패키지
US6794748B1 (en) * 2003-04-22 2004-09-21 Intel Corporation Substrate-less microelectronic package
US7098073B1 (en) 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
DE102005030465B4 (de) * 2005-06-28 2007-12-20 Infineon Technologies Ag Halbleiterstapelblock mit Halbleiterchips und Verfahren zur Herstellung desselben
JP2008066655A (ja) * 2006-09-11 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置の製造方法、及び電気機器システム
FR2917233B1 (fr) * 2007-06-07 2009-11-06 Commissariat Energie Atomique Integration 3d de composants verticaux dans des substrats reconstitues.
US20120119345A1 (en) * 2010-11-15 2012-05-17 Cho Sungwon Integrated circuit packaging system with device mount and method of manufacture thereof
US8569874B2 (en) * 2011-03-09 2013-10-29 International Business Machines Corporation High memory density, high input/output bandwidth logic-memory structure and architecture
KR102204216B1 (ko) * 2018-09-07 2021-01-20 루미리즈 홀딩 비.브이. 발광 소자들을 위한 지지대 및 조명 디바이스

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0706220A1 (de) * 1994-09-28 1996-04-10 International Business Machines Corporation Verfahren und Werkstück zum Verbinden einer Dünnschicht mit der Oberfläche eines monolithischen elektronischen Moduls und damit verknüpfte Modulpackung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714802A (en) * 1991-06-18 1998-02-03 Micron Technology, Inc. High-density electronic module
US5619067A (en) * 1994-05-02 1997-04-08 Texas Instruments Incorporated Semiconductor device package side-by-side stacking and mounting system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0706220A1 (de) * 1994-09-28 1996-04-10 International Business Machines Corporation Verfahren und Werkstück zum Verbinden einer Dünnschicht mit der Oberfläche eines monolithischen elektronischen Moduls und damit verknüpfte Modulpackung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10234208B4 (de) * 2001-07-19 2007-05-24 Samsung Electronics Co., Ltd., Suwon Waferlevel-Stapelchippackung und Herstellungsverfahren hierfür

Also Published As

Publication number Publication date
DE19725464A1 (de) 1997-12-18
JP3879033B2 (ja) 2007-02-07
KR100186331B1 (ko) 1999-03-20
JPH1065096A (ja) 1998-03-06
KR980006212A (ko) 1998-03-30
US5910682A (en) 1999-06-08

Similar Documents

Publication Publication Date Title
DE19725464C2 (de) Halbleiterbaugruppe und Verfahren zu deren Herstellung, bei dem ein Klebstoff aus anisotrop leitendem Material verwendet wird
DE10009733B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE602004009821T2 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102004031920B4 (de) Mehrchippackung und Herstellungsverfahren
DE10229182B4 (de) Verfahren zur Herstellung einer gestapelten Chip-Packung
DE602004005760T2 (de) Halbleitervorrichtung
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE69729673T2 (de) Chipträger und Halbleiteranordnung mit diesem Chipträger
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE102010016566B4 (de) Halbleiterbaustein mit mehreren Chips und Substrat in einer Metallkappe sowie Verfahren zur Herstellung eines solchen Halbleiterbausteins
DE19700963C2 (de) Verfahren zur Herstellung eines Leistungsmoduls mit einer aktive Halbleiterbauelemente und passive Halbleiterbauelemente aufweisenden Schaltungsanordnung
DE19747105A1 (de) Bauelement mit gestapelten Halbleiterchips
DE10231385A1 (de) Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
DE19905055A1 (de) Halbleiterbauelement mit einem Chipträger mit Öffnungen zur Kontaktierung
DE19626126A1 (de) Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung
DE19821715A1 (de) Gehäuse mit einem Schaltkreisbauelement
DE19742360A1 (de) Gehäuse für gestapelten Halbleiterchip und Verfahren zum Herstellen desselben
DE10339770B4 (de) Verfahren zum Herstellen einer FBGA-Anordnung
DE102005020972A1 (de) Halbleiterpackung mit leitfähigen Bondhügeln und zugehöriges Herstellungsverfahren
DE102005001851A1 (de) Mehrchippackung und Herstellungsverfahren
DE102004009056A1 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
DE4215467C2 (de) Halbleiter-Packung und Verfahren zur Herstellung einer solchen Packung
DE19820319B4 (de) Halbleiterbaustein
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140101