JP3346695B2 - 半導体素子収納用パッケージの製造方法 - Google Patents

半導体素子収納用パッケージの製造方法

Info

Publication number
JP3346695B2
JP3346695B2 JP03672496A JP3672496A JP3346695B2 JP 3346695 B2 JP3346695 B2 JP 3346695B2 JP 03672496 A JP03672496 A JP 03672496A JP 3672496 A JP3672496 A JP 3672496A JP 3346695 B2 JP3346695 B2 JP 3346695B2
Authority
JP
Japan
Prior art keywords
solder
solder paste
concave portion
insulating base
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03672496A
Other languages
English (en)
Other versions
JPH09232462A (ja
Inventor
伸 松田
慎吾 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP03672496A priority Critical patent/JP3346695B2/ja
Priority to US08/800,792 priority patent/US5918796A/en
Publication of JPH09232462A publication Critical patent/JPH09232462A/ja
Application granted granted Critical
Publication of JP3346695B2 publication Critical patent/JP3346695B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子を収容す
るための半導体素子収納用パッケージに関するものであ
る。
【０００２】
【従来の技術】従来、ＬＳＩ（大規模集積回路素子）等
の半導体素子を収容するための半導体素子収納用パッケ
ージは、一般にアルミナセラミックス等の電気絶縁材料
から成り、その上面略中央部に半導体素子が載置収容さ
れる凹所を有する絶縁基体と、前記絶縁基体の凹所周辺
から下面にかけて導出されるタングステン、モリブデン
等の高融点金属粉末からなる複数個のメタライズ配線層
と、前記絶縁基体の下面に形成され、メタライズ配線層
が電気的に接続される複数個の電気接続パッドと、前記
接続パッドにロウ付けされる半田から成る球状の接続端
子と、蓋体とから構成されており、絶縁基体の凹所内に
半導体素子をガラス、樹脂等から成る接着剤を介して接
着固定させ、半導体素子の各電極とメタライズ配線層と
をボンディングワイヤを介して電気的に接続させるとと
もに絶縁基体上面に蓋体をガラス、樹脂等の封止材を介
して接合させ、絶縁基体と蓋体とから成る容器内部に半
導体素子を気密に収容することによって製品としての半
導体装置となる。
【０００３】かかる半導体装置は絶縁基体下面の電気接
続パッドにロウ付けされている半田から成る球状の接続
端子を外部電気回路基板の配線導体上に載置させるとと
もに該接続端子を約２００℃〜３００℃の温度で加熱溶
融し、接続端子を配線導体に接合させることによって外
部電気回路基板上に実装され、同時に半導体素子収納用
パッケージの内部に収容されている半導体素子はその各
電極がメタライズ配線層及び接続端子を介して外部電気
回路に電気的に接続されることとなる。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、アルミナ
セラミックス等から成る絶縁基体の熱膨張係数が６．５
×１０-6／℃以上であるのに対し、外部電気回路基板は
一般にガラスエポキシ樹脂から成り、その熱膨張係数が
２×１０-5／℃〜４×１０-5／℃で両者大きく相違する
ことから半導体素子収納用パッケージの内部に半導体素
子を収容し、半導体装置となした後に外部電気回路基板
に実装した場合、半導体素子の作動時に発する熱が絶縁
基体と外部電気回路基板の両方に繰り返し印加されると
前記半導体素子収納用パッケージの絶縁基体と外部電気
回路基板との間に両者の熱膨張係数の相違に起因する大
きな熱応力が発生するとともにこれが絶縁基体下面の電
気接続パッドの外周部に作用して電気接続パッドを絶縁
基体より剥離させてしまい、その結果、半導体素子収納
用パッケージの内部に収容する半導体素子の各電極を長
期間にわたり所定の外部電気回路に電気的に接続させる
ことができないという欠点を有していた。
【０００５】
【課題を解決するための手段】本発明は上記欠点に鑑
み、絶縁基体と電気接続パッドとの接合を強固とし、内
部に収容する半導体素子の各できを長期間にわたり所定
の外部電気回路に正確に電気的接続することができる半
導体素子収納用パッケージの製造方法を提供することを
その目的とするものであり、本発明の半導体素子収納用
パッケージの製造方法は、 （１）少なくとも一主面に複数個の凹部を有し、該凹部
内に電気接続パッドを形成した絶縁基体を準備し、 （２）前記凹部に、半田粉末とフラックスとを混合して
成る半田ペーストを前記凹部より大きい径で塗布し、こ
れにより、該半田ペーストの表面を前記凹部より大きい
径で絶縁基体の主面より突出させ、 （３）前記半田ペーストの表面上に、該半田ペーストの
半田粉末の融点と実質的に同じ融点を有する半田ボール
を載置させ、 （４）前記半田ペースト及び半田ボールを加熱し、半田
ペースト中の半田粉末と半田ボールとを溶融一体化さ
せ、これにより、前記凹部内の領域と前記凹部より直径
が大きい球状の突出部とを有する接続端子を形成するこ
とから成ることを特徴とするものである。
【０００６】また、本発明の半導体素子収納用パッケー
ジの製造方法は、上記の製造方法において、前記半田ペ
ーストの粘度が１５００００乃至３５００００センチポ
アズであることを特徴とするものである。
【０００７】更に、本発明の半導体素子収納用パッケー
ジの製造方法は、上記の製造方法において、前記絶縁基
体の凹部に塗布された半田ペーストの絶縁基体主面から
の突出高さが１００μｍ乃至２００μｍであることを特
徴とするものである。
【０００８】また更に本発明の半導体素子収納用パッケ
ージの製造方法は、上記の製造方法において、前記半田
ボールの直径Ｘが下記式を満足することを特徴とするも
のである。
【０００９】ａ＜Ｘ≦０．８５ｂ ａ：絶縁基体の凹部の直径 ｂ：隣接する凹部間の距離と絶縁基体の凹部の直径との
合計
【００１０】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図１及び図２は本発明の製造方法によっ
て製作された半導体素子収納用パッケージの一実施例を
示し、１は絶縁基体、２は蓋体である。この絶縁基体１
と蓋体２とで半導体素子３を収容する容器４が構成され
る。
【００１１】前記絶縁基体１は酸化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、その上面中央部に半導体素子３が載置
収容される凹状の載置部１ａが設けてあり、該載置部１
ａには半導体素子３がガラス、樹脂等の接着剤を介して
接着固定される。
【００１２】前記絶縁基体１は半導体素子３が載置収容
される載置部１ａの周辺より下面にかけてタングステ
ン、モリブデン等の高融点金属粉末から成る複数個のメ
タライズ配線層５が被着形成されており、更に絶縁基体
１の下面には図２に示すように、複数個の凹部１ｂが隣
接間隔を０．４５ｍｍ〜０．７５ｍｍとして形成され、
該凹部１ｂ内には前記メタライズ配線層５が電気的に接
続されるタングステン、モリブデン等の高融点金属粉末
から成る接続パッド６が被着形成されている。
【００１３】前記メタライズ配線層５は半導体素子３の
各電極を絶縁基体１の下面側に設けた凹部１ｂ内に形成
されている電気接続パッド６に接続する作用を為し、各
メタライズ配線層５の半導体素子３が載置される載置部
１ａの周辺領域には半導体素子３の電極がボンディング
ワイヤ７を介して接続され、また絶縁基体１の下面に導
出する領域は絶縁基体１下面の凹部１ｂ内に形成されて
いる電気接続パッド６に電気的に接続されている。
【００１４】また、前記メタライズ配線層５と電気的に
接続している電気接続パッド６は後述する接続端子８を
絶縁基体１に取着させる際の下地金属層として作用し、
その表面に半田から成る接続端子８がロウ付けされてい
る。
【００１５】前記電気接続パッド６にロウ付けされてい
る接続端子８は絶縁基体１を外部電気回路基板９上に実
装させるとともに内部に収容する半導体素子３の各電極
を外部電気回路に接続させる作用を為し、接続端子８を
外部電気回路基板９の配線導体１０上に載置させるとと
もにこれを２００℃〜３００℃の温度に加熱し溶融させ
ることによって外部電気回路基板９の配線導体１０に接
合される。
【００１６】前記接続端子８は凹部１ｂ内の領域と絶縁
基体１の下面側に突出し、直径が凹部１ｂの径よりも大
きな球状の突出部８ａとで形成されている。この接続端
子８を凹部１ｂ内の領域と絶縁基体１の下面側に突出す
る突出部８ａとの２つの領域で形成するのは絶縁基体１
を接続端子８を介して外部電気回路基板９上に実装した
後、絶縁基体１と外部電気回路基板９に熱が印加され、
両者間に両者の熱膨張係数の相違に起因する大きな熱応
力が発生した際、その熱応力の一部を凹部１ｂの開口部
周辺に作用させて電気接続パット６に大きな熱応力が直
接作用するのを有効に防止するためであり、これによっ
て電気接続パッド６は絶縁基体１に対する接合の信頼性
が極めて高いものとなる。
【００１７】尚、この場合、前記凹部１ｂの深さが０．
０５ｍｍ未満であると凹部１ｂの開口部周辺への熱応力
の作用が小さいものとなり、電気接続パッド６に大きな
熱応力が直接作用して電気接続パッド６の絶縁基体１に
対する接合の信頼性が低いものとなってしまうため前記
凹部１ｂの深さは０．０５ｍｍ以上としておくことが好
ましく、また同時に、前記凹部１ｂの直径が０．３ｍｍ
より小さいと内部に形成されている電気接続パッド６の
面積が狭くなって電気接続パッド６に接続端子８を強固
にロウ付けするのが困難となり、更に１．０ｍｍを越え
ると隣接する接続端子８の球状の突出部８ａ同士が接触
し短絡し易いものとなってしまうことから前記凹部１ｂ
の直径は０．３ｍｍ〜１．０ｍｍの範囲としておくこと
が好ましい。
【００１８】前記接続端子８はまたその突出部８ａの直
径が０．３５ｍｍ未満となると接続端子８の絶縁基体１
下面に突出する量が少なくなり、接続端子８を介して絶
縁基体１の接続パッド６と外部電気回路基板９の配線導
体１０とを接合させる際、その接合の信頼性が低いもの
となる危険性がある。そのため前記接続端子８の突出部
８ａの直径は０．３５ｍｍ以上としておくことが好まし
い。
【００１９】かくしてこの半導体素子収納用パッケージ
によれば、絶縁基体１の凹所１ａに半導体素子３をガラ
ス、樹脂等の接着剤を介して固定するとともに半導体素
子３の各電極をボンディングワイヤ７を介してメタライ
ズ配線層５に電気的に接続し、しかる後、絶縁基体１の
上面に蓋体２をガラス、樹脂等から成る封止材を介して
接合させ、絶縁基体１と蓋体２とから成る容器４内部に
半導体素子３を気密に収容することによって製品として
の半導体装置となる。
【００２０】また、かかる半導体装置は絶縁基体１下面
の接続端子８を外部電気回路基板９の配線導体１０上に
載置させるとともにこれを約２００℃〜３００℃の温度
で加熱溶融させ、接続端子８を配線導体１０に接合させ
ることによって外部電気回路基板９上に実装されるとと
もに内部に収容する半導体素子３の各電極が所定の配線
導体１０に電気的に接続されることとなる。
【００２１】次に上述の半導体素子収納用パッケージの
製造方法を図３乃至図６に基づき説明する。
【００２２】まず図３に示すように、上面に半導体素子
が載置収容される凹状の載置部１ａを、下面に複数個の
凹部１ｂを各々有し、かつ前記載置部１ａの周辺より下
面側に導出する複数個のメタライズ配線層５と凹部１ｂ
内に前記メタライズ配線層５と電気的に接続する電気接
続パッド６を形成した絶縁基体１を準備する。
【００２３】前記絶縁基体１は酸化アルミニウム質焼結
体やムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料より成り、例えば酸化アルミニウム質焼結体から
成る場合には、酸化アルミニウム、酸化珪素、酸化マグ
ネシウム、酸化カルシウム等のセラミック原料粉末に適
当な有機バインダー、可塑剤、溶剤を添加混合して泥漿
物を作るとともに該泥漿物を従来周知のドクターブレー
ド法やカレンダーロール法を採用することによってグリ
ーンシート（生シート）となし、しかる後、前記グリー
ンシートに適当な打ち抜き加工を施すとともにこれを複
数枚積層し、約１６００℃の温度で焼成することによっ
て製作される。
【００２４】また前記絶縁基体１の上面に設けられてい
る半導体素子を載置収容するための凹状の載置部１ａ及
び下面に設けられている複数個の凹部１ｂは前記グリー
ンシートの各々に予めパンチングによる穴明け加工を施
しておくことによって絶縁基体１の所定位置に所定形状
に形成される。
【００２５】更に前記メタライズ配線層５及び電気接続
パッド６はタングステン、モリブデン等の高融点金属粉
末から成り、該高融点金属粉末に適当な有機バインダ
ー、可塑剤、溶剤を添加混合して得た金属ペーストを絶
縁基体１となるグリーンシートの各々に予め従来周知の
スクリーン印刷法により所定パターンに印刷塗布してお
くことによって、メタライズ配線層５は絶縁基体１の半
導体素子が載置される凹状の載置部１ａ周辺から下面の
凹部１ｂにかけて、また電気接続パッド６は絶縁基体１
下面の凹部１ｂ内に形成される。
【００２６】次に図４（ａ）に示すように、前記絶縁基
体１の凹部１ｂに半田ペースト１１を塗布し、該半田ペ
ースト１１の表面を絶縁基体１の下面より突出させる。
【００２７】前記絶縁基体１の凹部１ｂへの半田ペース
ト１１の塗布は、従来周知のスクリーン印刷法を採用す
ることによって行われ、例えば、図４（ｂ）に示すよう
に絶縁基体１を裏返してその下面側に、絶縁基体１の凹
部１ｂと対応する位置に凹部１ｂの径より若干大きい
（約１５０μｍ程度大きい）径の穴１２ａを有する厚み
が１００〜２００μｍ程度のステンレス製マスク板１２
を配置するとともに該ステンレス製マスク板１２の上面
に半田ペースト１１を配給し、しかる後、この半田ペー
スト１１をスキージ１３の摺動により一部を穴１２ａを
介して絶縁基体１の凹部１ｂに被着させることによって
行われる。
【００２８】また前記半田ペースト１１は平均粒径が５
０μｍ以下の半田粉末に、樹脂にアミンのハロゲン化水
素塩から成る活性剤、天然植物に含まれる有機酸及びア
ルコールから成る溶剤を添加したフラックスを８〜１０
重量％含有させて形成される粘度が１５００００〜３５
００００センチポアズ（２５℃、マルコム株式会社製ス
パイラル型回転粘度計ＰＣＵ−２型、ロータ回転数１０
ｐｐｍ）のものが使用され、半田粉末としては錫４６．
０重量％、鉛４６．０重量％、ビスマス８．０重量％か
ら成るもの、錫９４．６重量％、銀３．４重量％、鉛
２．０重量％から成るもの、錫９４．６重量％、銀３．
４重量％、ビスマス２．０重量％から成るもの、錫９
８．５重量％、銀１．０重量％、銅０．５重量％から成
るもの、錫９６．５重量％、銀３．５重量％から成るも
のが使用される。
【００２９】前記絶縁基体１の凹部１ｂに塗布された半
田ペースト１１は、後述する半田ボール１４を絶縁基体
１の凹部１ｂ上に配置させる際、その位置決めを行うと
ともに半田ボール１４とともに所定の大きさの球状の突
出部８ａを有する接続端子８を形成する作用を為し、表
面を絶縁基体１の下面より一定の高さ突出させておくこ
とによって、半田ペースト１１が半田ボール１４と密着
し、半田ペースト１１に含まれるフラックスの粘着性で
半田ボール１４を絶縁基体１の凹部１ｂ上に強く仮止め
する。
【００３０】尚、前記絶縁基体１の凹部１ｂに塗布され
た半田ペースト１１は、絶縁基体１下面からの突出高さ
が１００μｍ未満であれば、半田ペースト１１上に半田
ボール１４を載置させ半田ペースト１１のフラックスに
よる粘着性で位置決めする際、その粘着力が不足して、
半田ボール１４を強く仮止めすることができず、また２
００μｍを越えると半田ペースト１１の一部が絶縁基体
１の下面に広がり、隣接する凹部１ｂに塗布した半田ペ
ースト１１同士が接触してしまう危険性がある。従っ
て、前記絶縁基体１の凹部１ｂに塗布された半田ペース
ト１１は、絶縁基体１下面からの突出高さを１００μｍ
〜２００μｍの範囲としておくことが好ましい。
【００３１】また、前記半田ペースト１１は半田粉末の
平均粒径が５０μｍを越えると半田ペースト１１の流動
性が悪いものとなって、半田ペースト１１を絶縁基体１
の凹部１ｂに塗布する際、その塗布が困難となるため半
田ペースト１１の半田粉末はその平均粒径を５０μｍ以
下としておくことが好ましい。
【００３２】更に、前記半田ペースト１１は含有される
フラックスの量が８重量％未満であると半田ペースト１
１の粘度が３５００００センチポアズ以上の高いものと
なって凹部１ｂへの塗布が困難となり、また１０重量％
を越えると半田ペースト１１の粘度が１５００００セン
チポアズ以下の低いものとなって絶縁基体１の凹部１ｂ
に塗布した際、一部が絶縁基体１の下面に大きく広が
り、隣接する凹部１ｂに塗布した半田ペースト１１同士
が接触してしまう。従って、前記半田ペースト１１に含
有されるフラックスの量は８〜１０重量％とし、半田ペ
ースト１１の粘度を１５００００乃至３５００００セン
チポアズの範囲としておくことが好ましい。
【００３３】そして次に、図５（ａ）に示すように、前
記絶縁基体１下面の凹部１ｂに塗布された半田ペースト
１１の表面上に、該半田ペースト１１の半田粉末と融点
が実質的に同じ半田ボール１４を載置させ、半田ペース
ト１１に含まれるフラックスの粘着性によって半田ペー
スト１１上に半田ボール１４を仮止めする。
【００３４】前記半田ペースト１１の表面上への半田ボ
ール１４の載置は、図５（ｂ）に示すように、半田ペー
スト１１が塗布された絶縁基体１の下面側に該絶縁基体
１の凹部１ｂと対応する位置に穴１５ａを有する金属プ
レート１５を配置させ、しかる後、金属プレート１５の
穴１５ａ内に半田ボール１４を１個ずつ挿入させること
によって行われる。
【００３５】前記半田ボール１４としては、半田ペース
ト１１の半田粉末と同じ組成の半田が好適に使用される
が、必ずしも同じ組成の半田に限られるものではなく、
融点が実質的に同じであれば異なる組成の半田であって
もよい。
【００３６】そして最後に、これを酸素量が５００ｐｐ
ｍ以下の窒素雰囲気中、約２００℃〜３００℃の温度で
加熱し、半田ペースト１１中のフラックスを気散させる
とともに半田粉末と半田ボール１４とを溶融一体化させ
ると、図６に示すように、絶縁基体１の下面に球状の突
出部８ａを有する接続端子８が形成され、これによっ
て、半導体素子収納用パッケージが完成する。
【００３７】尚、前記接続端子８の絶縁基体１下面に形
成される球状の突出部８ａは半田ペースト１１の半田粉
末と半田ボール１４とを溶融一体化させた際、表面張力
によって形成される。
【００３８】また前記接続端子８を半田ペースト１１の
半田粉末と半田ボール１４とを溶融一体化させて形成す
るのは半田ボール１４のみで接続端子８を形成しようと
した場合、次の問題を招来してしまうためである。
【００３９】即ち、半田ボール１４の径が絶縁基体１の
下面に設けた凹部１ｂの径より小さい時、凹部１ｂに半
田ボール１４を配置させ、これを溶融させて接続端子８
となす際、形成される接続端子８は半田ボール１４が凹
部１ｂ内に完全に入り込んで絶縁基体１の下面に所定の
径の球状突出部８ａを形成することができず、その結
果、接続端子８を介して電気接続パッド６を外部電気回
路基板の配線導体に接合させる場合、絶縁基体１の下面
に突出する接続端子８の量が少ないため接続端子８を配
線導体に強固に接合させることができず、半導体素子の
各電極を所定の配線導体に確実、強固に電気的接続でき
ないという欠点を生じ、また半田ボール１４の径が絶縁
基体１の下面に設けた凹部１ｂの径より大きい時、凹部
１ｂに半田ボール１４を配置させ、これを溶融させて接
続端子８となす際、半田ボール１４が凹部１ｂの開口部
に当接して凹部１ｂ内部に形成されている接続パッド６
と接触せず、その結果、溶融した半田ボール１４の電気
接続パッド６へのロウ付けが不完全となって接続端子８
の電気接続パッド６に対するロウ付け強度が弱いものと
なってしまう。更に半田ボール１４の径を絶縁基体１の
下面に設けた凹部１ｂの径より大きくし、且つ凹部１ｂ
の深さを浅くすることによって半田ボール１４の一部が
凹部１ｂ内の電気接続パッド６と接触するようにして接
続端子８を形成することも考えられるが、凹部１ｂの深
さを浅くすると絶縁基体１と外部電気回路基板９との熱
膨張係数の相違に起因して発生する熱応力を凹部１ｂの
開口部周辺に大きく作用させることができず、その結
果、前記熱応力が電気接続パッド６に直接作用して電気
接続パッド６を絶縁基体１より剥離させてしまう。その
ため絶縁基体１下面に設けた凹部１ｂ内の電気接続パッ
ド６に剥離を発生させることなく、該電気接続パッド６
に絶縁基体１の下面側に所定の径の球状突出部８ａを有
する接続端子８をロウ付けするためには、深さの深い凹
部１ｂに半田ペースト１１を塗布するとともに該半田ペ
ースト１１上に半田ペースト１１の半田粉末と融点が実
質的に同じ半田から成る凹部１ｂの径より大きい径を有
する半田ボール１４を載置させて半田ボール１４を半田
ペースト１１を介して凹部１ｂ内の電気接続パッド６に
接触させておき、しかる後、半田ペースト１１の半田粉
末と半田ボール１４とを溶融一体化させれば、凹部１ｂ
内の電気接続パッド６に絶縁基体１の下面側に所定の径
の球状の突出部８ａを有する接続端子８を強固にロウ付
けすることが可能となる。
【００４０】更に、前記半田ボール１４は、その直径が
絶縁基体１の凹部１ｂの直径と隣接する凹部１ｂ間の距
離との合計に対して８５％を越えると隣接する接続端子
８の突出部８ａ同士が接触して電気的に短絡してしまう
危険性がある。従って、前記半田ボール１４は、その直
径が絶縁基体１の凹部１ｂの直径より大きく、且つ絶縁
基体１の凹部１ｂの直径と隣接する凹部１ｂ間の距離と
の合計に対し８５％以下としておくことが好ましい。
【００４１】
【発明の効果】本発明の半導体素子収納用パッケージの
製造方法によれば、絶縁基体の少なくとも一主面に複数
個の凹部を設けるとともに該凹部内に形成された電気接
続パッドに凹部内の領域と凹部より直径が大きい球状の
突出部とを有する接続端子をロウ付けしたことから、絶
縁基体と外部電気回路基板との間に発生する熱応力はそ
の接続端子の絶縁基体の下面に設けた凹部の開口部周辺
に作用して、電気接続パッドに大きな熱応力が作用する
ことはなく、その結果、電気接続パッドの絶縁基体に対
する接合の信頼性が極めて高いものとなる。
【００４２】また接続端子を絶縁基体の少なくとも一主
面に設けた電気接続パッドが形成されている凹部に半田
ペーストをその凹部より大きい径で塗布するとともに該
半田ペーストの凹部より大きい径で絶縁基体の主面より
突出した表面の上に半田ペースト中の半田粉末と融点が
実質的に同一の半田ボールを載置させ、しかる後、これ
を加熱し、半田ペーストの半田粉末と半田ボールとを溶
融一体化させることによって形成することから、接続端
子はその凹部内の領域によって凹部内に形成されている
電気接続パッドに電気的接続をもって確実、強固にロウ
付けされ、同時に絶縁基体の一主面側に凹部より直径が
大きい所定の大きさの球状の突出部が形成されるので、
接続端子を所定の外部電気回路基板の配線導体に強固に
接合させることも可能となる。
【図面の簡単な説明】
【図１】本発明の製造方法によって製作された半導体素
子収納用パッケージの一実施例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージの要部
拡大断面図である。
【図３】本発明の製造方法を説明するための図である。
【図４】（ａ）（ｂ）は本発明の製造方法を説明するた
めの図である。
【図５】（ａ）（ｂ）は本発明の製造方法を説明するた
めの図である。
【図６】本発明の製造方法を説明するための図である。
【符号の説明】
１・・・絶縁基体 １ａ・・半導体素子が載置される載置部 １ｂ・・凹部 ２・・・蓋体 ３・・・半導体素子 ５・・・メタライズ配線層 ６・・・電気接続パッド ８・・・端子電極 ８ａ・・端子電極の突出部 １１・・半田ペースト １４・・半田ボール
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 21/60

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】（１）少なくとも一主面に複数個の凹部を
    有し、該凹部内に電気接続パッドを形成した絶縁基体を
    準備し、 （２）前記凹部に、半田粉末とフラックスとを混合して
    成る半田ペーストを前記凹部より大きい径で塗布し、こ
    れにより、該半田ペーストの表面を前記凹部より大きい
    径で絶縁基体の主面より突出させ、 （３）前記半田ペーストの表面上に、該半田ペーストの
    半田粉末の融点と実質的に同じ融点を有する半田ボール
    を載置させ、 （４）前記半田ペースト及び半田ボールを加熱し、半田
    ペースト中の半田粉末と半田ボールとを溶融一体化さ
    せ、これにより、前記凹部内の領域と前記凹部より直径
    が大きい球状の突出部とを有する接続端子を形成するこ
    とから成ることを特徴とする半導体素子収納用パッケー
    ジの製造方法。
  2. 【請求項２】前記半田ペーストの粘度が１５００００乃
    至３５００００センチポアズであることを特徴とする請
    求項１に記載の半導体素子収納用パッケージの製造方
    法。
  3. 【請求項３】前記凹部に塗布された半田ペーストの絶縁
    基体主面からの突出高さが１００μｍ乃至２００μｍで
    あることを特徴とする請求項１または請求項２に記載の
    半導体素子収納用パッケージの製造方法。
  4. 【請求項４】前記半田ボールは、その直径Ｘが下記式を
    満足することを特徴とする請求項１乃至３のいずれかに
    記載の半導体素子収納用パッケージの製造方法。 ａ＜Ｘ≦０．８５ｂ ａ：絶縁基体の凹部の直径 ｂ：隣接する凹部間の距離と絶縁基体の凹部の直径との
    合計
JP03672496A 1996-02-23 1996-02-23 半導体素子収納用パッケージの製造方法 Expired - Fee Related JP3346695B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP03672496A JP3346695B2 (ja) 1996-02-23 1996-02-23 半導体素子収納用パッケージの製造方法
US08/800,792 US5918796A (en) 1996-02-23 1997-02-14 Method of fabricating package for housing semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03672496A JP3346695B2 (ja) 1996-02-23 1996-02-23 半導体素子収納用パッケージの製造方法

Publications (2)

Publication Number Publication Date
JPH09232462A JPH09232462A (ja) 1997-09-05
JP3346695B2 true JP3346695B2 (ja) 2002-11-18

Family

ID=12477702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03672496A Expired - Fee Related JP3346695B2 (ja) 1996-02-23 1996-02-23 半導体素子収納用パッケージの製造方法

Country Status (2)

Country Link
US (1) US5918796A (ja)
JP (1) JP3346695B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5975921A (en) * 1997-10-10 1999-11-02 Berg Technology, Inc. High density connector system
US20020046627A1 (en) * 1998-06-10 2002-04-25 Hitoshi Amita Solder powder, flux, solder paste, soldering method, soldered circuit board, and soldered joint product
US6475555B2 (en) * 1999-10-29 2002-11-05 International Business Machines Corporation Process for screening features on an electronic substrate with a low viscosity paste
US7357291B2 (en) * 2002-01-30 2008-04-15 Showa Denko K.K. Solder metal, soldering flux and solder paste
JP2006233286A (ja) * 2005-02-25 2006-09-07 Seiko Epson Corp マスク、マスクの製造方法、パターン形成装置、パターン形成方法
US7153765B2 (en) * 2005-03-31 2006-12-26 Intel Corporation Method of assembling soldered packages utilizing selective solder deposition by self-assembly of nano-sized solder particles
JP4828595B2 (ja) * 2007-12-19 2011-11-30 新光電気工業株式会社 導電性ボール除去方法及び導電性ボール除去装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3719981A (en) * 1971-11-24 1973-03-13 Rca Corp Method of joining solder balls to solder bumps
EP0263222B1 (en) * 1986-10-08 1992-03-25 International Business Machines Corporation Method of forming solder terminals for a pinless ceramic module
JPS63304636A (ja) * 1987-06-05 1988-12-12 Hitachi Ltd はんだキヤリア及びその製法並びにこれを用いた半導体装置の実装方法
US5203075A (en) * 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
US5133495A (en) * 1991-08-12 1992-07-28 International Business Machines Corporation Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
US5442852A (en) * 1993-10-26 1995-08-22 Pacific Microelectronics Corporation Method of fabricating solder ball array
US5620129A (en) * 1995-02-17 1997-04-15 Rogren; Philip E. Device and method for forming and attaching an array of conductive balls

Also Published As

Publication number Publication date
US5918796A (en) 1999-07-06
JPH09232462A (ja) 1997-09-05

Similar Documents

Publication Publication Date Title
JPH077038A (ja) 電子パッケージ
US20020076910A1 (en) High density electronic interconnection
JP3346695B2 (ja) 半導体素子収納用パッケージの製造方法
JP3210835B2 (ja) 半導体素子収納用パッケージ
JP3187292B2 (ja) 半導体素子収納用パッケージの製造方法
JP2002043478A (ja) セラミック回路基板
JP3279844B2 (ja) 半導体装置及びその製造方法
JP3279849B2 (ja) 半導体装置
JP2003133449A (ja) ろう材付きシールリングおよびこれを用いた電子部品収納用パッケージの製造方法
JP2003179175A (ja) 配線基板
JPH10163359A (ja) 半導体素子収納用パッケージ及びその製造方法
JP3279846B2 (ja) 半導体装置の製造方法
JP3420362B2 (ja) 半導体装置の実装構造
JP3301868B2 (ja) 半導体素子収納用パッケージ
JP3187291B2 (ja) 半導体素子収納用パッケージ
JP3287965B2 (ja) 半導体素子収納用パッケージ
JP3426741B2 (ja) 半導体素子収納用パッケージ
JPS5961054A (ja) 半導体装置
JP3138186B2 (ja) 半導体装置
JP3377866B2 (ja) 半導体素子収納用パッケージ
JP3872401B2 (ja) 配線基板
JP2003158220A (ja) 配線基板
JP3692215B2 (ja) 配線基板の実装構造
JP3336136B2 (ja) 半導体素子収納用パッケージ
JP2001102492A (ja) 配線基板およびその実装構造

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees