JPS63104397A - はんだ隆起体形成方法 - Google Patents

はんだ隆起体形成方法

Info

Publication number
JPS63104397A
JPS63104397A JP11726287A JP11726287A JPS63104397A JP S63104397 A JPS63104397 A JP S63104397A JP 11726287 A JP11726287 A JP 11726287A JP 11726287 A JP11726287 A JP 11726287A JP S63104397 A JPS63104397 A JP S63104397A
Authority
JP
Japan
Prior art keywords
solder
flux
substrate
mlc
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11726287A
Other languages
English (en)
Inventor
ピエール・ボードアン
アレクシス・ビタルー
ミシエル・グランドギヨ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS63104397A publication Critical patent/JPS63104397A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/041Solder preforms in the shape of solder balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/0485Tacky flux, e.g. for adhering components during mounting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H05K3/1225Screens or stencils; Holders therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明は金属化された基体部に電子的モジュールをはん
だ付けする方法、より具体的に言えば、印刷回路基板(
PCB)のような金属イヒされた基板上に多層セラミッ
ク(MLC)モジュールを直接的で且つ容易に表面装着
するために、多層セラミック・モジュールの接続用金属
パッドにはんだ隆起体を形成する方法に関する。
B、従来の技術 多層セラミック(MLC)は、進歩した実装技術であっ
て、モジュール密度、信頼性及び性能は従来の通常の技
術を越えて、顕著に改良されている。この強力な実装技
術の主要な要素は、成る場合には100個以上の半導体
チップを保持することの出来る〜ILC基板にある。M
LC基板の製造法に関しては、例えば、1980年12
月に刊行されたrEEEのコンポーネント・ハイブリッ
ド及び製造技術に関する会報、Vol、CHMT−4,
)io、4の634頁乃至637頁に記載されている「
多層セラミックの複数チップ・モジュールJ(AMul
tilayer Ceramic Multichip
 Module)と題する文献などに広く紹介されてい
る。MLC基板は、焼結後、入/出力用(Ilo)金属
接続パッドを形成するために、接続するめつきに必要な
ニッケル及び金の合金イヒな与える一連のめつき工程を
経る。接続パッドは丸形で且つ非常に小さく、代表例で
は、約2.2ミクロンの厚さと、約2ミリメートルの直
径とを有し、隣り合ったパッド相互間の中心間の距離は
約2.54ミリメートルである。
電気的なテストを終えた後、ニッケルめっきされたコバ
ール(鉄・ニッケル・コバルト合金。ウェスチングハウ
ス社の商標KOVAR) <ぎ形ピンが低温度の貴金属
の合金化技術を使って上記の接続パッドにめっきされる
。鉛/錫(Pn/Sn)はんだ隆起体(Solder 
bump)で終端している半導体チップは、「フリップ
・チップ」と呼ばれる公知の技術に従ってM L C基
板の上表面、即ち主表面に隆起体を下向きにして置かれ
、その組立体は炉の中ではんだを再熔融してはんだ付け
を行う。電気的テストを経た後、M L Cモジュール
の完成品とするために、めっきされたコバール・キャッ
プが、上部表面上のチップが置かれている領域を取り囲
んで金属化されたバンドによって密閉される。
C9発明が解決しようとする問題点 MLC技術に関連した1つの問題は、このくぎ形のピン
に関連する。このピンの処理、即ち、上述のI10用の
接続金属パッドにピンを自動装置によって植え込む際の
問題がいぜんとして未解決で、このため製造上の小止り
が極めて悪い。加えて、くぎの頭はめつきするために最
少限の接触面を必要とする関係上、接続パッドの直径を
減らすことは困難である。また、これらのピンは、印刷
回路基板に設けられているめっきされたバイア孔とはん
だ付けされる前に、これらのバイア孔に挿通されねばな
らない。このようなパイプ孔を印刷回路基板に設けるこ
とは高価であり、且つこれらのバイア孔を印刷回路基板
に設けるために、可成りの面積を堝牲にしなければなら
ない。一般的に言えば、めっきされる前の細長いピンの
直径は0゜6ミリメードルであり、印刷回路基板に設け
られ、めっきされたバイア孔の直径は約1ミリメートル
である。印刷回路基板の内部構造のために、a準的に使
われている2、54ミリメートルのバイア孔の中心間の
間隔をせばめることは殆ど不可能である。若しくぎ形の
ピンを使わなければ、接続パッドの直径を1ミリメート
ル以下、例えば0.7ミリメードルに減少し、且つバイ
ア孔の中心間の間隔を1.27ミリメードルに減少する
ことが可能である。従って、印刷回路基板の同じ面に設
けることの出来るI10端子の数を可成り増やすことが
出来る。然しながら、ピンの数を増やすことはまた、ピ
ンを挿入する工程でピンが曲がる可能性を増大すること
になり、より困難な間朋を生ずる。また、ピンがI10
端子として使われたとき、高価な間仕切り(分離手段)
を設けなければ、モジュールは印刷回路基板と間隔を明
けずに密着することになり、結果としてモジュールの冷
却効率を低下することになる。他の問題は、I10端子
としてのピンを有するモジュールを、バイア孔を持つ印
刷回路基板と組み合わせて使うと、印刷回路基板の両面
にMLCモジュールをはんだ付は接続することが出来な
いことでちる。他の問題としては、モジュールに多数の
ピンが設けられている場合、モジュールの技術変更(e
n8ineerin8change)を施すための手直
しが困難になることである。然しながら、この技術は比
較的多数のI10端子を与えるということが主な理由で
、高く評価されており、現在及び将来のVLS Iチッ
プの実装にいぜんとして有用である。
他方、今日の実装技術は、カードのレベルでの回路密度
を向上し、且つ実装作業のコストを低くするために、表
面装着技術(5urface MountTechni
que−S〜fT)を積極的に使う方向に展開している
。SMT技術において、モジュールは印刷回路基板の所
望の金属回路上に直接に接続される。
上述したような、共通に使われている表面装着(SMT
)モジュールは周囲にI10端子が設けられている。こ
の場合、I10端子は、モジュールの裏面で折り曲げら
れる金属のリード線として構成されており、印刷回路基
板の表面に形成された金属回路と接触されることになる
。これらのモジュールのコストは、必要とする領域が大
きいので、I10端子の数が大きく(代表的には100
乃至300個)なると、急速に限界値に達することにな
る。
例えば、与えられた技術に対して、ピンの数を2倍に増
加すると、モジュールの領域は4倍に増加し、カードの
領域も同禄な増加を必要とするので、モジュールの電気
特性(インダクタンス、抵抗値など)を劣化させ、転じ
て寄生作用を生ずる。
反対に、多数のI10端子を処理する場合は、モジュー
ル上に格子試のパターンにI10端子を配列した方がよ
り効果的であることは明らかである。例えば、モジュー
ルの面積を2倍に増やすよりも、I10端子の数を2倍
に増やすほうが、より合理的である。モジュールの一定
の面積内に、より多くのI10端子を設けることは、カ
ードの密度及びR適化について、装置の設計者が大きな
利益を受けるので、従って、コストと製品の電気的性能
は顕著に改良されることになる。
実際問題として、M L C基板の裏面(上記の上表面
と反対の面)の中央部においてか、又はM LC基板の
裏面全体にわたってかの何れかに、格子試のパターンに
配列されたI10端子を有する無ビン式のMLCモジュ
ールはすべての点で最も望ましい解決法である。
このようなMLC基板上に使われるであろうI10端子
のタイプは、上述の微小な接続パッドの存在する場所で
、セラミックの裏面に位置するはんだ隆起体で構成され
るであろう。このようなはんだ隆起体を形成するために
、一つの解決法として、金属マスクを介する鉛/錫合金
の蒸着法か、又は1985年5月の18Mテクニカル・
ディスクロジャ・ブレテン(IBM Technica
l DisclosureBul 1ettn)Vol
、27.No、 12の7267頁乃至7268頁の「
薄膜試のはんだパッドの形成J(Smallthick
 5older pad formation)と題す
る文献に記載された技術があり、両方の技術とも、チッ
プの製造に通常使われる標準的なシリコン処理工程に用
いられている。
通常、シリコンチップに使われたはんだ隆起体は、再熔
融された後は、はぼ半球収を呈している。
これらの隆起体の寸法は高さが約130ナノメートルで
直径が約100ナノメートルである。隆起体から隆起体
の間隔は200乃至350ナノメートルの範囲内にある
。M L C接続パッドは非常に小さいけれども、これ
らの大きさは、チップのはんだ隆起体のベースに形成さ
れたクロム/銅/金のはんだボール制限合金g(Bal
l Limitting)4etal lurgy −
B L M )よりも相当大きい。
本出願人によってこの技術の種々の実験を試みた結果、
I10端子の格子の寸法及びはんだの容積を変更するこ
とは、割高な製法(歩止まりが悪い)であることと、は
んだ隆起体の外観(形試、体積及び高さ)の制御が難し
く、結果として、信・頂板が劣ることが判明した。
他の解決法が以下の文献の技術から導かれるかも知れな
い。それは、1977年7月の18Mテクニカル・ディ
スクロージャ・ブレテンVo1.20゜N o 、 2
の「はんだのぬれを強化するため、モジュールの金属間
の予備はんだめつきJ (Pretinningthe
  Metallurgy  of  a  )4od
ule  to  EnhanceWettabili
ty)と題するボッチエル(B、Pottier)等の
文献である。この文献に示された技術の狙いは、本明細
書の第1図の参照数字12で示されているような、M 
L C上に形成されたはんだ接続パッドにある。この文
献によると、基板上に微小なはんだボールを載せる前に
、フラックスが基板の全表面上に付与される。はんだを
リフロー(再燃17)した後、金属バッドがはんだによ
り、はんだめっきされる。その結果、非常に藩いはんだ
隆起体が上記の金属パッドの表面に作られる。はんだの
全が明らかに不足しているばかりでなく、基体の全面に
フラックスを被着するので受忍しえない汚染源となる。
最後に、この技術はすべての金属パッドをはんだめっき
する際に、はんだの皿に対する選択性がない。
従って、代表的なMLC基板のような金属(ヒされた基
板の格子試パターン(又はアレー)に従って、所定の位
置の接続パッド上にはんだ隆起体を形成する方法はいぜ
んとして要求されている。
C1問題点を解決するための手段 上述の問題点は本発明によって解決することが出来る。
その結果、I10用のピンはMLC基板の裏面の所望の
位置に被着された接続パッド上に形成されたはんだ隆起
体によって置換され、ビンはもはや使わない。本発明の
特定の実施例に従って、印刷回路基板(pcB)上には
んだ付けされるべきモジュールであって、表面製着技術
(S MT)に好適な無ビン式のモジュールを製造する
方法を記載する。本発明の方法のステップは以下の通り
である。即ち、この工程は、所望の任意の接続パッドに
フラックスの小滴を付与するステップと、はんだ予備体
、即ち代表的にははんだボールを、フラックスの粘性性
によって、フラックスがう・えられているパッドに付与
するステップと、はんだ予備体を再熔融させるため加熱
するステップと、熔融はんだが上記はんだ隆起体を形成
するよう固イヒされるために、はんだの溶融点以下に冷
却するステップで構成される。
E、実方缶例 第・1図は、本発明を適用することの出来る、代表的な
積層された多層セラミック基板10を示している。基板
10は所定の数の半導体デバイスを装着するに適当な大
きさの任意の大きさでよい。
一枚の基板に装着されるデバイスの数は100個以上の
規模である。第4図において、繁雑を避けるために、基
板表面に装着されるデバイスの全部は示していない。代
表例について言えば、デバイスの装着場所は、行及び列
に配列され、例えば合計100個のデバイスを配列する
のに、10行と10列に並べられる。基板10は、バイ
ア孔及び印刷回路を有する、複数枚の積層され焼結され
た層で作られた内部回路を持っている。基板10の材料
は、機械的、電気的及び熱的な特性について良好なもの
を選んであるので、その熱膨張は、基板の上表面に装着
されるデバイスであるシリコン材料の熱膨張と殆ど一致
している。
基板10の上表面に金属バット12が設けられており、
それらは、第1の格子状パターンで且つ半導体チップ1
3のはんだ隆起体のパターンと対応するパターンで組み
合うよう配列されている。
金属パッドのパターンは他の種々のパターンが考えられ
ることは注意を要する。非対称のパターンはチップ13
と整合するただ一個の整合位置しか持たない。
基板10の裏面14におけるバイア内部ラインの形試、
即ち接続パッド15の大きさは金属バッド12よりも大
きく、標4ξ的な従来のくぎ試ビンの大きさ及びそれら
の間隔に対応する。これらの接続パッド15は第2の格
子状パターンを形成し、表面に設けられた第1格子試パ
ターンよりも実質的に大きいパターンである。すでに述
べたように、従来の通常のM L C基板においては、
これらの接続パッドは、めっきにより形成されたニッケ
ル/金の如き合金属で構成されている。それらは半球試
を呈し、直径が約2ミリメートルで、高さが約2.2ミ
クロンであるにッケル層が約2ミクロンで、金属が0.
2ミクロン)。
本発明の方法を第1図乃至第3図を参照して以下に説明
する。以下の説明の基礎として米国特許第・[4625
34号を引用する。同特許の技術の改良として、198
5年3月の18Mテクニカル・ディスクロジャ・ブレテ
ンVo1.27.No、10Bの6252頁乃至625
3頁の「めっきされていない基板上に、はんだボールを
位置付ける改良J(BallPlacement  I
mprovement  for  Untinned
  5ubstrateProcess)と題する文献
が刊行されている。両方の技術は以下の実施例に応用さ
れており、それらの主なステップは以下に要約する。本
発明の方法とそれらの技術との顕著な差異を詳細に説明
する。
本発明の方法の第1ステツプは接続パッド上に7ラツク
スの小滴を付与することを含んでいる。
米国特許第4462534号の第2図に模式的に示され
たフラックス付与装置は本発明の方法を実施するのに適
当な装置である。この特許によると、アルファ金属社で
(Alpha t4etals Co、)で製造され、
粘度が約200ポアズのベンジリック(Benzy l
 1c)102−1500のようなフラックスが適当で
ある。フラックスはステンレス鋼のシリンダ中に封入さ
れたテフロンのタンク中に収められており、金属繊維で
作られた可動底部が7ラツクス付与マスクを形成してい
る。マスクの孔が接続用金属パッドのバターンに対応し
たパターンで配列されている。フラックス付与9曙で、
フラックスはこれらの孔を通して強制的に押し出される
。タンク内の圧力は、例えば、プロセッサからのアナロ
グ出力等の如き論理回路で制御される真空装置によって
作られる。
〜ILc基板は、位置決めビンに嵌合される保持部材上
に位置付けられる。マスクが基板上に位置付けられ、そ
してそれと整合されている間では、フラックスはタンク
内にとどまっており、それらが整合されると、真空装置
で印加される空気パルスによって付与される。フラック
ス19が付与される表面の平坦性と、フラックスの表面
張力とによって、マスク上でフラックスが拡がるのを防
ぐために、第1図に示されたフラックス付与用マスク1
6の底面に特別な形試が与えられている。各開孔(フラ
ックスの8口)17は管収の形で終端している。このよ
うな設計によって、マスク面が基板面の所定の場所以外
をフラックスで濡らす(フラックスの表面張力により)
のを防止して、フラックスの拡がりを防止している。
上述のような結果を得るための簡単な方法は、マスクの
列及び行を基準とした窪みによって、標準的なマスクの
各開孔を分難するように、開孔の間に溝18を形成する
ことである。フラックス付与装置を移動した後、各金属
パッド15の位置上にフラックス19の小滴が残されて
いる。接続用金属パッドが0.7ミリメードルの直径の
ものを使った場合、マスクとパッドの間隔は0.1ミリ
メートルが良好であることが発見されている。これらの
条件の下で、フラックス付与用マスク16の開孔17は
0.4ミリメートルの直径で、1ミリメートルの厚さを
有している。
接続パッドの寸法が小さく、厚さは薄いために(約2.
2ミクロン)、フラックスの小滴が平均して接続パッド
を被うことは期待出来ない。米国特許第4.46253
4号に記載されているようなビンの頭上にフラックスの
小滴を付与する場さには、上述のような問題には遭遇す
ることは無か・つな。何故ならば、約0.6ミリメード
ルのビンの頭の高さが一種の救助手段となって、フラッ
クスの小滴をビンの頭に粘着させることになるからであ
る。
第2のステップは米国特許第4462534号に記載さ
れている他の装置を使うことによって、所定の接続用金
属パッドへはんだボールを付与し、第1ステツプで与え
られたフラックスの小滴の有する粘性によって、はんだ
ボールを接続パッドに付着させることを含んでいる。
この実施例で使われたはんだボールは直径が0゜7ミリ
メードルであり、そのはんだは鉛と錫の比率が90対1
0の合金である。はんだボールの重さは賢いので、それ
らが吸引装置によって吸着される前に、はんだボールは
振動されねばならない。
そのために、はんだボールは米国特許第4462534
号の第4A図に示されたような振動装置を使って振動さ
れる容器中に、最初に入れられる。
この容器は、はんだボールを弾ませるように、ある種の
弾性材料で作られる。この目的のために、ポリエチレン
は充分満足すべき材料であった。この振動だけでは、は
んだボールを弾ませるに不充分であることが見出された
。容器中に入れるはんだボールの最適な量は、容器を振
動してないときに、容器の底面に生じるはんだボールの
単一の層に相当する量で決められた。既に述べたような
良好な実施例において、容器は底面形が70X70ミリ
メートルで高さが80ミリメートルを有する平行四辺形
である。振動装置は2本の傾斜したばね上に設けられた
金属板と、この金属板を振動させる電磁気装置で構成さ
れている。
上述の条件の下で、溌ね上るはんだボールは約20ミリ
メートルの高さに達した。はんだボールを振動させるた
め、例えば、多孔性の底部を有し且つ圧縮空気を受は取
る容器のような他の振動発生手段を用いることは勿論可
能である。
米国特許第4462534号の第4B図は振動容器中に
入れられた運動しているはんだボールを吸引し、そして
、事前にフラックスが与えられた基板にはんだボールを
付与する吸引装置を示している。この装置は、半円形状
の軟鉄製のフレームを有し、且つ管によって制御された
真空装置へ接続された吸引室を限定している。ダイオー
ドを通して主7S源装置(50ヘルツ)から電力を供給
される電磁気装置が上記の管を取り囲んでいる。吸引室
はロッドに結合された吸引マスクにより密閉されており
、ロッドの他端は電磁石装置の空隙内に置かれている。
マスクは、厚さが0.1ミリメートルの開孔な有する薄
板であり、ベリリウム及び銅の合金で作られている。こ
の薄板の開孔は直径が0.4ミリメートルであり、M 
L C基板のバイア孔のアレーと対応して配置されてい
る。
米国特許第4462534号の第4A図及び第4B図に
示された装置の動作は以下の通りである。
先づ、装置は容器中のはんだボールを振動させるよう動
作する。市もって、真空装置に接続されているこの装置
は、吸引マスクと容器の底面との距離が約5ミリメート
ルになるように、振動する容器中に挿入される。すべて
のはんだボールが吸引されるのに必要な時間は約1秒で
ある。次に、真空によってはんだボールが接触され維持
されているマスクを含む吸引装置は容器から取り除かれ
、はんだボールのパターンと、半球試フラックスのパタ
ーンとを整列させる。この場合、相互のパターンが若干
ずれていても全く問題がない。各はんだボールが対応す
る金属パッドの少くとも一部と重なることを保証するこ
とだけが必要である。電子モジュールが載置される保持
装置上に設けられた位置付は用ビンを、この装置のフレ
ームに設けられた位置付は用開口に嵌め込むことによっ
て、パターンを整列させることが出来る。従って、はん
だボールは対応するフラックスの小滴に接触することが
出来る。次に、真空装置はオフにされ、薄板を振動させ
るために、約手秒間の間、電磁石装置が付勢される。そ
の結果、はんだボールは、フラックスが与えられている
金属パッドの方へ移動を続け、薄板マスクから容易に難
れる。
第2図はM L C基板10上にあるはんだボール20
の収態を示しており、付着されたはんだボール20に生
じうる例として、はんだボールが金属バッド15から僅
かに外れている場合を明瞭に示している。
第3のステップにおいて、セラミック基板は、酸化を防
ぐため窒素のような不活性気体の雰囲気を持ち、約20
0℃乃至350℃の範囲のピーク温度を有する通常の炉
、即ちオーブンに入れられ、はんだの組成にもよるが、
はんだの溶融点以上の)温度で約15秒乃至60秒位の
時間をかげて、はんだをリフロー熔融(ref low
)させ、これにより〜ILCモジュールの入出力端子と
して使用しつるはんだの隆起体を作る。はんだボール2
0が接続パッドに対して若干ずれていたとしても、結果
的に得られるはんだ隆起体は接続パッドと完全に整列す
る。すべてのはんだ隆起体は均一な形試と容積を持って
いる。
次に、熔融はんだが固形のはんだ隆起体を形成するよう
に、基板ははんだの溶融点以下に冷却される。第3図は
、MLC基板を冷却した後に、接続用金属バッド15上
にはんだ隆起体21が形成された収態を示している。
この第3ステツプは次の第4ステツプへと続き、第4ス
テツプでは、基板の油性分及び残留フラックスを取り除
くために、例えば、過塩素酸エチレン(Perchlo
rethylene)浴中にMLC基板を浸漬すること
によって、得られた〜ILC基板の清浄を行う。
ここで、形成し損なったはんだ隆起体を検出するために
、〜4 L C基板の裏面を目で検査することが出来る
。はんだ隆起体が失われている場合、その部分にフラッ
クスを添加し、はんだの小体を置いて、はんだを再熔融
するのは簡単に行えるから、修理は極めて容易である。
この修理作業の際、他のはんだ隆起体21は、はんだの
大きな表面張力のために、流れ出したり、拡がったりす
ることはない。
チップは、はんだ隆起体の形成と同時か、又はその形成
の前かの何れでも、MLC基板に接続することが出来る
。チップを、はんだ隆起体と同時に接続させる場合は、
シリコン・チップのはんだ隆起体に対応する、導体端部
の接触フィンガの上にフラックスの小滴を付与し、そし
てチップをその上に載せるだけで充分である。はんだの
再熔融温度、再熔融時間、はんだの相対的な容積及びは
んだの組成などのパラメータは、当業者であれば、特定
のアプリケ−シコンに従って容易に選択することが可能
である。
次に、MLC基板は標準的なステップ、即ち、テスト工
程、封入工程などを経て、SMT用の完全な無ビン弐〜
ILCモジュールが与えられる。
印刷回路基板(図示せず)上のキャリヤの表面装置は、
印刷回路基板の所定の接触領域上にはんだペースト(例
えば60%の錫と40%の鉛)を句与し、モジュールの
はんだ隆起体を上記の接触領域と整列させ且つ接触させ
て、185℃の温度で60/40のはんだ合金を再熔融
する工程を含んでいる。印刷回路基板は多層型式が望ま
しく、且つ直径が約0.6ミリメードルの銅パッドの対
応する格子が与えられている。印刷回路基板はパッドの
部分を除いて、保護にすの層によって被覆されている。
はんだペーストと、保護にすの使用は不整列の問題を回
避する。然しながら、それでも問題が生じるならば、モ
ジュールに適当なテンプレートを使うことによって問題
を解決することが出来る。他方、ボッチエルの文献に記
載されているように、上記の領域に予備はんだめっきを
施す技術も使うことが出来る。
既に理解されたように、製造上の観点から克て、本発明
の方法の顕著な利点は作業の単純さにある。
加えて、大きさ及び組成が異なる多様なはんだボールが
市販されており、且つ市販のはんだボールの体積は非常
に正確に作られているから、本発明の方法の他の利点は
、あらゆる種類のモジュールやアプリケーションなどに
容易に柔軟性をもって適用することが出来ることにある
開孔を有する印刷回路基板のめつきされたバイア孔に挿
入されるビンに代えてはんだ隆起体を使用することは生
産コストを下げ、且つ実装密度を増加する。
本発明は各接続位置において、はんだの量を制御するこ
との出来る方法を与える。はんだボールの体積に従って
、はんだ隆起体の形試及び、特に高さを成る程度変化す
ることが出来る。このことは重要な付加的な利益をもた
らす。その理由は、はんだボールの体積は、〜ILCモ
ジュールと印刷回路基板との間に形成される、冷却後に
得られるはんだ結合部の高さを決定するからである。従
来、はんだボールの容積は、全体としてバイア孔を満た
すだけの役目であったので、本発明により、MLCモジ
ュールの裏面と、印刷回路基板の表面との間の空隙はも
はや無視するほど小さくはない。
その結果、この空隙はモジュールの冷却に役立つばかり
でなく、〜ILCモジュールの材料と印刷回路基板の材
料との間の熱膨張係数の差異に起因する熱による歪みの
減少にも役立つ。
開孔を有する印刷回路基板の開口に挿入されるビンをは
んだ隆起体で置換することは、MLCモジュールの修理
、又は手直しが出来る能力を非常に増進することは明ら
かである。特に、既に述べたように、視覚検査ではんだ
隆起体がないことを発見した場合、M L Cモジュー
ルを容易に修理することが出来る。
本発明は、より密度の高い烙子試パターンによって、M
 L Cモジュールの中央部にはんだ隆起体を形成する
ことが出来るので、I10端子の集合化を顕著に高める
ことが出来るのも明らかな利点である0本発明の方法は
、従来の技術で知られている基板の周辺部だけにとどま
らず、必要に応じて、基板の裏面全体を使うことが出来
るのは注意を払う必要がある。
本発明の方法は、M L Cモジュールのような、あら
ゆる型式のビン無し、即ちリード線無しモジュールにで
も、開口を有する印刷回路基板のめつきされた開口に挿
入される端子線又はビンを持たないあらゆる表面装着デ
バイスにでも適用することが出来る。また、本発明の方
法は、代表的なMLCの円形の金属接続パッドに止まら
ず、他の型式の接続パッドにも適用することが出来る。
例えば、PLCC又はLCCCのような他の型式のモジ
ュールにも本発明を適用することが出来る。
F0発明の効果 本発明の方法の主要な利益は、ビンを取り扱いそしてビ
ンを挿入することに関係した問題を有し、且つ開孔を有
する印刷回路基板を使用する代表的な〜(LCモジュー
ルを、無ピン式の(又は引き出し線のない)電子モジュ
ールにする点にあり、これにより、SMTの要件に完全
に合致する無ビン式の電子モジュールを提供することに
ある。
本発明の方法の他の利益は、M L C基板にはんだ隆
起体を設けて、容易に修理や手直しが出来る〜ILC基
板を与える点にある。
本発明の方法の他の利益は、〜ILc基板の裏面の中央
部か、またはM L C基板の裏面全体の何れかに、非
常に高い密度の格子試パターンに配列された接続用金属
パッド上のはんだ端子をM L C基板に設ける点にあ
る。
本発明の方法の他の利益はM L C基板の上表面に形
成された導体のハト目安を有する電気接続体を作るため
に、はんだの盛り上り部で終端するはんだ端子をMLC
基板上に設けた点にある。
本発明の方法の他の利益は、はんだ端子の独特の高さ、
即ち、はんだ柱の高さくセラミック基板の厚さ)にはん
だ隆起体の直径を加えた寸法によって、熱による歪みを
吸収する寛容度を与えた点にある。
本発明の方法の他の利益は、M L Cモジュールの冷
却を向上するために、M L C基板と印刷回路基板の
金属導体との間に相当の空隙を与えるはんだ接続体を与
えた点にある。
本発明の方法の他の利益は、はんだボールの体積及び成
分について多種類のものを利用することにより、はんだ
ボールの寸法及び性質の精密な制御を柔軟性をもって、
行う点にある。
本発明の方法の他の利益は任意の製造ラインに容易に適
用する能力を有し、且つ高い処理能力で信頼性ある製品
を生産しつる点にある。
【図面の簡単な説明】
第1図乃至第3図は本発明の良好な実施例に基づく製造
工程を説明するための代表的な〜ILC基板の断面図、
第4図は通常の〜I L C基板の一部を示す図であっ
て、ニッケル/金めつき工程を経た後の、配線面、付加
的用配線面等を含む代表的な導体回路網を示すM L 
Cの模式的な斜視図である。 10・・・・MLC基板、13・・・・半導体チップ、
15・・・・接続パッド、16・・・・フラックス付与
用マスク、19・・・・フラックス、20・・・・はん
だボール、21・・・・はんだ隆起体。 出 願 人  インターナショナル・ビジネス・マシー
ンズ・コーポレーション 復代理人  弁理士  篠  1) 文  雄19  
フラックス 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1.  微小な接続用金属パッド(15)を備えた絶縁性基板
    (10)上に接続用のはんだ隆起体(21)を形成する
    方法であつて、所望の接続用金属パッドに対してフラッ
    クスの小滴(19)を付与し、上記付与されたフラック
    スの小滴に対してはんだボール(20)をフラックスの
    粘性によつて付着させ、上記はんだボールをリフロー熔
    融するために加熱し、はんだの融点よりも低い温度まで
    冷却し、リフロー熔融したはんだを固化することにより
    、上記接続用金属パッド上にはんだ隆起体を形成するこ
    とを特徴とする、はんだ隆起体形成方法。
JP11726287A 1986-10-08 1987-05-15 はんだ隆起体形成方法 Pending JPS63104397A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP86430036.3 1986-10-08
EP86430036A EP0263221A1 (en) 1986-10-08 1986-10-08 Method of forming solder bumps on metal contact pads of a substrate

Publications (1)

Publication Number Publication Date
JPS63104397A true JPS63104397A (ja) 1988-05-09

Family

ID=8196404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11726287A Pending JPS63104397A (ja) 1986-10-08 1987-05-15 はんだ隆起体形成方法

Country Status (2)

Country Link
EP (1) EP0263221A1 (ja)
JP (1) JPS63104397A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912505A (en) * 1995-11-07 1999-06-15 Sumitomo Metal (Smi) Electronics Devices, Inc. Semiconductor package and semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5145104A (en) * 1991-03-21 1992-09-08 International Business Machines Corporation Substrate soldering in a reducing atmosphere
GB2269335A (en) * 1992-08-04 1994-02-09 Ibm Solder particle deposition
ATE295244T1 (de) 1999-03-17 2005-05-15 Novatec Sa Verfahren und vorrichtung zum auftragen von kugeln in die öffnungen eines kugelbehälters
FR2791046B1 (fr) * 1999-03-17 2001-05-11 Novatec Sa Soc Procede et dispositif de distribution unitaire de billes solides et identiques sur un substrat par serigraphie

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5485155A (en) * 1977-12-20 1979-07-06 Matsushita Electric Ind Co Ltd Forming method for solder layer
JPS61242759A (ja) * 1985-04-19 1986-10-29 Hitachi Ltd 成形はんだ塔載装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3173078D1 (en) * 1981-12-29 1986-01-09 Ibm Soldering method of pins to eyelets of conductors formed on a ceramic substrate
GB2138339B (en) * 1983-04-19 1986-05-14 Welwyn Electronics Ltd Applying and securing solder-coated or solderable spheres to solderable or solder-coated terminal pads
US4617730A (en) * 1984-08-13 1986-10-21 International Business Machines Corporation Method of fabricating a chip interposer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5485155A (en) * 1977-12-20 1979-07-06 Matsushita Electric Ind Co Ltd Forming method for solder layer
JPS61242759A (ja) * 1985-04-19 1986-10-29 Hitachi Ltd 成形はんだ塔載装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912505A (en) * 1995-11-07 1999-06-15 Sumitomo Metal (Smi) Electronics Devices, Inc. Semiconductor package and semiconductor device

Also Published As

Publication number Publication date
EP0263221A1 (en) 1988-04-13

Similar Documents

Publication Publication Date Title
JPS6398186A (ja) はんだ端子形成方法
US4012832A (en) Method for non-destructive removal of semiconductor devices
US5705858A (en) Packaging structure for a hermetically sealed flip chip semiconductor device
US5690270A (en) Surface mounting stress relief device and method
JP3202903B2 (ja) 基板上にソルダ・ボールを形成する方法
US5564617A (en) Method and apparatus for assembling multichip modules
US6188127B1 (en) Semiconductor packing stack module and method of producing the same
EP0473929B1 (en) Method of forming a thin film electronic device
EP0117111A2 (en) Semiconductor device assembly
US7271028B1 (en) High density electronic interconnection
US6486551B1 (en) Wired board and method of producing the same
US7132356B1 (en) Interconnection method
US7032807B2 (en) Solder contact reworking using a flux plate and squeegee
US5115964A (en) Method for bonding thin film electronic device
EP2023387A1 (en) Semiconductor device, electronic parts module, and method for manufacturing the semiconductor device
JP3364266B2 (ja) バンプの形成法
Dudderar et al. AT&T spl mu/Surface Mount Assembly: A New Technology for the Large Volume Fabrication of Cost Effective Flip-Chip MCMs
JPS63104397A (ja) はんだ隆起体形成方法
JP2715793B2 (ja) 半導体装置及びその製造方法
JP3022151B2 (ja) ワイヤボンディング装置用のキャピラリー及びそのキャピラリーを用いた電気的接続バンプの形成方法
TWI220304B (en) Flip-chip package substrate and flip-chip bonding process thereof
JP3180041B2 (ja) 接続端子及びその形成方法
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP2001102492A (ja) 配線基板およびその実装構造
JP2741611B2 (ja) フリップチップボンディング用基板