JPS59138396A - チツプキヤリアの予備半田付け方法 - Google Patents
チツプキヤリアの予備半田付け方法Info
- Publication number
- JPS59138396A JPS59138396A JP58013353A JP1335383A JPS59138396A JP S59138396 A JPS59138396 A JP S59138396A JP 58013353 A JP58013353 A JP 58013353A JP 1335383 A JP1335383 A JP 1335383A JP S59138396 A JPS59138396 A JP S59138396A
- Authority
- JP
- Japan
- Prior art keywords
- chip carrier
- chip
- solder
- soldering
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明はチップキャリアのプリント基板への実装方法に
係り、特にチップキャリアをプリント基板上へ搭載前に
プリント基板への接続手段の予備半田付は方法に関する
。
係り、特にチップキャリアをプリント基板上へ搭載前に
プリント基板への接続手段の予備半田付は方法に関する
。
（ｂ） 従来技術と問題点
電子計算機等の電子機器の急速な発展に伴い。
該電子機器の電子部品の実装の高密度化や小型化が益々
要求されてきた。殊に半導体集積回路は一層その集積度
を増すと共に、セラミック基板を用いたチップキャリア
が実用化され、その端子数も増え、そのピッチは小さく
なってきている。
要求されてきた。殊に半導体集積回路は一層その集積度
を増すと共に、セラミック基板を用いたチップキャリア
が実用化され、その端子数も増え、そのピッチは小さく
なってきている。
上述のようなチップキャリアをプリント基板上に実装す
るには、チップキャリアのセラミック基板の接続面（通
常は半導体集積回路の搭載面と反対側の面で以下チップ
基板の裏面と称する）に形成された接続パッドやバンプ
に予め予備半田付けをしてから前記プリント基板上の所
定位置に載置してその侭温度をあげて半田付けする所謂
リフロー法が多く採用されている。
るには、チップキャリアのセラミック基板の接続面（通
常は半導体集積回路の搭載面と反対側の面で以下チップ
基板の裏面と称する）に形成された接続パッドやバンプ
に予め予備半田付けをしてから前記プリント基板上の所
定位置に載置してその侭温度をあげて半田付けする所謂
リフロー法が多く採用されている。
チップキャリアの実装方法を説明する前にチップキャリ
アの構造について述べよう。
アの構造について述べよう。
第１図は広く市販されている標準化されたチソプキャリ
アの構造を示す斜視図である。正方形をしたセラミック
のチップ基板ｌの上に金メッキをしたキャビティ２を有
する小型でリード線のないパッケージである。ＩＣデツ
プ３はチップ基板ｌの上に固定して実装され、キャビテ
ィ２の底面に配設された接続パッド４と金ボンディング
または半田付けで接続される。前記接続パッド４はメタ
ライズ法でチップ基板１の表面に形成された外部端子５
に連接しており、その先端はチップ基板１の裏面に達し
ており、リフロー法による半田付り接続に便利なように
金メッキ等の表面処理が施されて接続部６を構成してい
る。
アの構造を示す斜視図である。正方形をしたセラミック
のチップ基板ｌの上に金メッキをしたキャビティ２を有
する小型でリード線のないパッケージである。ＩＣデツ
プ３はチップ基板ｌの上に固定して実装され、キャビテ
ィ２の底面に配設された接続パッド４と金ボンディング
または半田付けで接続される。前記接続パッド４はメタ
ライズ法でチップ基板１の表面に形成された外部端子５
に連接しており、その先端はチップ基板１の裏面に達し
ており、リフロー法による半田付り接続に便利なように
金メッキ等の表面処理が施されて接続部６を構成してい
る。
第２図の断面図は、さらに高密度実装を可能にする為の
セラミックパッケージの一種としてのチップキャリアを
示す。
セラミックパッケージの一種としてのチップキャリアを
示す。
前述の第１図に示したチップキャリアの外部端子５がチ
ップ基板１の表面に沿って形成されているのに刻し、第
２図に示す例においてはビア７と称するタングステン等
の高融点金属粉末とセラミック粉末とを混合して焼結し
て形成した導電性の端子がチップ基板１のセラミックの
中を貫通して。
ップ基板１の表面に沿って形成されているのに刻し、第
２図に示す例においてはビア７と称するタングステン等
の高融点金属粉末とセラミック粉末とを混合して焼結し
て形成した導電性の端子がチップ基板１のセラミックの
中を貫通して。
チップ基板１の表面と裏面とを電気的に接続している。
前記ビア７の下端にはバンプ８が取りつげられて、チッ
プキャリアをプリント基板に実装するのを容易にしてい
る。
プキャリアをプリント基板に実装するのを容易にしてい
る。
バンプ８は通常Ｐｂ−３ｎ系の鑞材で形成された突起で
ある。
ある。
さて９以上に説明したチップキャリアをプリント基板上
の印刷回路のパッドの上に載置してリフロー法で半田接
続するために、既に述べたようにチップ基板ｌの裏面の
外部端子５の接続部６．あるいはバンプ８を予備半田付
けする必要がある。
の印刷回路のパッドの上に載置してリフロー法で半田接
続するために、既に述べたようにチップ基板ｌの裏面の
外部端子５の接続部６．あるいはバンプ８を予備半田付
けする必要がある。
ところが例えばチップ基板１の裏面に形成されたハンプ
群８の高さについても相当のバラツキがあり切削整形し
ても１０μｍ程度の寸法差が存在する。
群８の高さについても相当のバラツキがあり切削整形し
ても１０μｍ程度の寸法差が存在する。
さらに前述の予備半田付は作業は従来は半田槽内の熔融
した半田中に浸漬しておこなっていごが。
した半田中に浸漬しておこなっていごが。
作業時の半田の温度、接続部６やハンプ８の表面の化学
物理的な状況、あるいは機械的な振動等の各種の複雑な
条件に左右されて、予備半田付は後の半田層の高さに５
０μｍ程度のバラツキを生じ。
物理的な状況、あるいは機械的な振動等の各種の複雑な
条件に左右されて、予備半田付は後の半田層の高さに５
０μｍ程度のバラツキを生じ。
後の工程でプリント基板上に載置した時にプリント基板
との間に一部に隙間が出来て、リフロー法による半田接
続に支障が発生するという問題があり、何等かの対策が
要望されていた。
との間に一部に隙間が出来て、リフロー法による半田接
続に支障が発生するという問題があり、何等かの対策が
要望されていた。
１０） 発明の目的
本発明は前述の点に鑑みなされたもので、チップキャリ
アの裏面の外部端子接続部、あるいはハンプの予備半田
付は後の半田層を同一平面に揃える簡単で効率的な方法
を提供しようとするものである。
アの裏面の外部端子接続部、あるいはハンプの予備半田
付は後の半田層を同一平面に揃える簡単で効率的な方法
を提供しようとするものである。
ｆｄ） 発明の構成
上記の発明の目的は、まず半田に濡れないセラミック等
の平面板上にチップキャリアの接続手段の位置と対応し
た配列で所定の形状で半田ペーストのパターンを形成し
、しかる後前記チンプキャリアの接続手段を前記平面板
上の〉マターンに位置合わせをして所定の間隔を置いて
載置し、チップキャリアと平面板とを共に加熱してチッ
プキャリアの一接続手段を予備半田付けする方法により
容易に達成される。
の平面板上にチップキャリアの接続手段の位置と対応し
た配列で所定の形状で半田ペーストのパターンを形成し
、しかる後前記チンプキャリアの接続手段を前記平面板
上の〉マターンに位置合わせをして所定の間隔を置いて
載置し、チップキャリアと平面板とを共に加熱してチッ
プキャリアの一接続手段を予備半田付けする方法により
容易に達成される。
（１４１発明の実施例
以下本発明の実施例につき図面を参照して説明する。第
３図の平面図および側面図に本発明に基づくチ・７プキ
ヤリアの外部端子接続部６．あるいはハンプ８の予備半
田付けの方法の実施例を示す。
３図の平面図および側面図に本発明に基づくチ・７プキ
ヤリアの外部端子接続部６．あるいはハンプ８の予備半
田付けの方法の実施例を示す。
まず半田に濡れない平面度のよいセラミック板１０（あ
るいはガラス板、琺瑯板等）を準備し、第３図ｔａ＋に
示すようにその上にチップ基板ｌの裏面の接続部６．あ
るいばハンプ８の位置に合わせて半田ペーストのパター
ン１１をスクリーン印刷法で形成する。半田ペーストの
パターン１１の厚さはスクリーンの網の厚さで制御する
。
るいはガラス板、琺瑯板等）を準備し、第３図ｔａ＋に
示すようにその上にチップ基板ｌの裏面の接続部６．あ
るいばハンプ８の位置に合わせて半田ペーストのパター
ン１１をスクリーン印刷法で形成する。半田ペーストの
パターン１１の厚さはスクリーンの網の厚さで制御する
。
しかる後、第３図（ｂ）の側面図に示すように、チップ
基板ｌの裏面と前記セラミ７り板１０の間に所定の半田
層の高さａ （第２図に示す）に対応した厚さのスペー
サ１２を介在させる。
基板ｌの裏面と前記セラミ７り板１０の間に所定の半田
層の高さａ （第２図に示す）に対応した厚さのスペー
サ１２を介在させる。
以上の準備の後、電気炉中においてセラミック板ＩＯと
チップ基板１とを加熱して半田ペースト層を熔融し、接
続部６．あるいはハンプ８の予備半田付けを行う。
チップ基板１とを加熱して半田ペースト層を熔融し、接
続部６．あるいはハンプ８の予備半田付けを行う。
最後に全体を冷却してチップ基板ｌをセラミック板１０
より取り出す。セラミックは半田には全く濡れないから
１両者が固着することはない。
より取り出す。セラミックは半田には全く濡れないから
１両者が固着することはない。
従って予備半田付は後の予備半田面は殆ど同一の平面上
にあるので当該チップキャリアをプリント基板上に実装
するに際しての、半田付り接続不良という問題が解消出
来る。
にあるので当該チップキャリアをプリント基板上に実装
するに際しての、半田付り接続不良という問題が解消出
来る。
大量に生産するには、特に図示してはないが。
厚さ寸法ａでチップ基板ｌより少し小さい多数の窓を有
するマスクをスペーサとして大型のセラミック板と組合
せ、連続ベルト炉を使用して予備半田付けをすれば効率
的である。
するマスクをスペーサとして大型のセラミック板と組合
せ、連続ベルト炉を使用して予備半田付けをすれば効率
的である。
（ｆｌ 発明の効果
以上の説明から明らかなように２本発明による予備半田
付り法を採用すれば、高密度の外部端子を有する半導体
集積回路のチップキャリアのチップ基板裏面の接続手段
を当該プリント基板のパット°上に隙間をあ＆Ｊること
なく正確に搭載出来るので、チップキャリアの実装が確
実に支障なく行われるという効果がある。
付り法を採用すれば、高密度の外部端子を有する半導体
集積回路のチップキャリアのチップ基板裏面の接続手段
を当該プリント基板のパット°上に隙間をあ＆Ｊること
なく正確に搭載出来るので、チップキャリアの実装が確
実に支障なく行われるという効果がある。
第１図は広く市販されている標準化されたチップキャリ
アの構造を示す斜視図、第２図はさらに高密度実装を可
能にするビアを有するチップキャリアの側面図、第３図
は本発明に基づくチップキャリアの外部端子接続部ある
いはバンプの予備半田付けの方法の実施例示す平面図お
よび断面図である。 図において、■はチップ基板、５はチップキャリアの外
部端子、６は外部端子５の接続部、７はビア、８はハン
プ、１０はセラミック板、１１は半田ペーストのパター
ン、１２はスペーサそれぞれ示す。
アの構造を示す斜視図、第２図はさらに高密度実装を可
能にするビアを有するチップキャリアの側面図、第３図
は本発明に基づくチップキャリアの外部端子接続部ある
いはバンプの予備半田付けの方法の実施例示す平面図お
よび断面図である。 図において、■はチップ基板、５はチップキャリアの外
部端子、６は外部端子５の接続部、７はビア、８はハン
プ、１０はセラミック板、１１は半田ペーストのパター
ン、１２はスペーサそれぞれ示す。
Claims (1)
- 【特許請求の範囲】 半導体集積回路のチップキャリアのチップ基板裏面に形
成され、プリント基板上の印刷回路にフェースダウンで
半田付は接続するバンプ等の接続手段の表面に予備半田
付けをするに際し、まず半田に濡れないセラミック等の
平面板上に前記チップキャリアの前記接続手段の位置と
対応した配列で所定の形状で半田ペーストのパターンを
形成し。 しかる後前記チップキャリアの接続手段を前記平面板上
のパターンに位置合わせをして所定の間隔を置いて載置
し、前記チップキャリアと前記平面板とを共に加熱する
前記チップキャリアの予備半田付は方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58013353A JPS59138396A (ja) | 1983-01-28 | 1983-01-28 | チツプキヤリアの予備半田付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58013353A JPS59138396A (ja) | 1983-01-28 | 1983-01-28 | チツプキヤリアの予備半田付け方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59138396A true JPS59138396A (ja) | 1984-08-08 |
| JPH0373157B2 JPH0373157B2 (ja) | 1991-11-20 |
Family
ID=11830735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58013353A Granted JPS59138396A (ja) | 1983-01-28 | 1983-01-28 | チツプキヤリアの予備半田付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59138396A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5150466A (en) * | 1974-10-30 | 1976-05-04 | Hitachi Ltd | Handamakuno keiseihoho |
| JPS57143896A (en) * | 1981-01-27 | 1982-09-06 | Western Electric Co | Method of bonding electronic part |
-
1983
- 1983-01-28 JP JP58013353A patent/JPS59138396A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5150466A (en) * | 1974-10-30 | 1976-05-04 | Hitachi Ltd | Handamakuno keiseihoho |
| JPS57143896A (en) * | 1981-01-27 | 1982-09-06 | Western Electric Co | Method of bonding electronic part |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0373157B2 (ja) | 1991-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59500394A (ja) | リ−ド線のない半導体回路用鋳込み半田リ−ド | |
| JPH04263433A (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JPH0432541B2 (ja) | ||
| JP3246010B2 (ja) | フリップチップ実装用基板の電極構造 | |
| JP2643613B2 (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JPH0258793B2 (ja) | ||
| JPH0750726B2 (ja) | 半導体チップの実装体 | |
| JP2764632B2 (ja) | 電子回路基板とその製造方法 | |
| JPH04263434A (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| JPS59138396A (ja) | チツプキヤリアの予備半田付け方法 | |
| JPH05211256A (ja) | 半導体装置 | |
| JP2788656B2 (ja) | 集積回路用パッケージの製造方法 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JPH0438522Y2 (ja) | ||
| JP3619624B2 (ja) | 回路基板及び表面実装型電子部品の実装方法 | |
| JPS63122135A (ja) | 半導体チツプの電気的接続方法 | |
| JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 | |
| JPH01286430A (ja) | 半導体チップの実装方法 | |
| JPS6025910Y2 (ja) | 半導体装置 | |
| JPS613497A (ja) | 異種複合プリント板の電気接続構造 | |
| JPH03192742A (ja) | 電気回路部品の接続方法 | |
| JPS634690A (ja) | 厚膜混成集積回路基板 |