JPH0373157B2 - - Google Patents
Info
- Publication number
- JPH0373157B2 JPH0373157B2 JP58013353A JP1335383A JPH0373157B2 JP H0373157 B2 JPH0373157 B2 JP H0373157B2 JP 58013353 A JP58013353 A JP 58013353A JP 1335383 A JP1335383 A JP 1335383A JP H0373157 B2 JPH0373157 B2 JP H0373157B2
- Authority
- JP
- Japan
- Prior art keywords
- chip carrier
- chip
- solder
- soldering
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910000679 solder Inorganic materials 0.000 claims description 24
- 238000005476 soldering Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 15
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 239000000919 ceramic Substances 0.000 description 14
- 239000011093 chipboard Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910020220 Pb—Sn Inorganic materials 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 210000003298 dental enamel Anatomy 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明はチツプキヤリアのプリント基板への実
装方法に係り、特にチツプキヤリアをプリント基
板上へ搭載前にプリント基板への接続手段の予備
半田付け方法に関する。
装方法に係り、特にチツプキヤリアをプリント基
板上へ搭載前にプリント基板への接続手段の予備
半田付け方法に関する。
(b) 従来技術と問題点
電子計算機等の電子機器の急速な発展に伴い、
該電子機器の電子部品の実装の高密度化や小型化
が益々要求されてきた。殊に半導体集積回路は一
層その集積度を増すと共に、セラミツク基板を用
いたチツプキヤリアが実用化され、その端子数も
増え、そのピツチは小さくなつてきている。
該電子機器の電子部品の実装の高密度化や小型化
が益々要求されてきた。殊に半導体集積回路は一
層その集積度を増すと共に、セラミツク基板を用
いたチツプキヤリアが実用化され、その端子数も
増え、そのピツチは小さくなつてきている。
上述のようなチツプキヤリアをプリント基板上
に実装するには、チツプキヤリアのセラミツク基
板の接続面(通常は半導体集積回路の搭載面と反
対側の面で以下チツプ基板の裏面と称する)に形
成された接続パツドやバンプに予め予備半田付け
をしてから前記プリント基板上の所定位置に載置
してその侭温度をあげて半田付けする所謂リフロ
ー法が多く採用されている。
に実装するには、チツプキヤリアのセラミツク基
板の接続面(通常は半導体集積回路の搭載面と反
対側の面で以下チツプ基板の裏面と称する)に形
成された接続パツドやバンプに予め予備半田付け
をしてから前記プリント基板上の所定位置に載置
してその侭温度をあげて半田付けする所謂リフロ
ー法が多く採用されている。
チツプキヤリアの実装方法を説明する前にチツ
プキヤリアの構造について述べよう。
プキヤリアの構造について述べよう。
第1図は広く市販されている標準化されたチツ
プキヤリアの構造を示す斜視図である。正方形を
したセラミツクのチツプ基板1の上に金メツキを
したキヤビテイ2を有する小型でリード線のない
パツケージである。ICチツプ3はチツプ基板1
の上に固定して実装され、キヤビテイ2の底面に
配設された接続パツド4と金ボンデイングまたは
半田付けで接続される。前記接続パツド4はメタ
ライズ法でチツプ基板1の表面に形成された外部
端子5に連接しており、その先端はチツプ基板1
の裏面に達しており、リフロー法による半田付け
接続に便利なように金メツキ等の表面処理が施さ
れて接続部6を構成している。
プキヤリアの構造を示す斜視図である。正方形を
したセラミツクのチツプ基板1の上に金メツキを
したキヤビテイ2を有する小型でリード線のない
パツケージである。ICチツプ3はチツプ基板1
の上に固定して実装され、キヤビテイ2の底面に
配設された接続パツド4と金ボンデイングまたは
半田付けで接続される。前記接続パツド4はメタ
ライズ法でチツプ基板1の表面に形成された外部
端子5に連接しており、その先端はチツプ基板1
の裏面に達しており、リフロー法による半田付け
接続に便利なように金メツキ等の表面処理が施さ
れて接続部6を構成している。
第2図の断面図は、さらに高密度実装を可能に
する為のセラミツクパツケージの一種としてのチ
ツプキヤリアを示す。
する為のセラミツクパツケージの一種としてのチ
ツプキヤリアを示す。
前述の第1図に示したチツプキヤリアの外部端
子5がチツプ基板1の表面に沿つて形成されてい
るのに対し、第2図に示す例においてはビア7と
称するタングステン等の高融点金属粉末とセラミ
ツク粉末とを混合して焼結して形成した導電性の
端子がチツプ基板1のセラミツクの中を貫通し
て、チツプ基板1の表面と裏面とを電気的に接続
している。前記ビア7の下端にはバンプ8が取り
つけられて、チツプキヤリアをプリント基板に実
装するのを容易にしている。
子5がチツプ基板1の表面に沿つて形成されてい
るのに対し、第2図に示す例においてはビア7と
称するタングステン等の高融点金属粉末とセラミ
ツク粉末とを混合して焼結して形成した導電性の
端子がチツプ基板1のセラミツクの中を貫通し
て、チツプ基板1の表面と裏面とを電気的に接続
している。前記ビア7の下端にはバンプ8が取り
つけられて、チツプキヤリアをプリント基板に実
装するのを容易にしている。
バンプ8は通常Pb−Sn系の鑞材で形成された
突起である。
突起である。
さて、以上に説明したチツプキヤリアをプリン
ト基板上の印刷回路のパツドの上に載置してリフ
ロー法で半田接続するために、既に述べたように
チツプ基板1の裏面の外部端子5の接続部6、あ
るいはバンプ8を予備半田付けする必要がある。
ト基板上の印刷回路のパツドの上に載置してリフ
ロー法で半田接続するために、既に述べたように
チツプ基板1の裏面の外部端子5の接続部6、あ
るいはバンプ8を予備半田付けする必要がある。
ところが例えばチツプ基板1の裏面に形成され
たバンプ群8の高さについても相当のバラツキが
あり切削整形しても10μm程度の寸法差が存在す
る。
たバンプ群8の高さについても相当のバラツキが
あり切削整形しても10μm程度の寸法差が存在す
る。
さらに前述の予備半田付け作業は従来は半田槽
内の溶融した半田中に浸漬しておこなつている
が、作業時の半田の温度、接続部6やバンプ8の
表面の化学物理的な状況、あるいは機械的な振動
等の各種の複雑な条件に左右されて、予備半田付
け後の半田層の高さに50μm程度のバラツキを生
じ、後の工程でプリント基板上に載置した時にプ
リント基板との間に一部に隙間が出来て、リフロ
ー法による半田接続に支障が発生するという問題
があり、何等かの対策が要望されていた。
内の溶融した半田中に浸漬しておこなつている
が、作業時の半田の温度、接続部6やバンプ8の
表面の化学物理的な状況、あるいは機械的な振動
等の各種の複雑な条件に左右されて、予備半田付
け後の半田層の高さに50μm程度のバラツキを生
じ、後の工程でプリント基板上に載置した時にプ
リント基板との間に一部に隙間が出来て、リフロ
ー法による半田接続に支障が発生するという問題
があり、何等かの対策が要望されていた。
(c) 発明の目的
本発明は前述の点に鑑みなされたもので、チツ
プキヤリアの裏面の外部端子接続部、あるいはバ
ンプの予備半田付け後の半田層を同一平面に揃え
る簡単で効率的な方法を提供しようとするもので
ある。
プキヤリアの裏面の外部端子接続部、あるいはバ
ンプの予備半田付け後の半田層を同一平面に揃え
る簡単で効率的な方法を提供しようとするもので
ある。
(d) 発明の構成
上記の発明の目的は、まず半田に濡れないセラ
ミツク等の平面板上にチツプキヤリアの接続手段
の位置と対応した配列で所定の形状で半田ペース
トのパターンを形成し、その後前記平面板上に所
定の厚さのスペーサを介してチツプキヤリアを載
置して前記チツプキヤリアの接続手段を前記半田
ペーストのパターンに接触させ、この状態で半田
を加熱溶融した後これを冷却凝固させ、その後前
記チツプキヤリアから前記平面板及び前記スペー
サを除去することを特徴とするチツプキヤリアの
予備半田付け方法とすることで、達成される。
ミツク等の平面板上にチツプキヤリアの接続手段
の位置と対応した配列で所定の形状で半田ペース
トのパターンを形成し、その後前記平面板上に所
定の厚さのスペーサを介してチツプキヤリアを載
置して前記チツプキヤリアの接続手段を前記半田
ペーストのパターンに接触させ、この状態で半田
を加熱溶融した後これを冷却凝固させ、その後前
記チツプキヤリアから前記平面板及び前記スペー
サを除去することを特徴とするチツプキヤリアの
予備半田付け方法とすることで、達成される。
(e) 発明の実施例
以下本発明の実施例につき図面を参照して説明
する。第3図の平面図および側面図に本発明に基
づくチツプキヤリアの外部端子接続部6、あるい
はバンプ8の予備半田付けの方法の実施例を示
す。
する。第3図の平面図および側面図に本発明に基
づくチツプキヤリアの外部端子接続部6、あるい
はバンプ8の予備半田付けの方法の実施例を示
す。
まず半田に濡れない平面度のよいセラミツク板
10(あるいはガラス板、琺瑯板等)を準備し、
第3図aに示すようにその上にチツプ基板1の裏
面の接続部6、あるいはバンプ8の位置に合わせ
て半田ペーストのパターン11をスクリーン印刷
法で形成する。半田ペーストのパターン11の厚
さはスクリーンの網の厚さで制御する。
10(あるいはガラス板、琺瑯板等)を準備し、
第3図aに示すようにその上にチツプ基板1の裏
面の接続部6、あるいはバンプ8の位置に合わせ
て半田ペーストのパターン11をスクリーン印刷
法で形成する。半田ペーストのパターン11の厚
さはスクリーンの網の厚さで制御する。
しかる後、第3図bの側面図に示すように、チ
ツプ基板1の裏面と前記セラミツク板10の間に
所定の半田層の高さa(第2図に示す)に対応し
た厚さのスペーサ12を介在させる。
ツプ基板1の裏面と前記セラミツク板10の間に
所定の半田層の高さa(第2図に示す)に対応し
た厚さのスペーサ12を介在させる。
以上の準備の後、電気炉中においてセラミツク
板10とチツプ基板1とを加熱して半田ペースト
層を溶融し、接続部6、あるいはバンプ8の予備
半田付けを行う。
板10とチツプ基板1とを加熱して半田ペースト
層を溶融し、接続部6、あるいはバンプ8の予備
半田付けを行う。
最後に全体を冷却してチツプ基板1をセラミツ
ク板10より取り出す。セラミツクは半田には全
く濡れないから、両者が固着することはない。
ク板10より取り出す。セラミツクは半田には全
く濡れないから、両者が固着することはない。
従つて予備半田付け後の予備半田面は殆ど同一
の平面上にあるので当該チツプキヤリアをプリン
ト基板上に実装するに際しての、半田付け接続不
良という問題が解消出来る。
の平面上にあるので当該チツプキヤリアをプリン
ト基板上に実装するに際しての、半田付け接続不
良という問題が解消出来る。
大量に生産するには、特に図示してはないが、
厚さ寸法aでチツプ基板1より少し小さい多数の
窓を有するマスクをスペーサとして大型のセラミ
ツク板と組合せ、連続ベルト炉を使用して予備半
田付けをすれば効率的である。
厚さ寸法aでチツプ基板1より少し小さい多数の
窓を有するマスクをスペーサとして大型のセラミ
ツク板と組合せ、連続ベルト炉を使用して予備半
田付けをすれば効率的である。
(f) 発明の効果
以上の説明から明らかなように、本発明による
予備半田付け法を採用すれば、高密度の外部端子
を有する半導体集積回路のチツプキヤリアのチツ
プ基板裏面の接続手段を当該プリント基板のパツ
ド上に隙間をあけることなく正確に搭載出来るの
で、チツプキヤリアの実装が確実に支障なく行わ
れるという効果がある。
予備半田付け法を採用すれば、高密度の外部端子
を有する半導体集積回路のチツプキヤリアのチツ
プ基板裏面の接続手段を当該プリント基板のパツ
ド上に隙間をあけることなく正確に搭載出来るの
で、チツプキヤリアの実装が確実に支障なく行わ
れるという効果がある。
第1図は広く市販されている標準化されたチツ
プキヤリアの構造を示す斜視図、第2図はさらに
高密度実装を可能にするビアを有するチツプキヤ
リアの側面図、第3図は本発明に基づくチツプキ
ヤリアの外部端子接続部あるいはバンプの予備半
田付けの方法の実施例示す平面図および断面図で
ある。 図において、1はチツプ基板、5はチツプキヤ
リアの外部端子、6は外部端子5の接続部、7は
ビア、8はバンプ、10はセラミツク板、11は
半田ペーストのパターン、12はスペーサそれぞ
れ示す。
プキヤリアの構造を示す斜視図、第2図はさらに
高密度実装を可能にするビアを有するチツプキヤ
リアの側面図、第3図は本発明に基づくチツプキ
ヤリアの外部端子接続部あるいはバンプの予備半
田付けの方法の実施例示す平面図および断面図で
ある。 図において、1はチツプ基板、5はチツプキヤ
リアの外部端子、6は外部端子5の接続部、7は
ビア、8はバンプ、10はセラミツク板、11は
半田ペーストのパターン、12はスペーサそれぞ
れ示す。
Claims (1)
- 【特許請求の範囲】 1 チツプキヤリアのチツプ基板裏面に形成され
た接続手段に予備半田付けする方法であつて、 半田に濡れない平面板上に前記チツプキヤリア
の接続手段の位置と対応した配列で半田ペースト
のパターンを形成し、 その後前記平面板上に所定の厚さのスペーサを
介してチツプキヤリアを載置して前記チツプキヤ
リアの接続手段を前記半田ペーストのパターンに
接触させ、 この状態で半田を加熱溶融した後これを冷却凝
固させ、 その後前記チツプキヤリアから前記平面板及び
前記スペーサを除去することを特徴とするチツプ
キヤリアの予備半田付け方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58013353A JPS59138396A (ja) | 1983-01-28 | 1983-01-28 | チツプキヤリアの予備半田付け方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58013353A JPS59138396A (ja) | 1983-01-28 | 1983-01-28 | チツプキヤリアの予備半田付け方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59138396A JPS59138396A (ja) | 1984-08-08 |
JPH0373157B2 true JPH0373157B2 (ja) | 1991-11-20 |
Family
ID=11830735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58013353A Granted JPS59138396A (ja) | 1983-01-28 | 1983-01-28 | チツプキヤリアの予備半田付け方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59138396A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5150466A (en) * | 1974-10-30 | 1976-05-04 | Hitachi Ltd | Handamakuno keiseihoho |
JPS57143896A (en) * | 1981-01-27 | 1982-09-06 | Western Electric Co | Method of bonding electronic part |
-
1983
- 1983-01-28 JP JP58013353A patent/JPS59138396A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5150466A (en) * | 1974-10-30 | 1976-05-04 | Hitachi Ltd | Handamakuno keiseihoho |
JPS57143896A (en) * | 1981-01-27 | 1982-09-06 | Western Electric Co | Method of bonding electronic part |
Also Published As
Publication number | Publication date |
---|---|
JPS59138396A (ja) | 1984-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910007103B1 (ko) | 도선형성 및 도선 없는 부품에 도선을 접착시키는 방법 | |
US6259608B1 (en) | Conductor pattern for surface mount devices and method therefor | |
US5926731A (en) | Method for controlling solder bump shape and stand-off height | |
JPH0945805A (ja) | 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法 | |
JPH04192596A (ja) | 電子部品の表面実装構造 | |
JPH04263433A (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
US6184581B1 (en) | Solder bump input/output pad for a surface mount circuit device | |
JP2643613B2 (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
JP2764632B2 (ja) | 電子回路基板とその製造方法 | |
JPH04263434A (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
JPH0373157B2 (ja) | ||
JP4159631B2 (ja) | 半導体パッケージの製造方法 | |
JP3563170B2 (ja) | 半導体装置の製造方法 | |
JP2870456B2 (ja) | 電子部品の接合方法 | |
JP2751897B2 (ja) | ボールグリッドアレイ実装構造及び実装方法 | |
JPH0547836A (ja) | 半導体装置の実装構造 | |
JPH0438522Y2 (ja) | ||
JP2001085558A (ja) | 半導体装置およびその実装方法 | |
JP2652222B2 (ja) | 電子部品搭載用基板 | |
JPH01286430A (ja) | 半導体チップの実装方法 | |
JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
JP2004319792A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2641405B2 (ja) | 電子部品の実装装置及び実装方法 | |
JPS634690A (ja) | 厚膜混成集積回路基板 | |
JPH10144728A (ja) | 表面実装部品及びこれを用いたプリント配線板 |