DE10162948A1 - Halbleiterbauelement eines LGA-Typs und Verfahren zum Anbringen des Halbleiterbauelements - Google Patents

Halbleiterbauelement eines LGA-Typs und Verfahren zum Anbringen des Halbleiterbauelements

Info

Publication number
DE10162948A1
DE10162948A1 DE10162948A DE10162948A DE10162948A1 DE 10162948 A1 DE10162948 A1 DE 10162948A1 DE 10162948 A DE10162948 A DE 10162948A DE 10162948 A DE10162948 A DE 10162948A DE 10162948 A1 DE10162948 A1 DE 10162948A1
Authority
DE
Germany
Prior art keywords
substrate
outer electrode
semiconductor device
contact
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10162948A
Other languages
English (en)
Inventor
Makio Okada
Yasushi Kasatani
Tomoaki Hashimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10162948A1 publication Critical patent/DE10162948A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0949—Pad close to a hole, not surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/048—Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

Durch die vorliegende Erfindung wird ein Halbleiterbauelement eines Kontaktfleckrasterfeldtyps bereitgestellt, welches dahingehend verbessert worden ist, daß eine größere Positionierungsgenauigkeit für eine äußere Elektrode bezüglich eines Anbringungssubstrats bereitstellt wird. Eine äußere Elektrode (11) ist in einer Oberfläche eines Substrats (2) eines Flächenfelds angeordnet. Die äußere Elektrode (11) enthält eine äußere Elektrodenkontaktstelle (11a) und eine äußere Elektrodenverbindung (6). Die äußere Elektrodenkontaktstelle (11a) enthält eine erste Kontaktstellenschicht (12), welche in Form eines Zylinders gebildet ist, und eine zweite Kontaktstellenschicht (13) welche derart gebildet ist, daß die Oberfläche der ersten Kontaktstellenschicht (12) in Form eines Kegels gebildet ist.

Description

Die vorliegende Erfindung bezieht sich im allgemeinen auf Halbleiterbauelemente eines LGA-Typs (land grid array, Kontaktfleckrasterfeld) und insbesondere auf ein Halblei­ terbauelement eines LGA-Typs, welches dahingehend verbes­ sert worden ist, daß eine größere Positionierungsgenauig­ keit beim Anbringen eines Elektrodenabschnitts auf einem Anbringungssubstrat und eine größere Bondzuverlässigkeit bezüglich dem Anbringungssubstrat nach dem Anbringen be­ reitgestellt wird. Des weiteren bezieht sich die vorlie­ gende Erfindung auf ein Verfahren des Anbringens eines der­ artigen Halbleiterbauelements eines LGA-Typs.
Fig. 9 zeigt eine Querschnittsansicht eines herkömmli­ chen Halbleiterbauelements eines LGA-Typs, und Fig. 10 zeigt eine Unteransicht davon.
Entsprechend Fig. 9 und 10 enthält ein Halbleiter­ bauelement 7 ein Substrat 2. Eine externe Elektrode 3 ist auf einer Oberfläche des Substrats 2 angeordnet, und ein Verschluß- bzw. Versiegelungsabschnitt 1 zum Verschließen eines Halbleiterbauelements oder dergleichen ist auf der oberen Oberfläche des Substrats 2 vorgesehen, welches aus einem Material wie einem Glasepoxidharz gebildet ist. Eine aus Kupfer oder dergleichen gebildete Elektrodenverbindung ist auf der Oberfläche und innerhalb von einem Substrat 2 vorgesehen und bildet eine elektrische und physische Ver­ bindung mit dem Halbleiterelement. Es ist ersichtlich, daß die externe Elektrode 3 auf der äußeren Oberfläche des Substrats 2 bloßgelegt ist, welche dem Verschlußabschnitt 1 gegenüberliegt. Die externe Elektrode 3 ist aus Kupfer oder dergleichen hergestellt und bildet eine elektrische und physische Verbindung mit dem Anbringungssubstrat.
Die äußere Elektrode 3 enthält eine äußere Elektroden­ kontaktstelle 4, welche eine zylindrische Form besitzt und eine glatte Oberfläche aufweist, und eine äußere Elektro­ denverbindung 6, welche sich von der Innenseite auf die Au­ ßenseite des Substrats 2 über ein Durchgangsloch 5 er­ streckt. Die äußeren Elektroden 3 sind auf einem Raster an­ geordnet, d. h. in einem Flächenfeld auf der Seite des Substrats 2, welche dem Verschlußabschnitt 1 gegenüber­ liegt.
Da die äußeren Elektroden 3 auf einem Raster in einer Ebene angeordnet sind, besitzt die Struktur beim Herstellen dahingehend einen Vorteil, daß eine größere Anzahl der Elektroden pro Einheitsteilfläche trotz geringer Höhen zwi­ schen den Elektroden vorgesehen werden kann.
Im folgenden wird der Betrieb des herkömmlichen Halb­ leiterbauelements eines LGA-Typs beschrieben.
Entsprechend Fig. 11 wird eine Operation des Anbringens eines Halbleiterbauelements 7 auf einem Anbringungssubstrat 8 unten beschrieben. Das Anbringungssubstrat 8 wird aus ei­ nem Material wie Glasepoxidharz gebildet. Obwohl nicht dar­ gestellt, wird eine aus Kupfer oder dergleichen gebildete Elektrodenverbindung auf der Oberfläche des Anbringungs­ substrats 8 gebildet, welche eine elektrische und physische Verbindung bezüglich des Halbleiterbauelements 7 bildet. Eine äußere Substratelektrode (substrate external electrode 9) ist von der Oberfläche des Anbringungssubstrats 8 aus bloßgelegt und aus Kupfer oder dergleichen hergestellt und bildet eine elektrische und physische Verbindung bezüglich des Halbleitersubstrats 7. Äußere Substratelektroden 9 sind auf der Oberfläche des Anbringungssubstrats 8 vorgesehen und in einem Flächenfeld gegenüberliegend den äußeren Elek­ troden 3 des Halbleiterbauelements angeordnet. Ein Bondme­ dium 10 einer Lötmittelpaste oder dergleichen wird auf die äußere Substratelektrode 9 mittels Drucken, Verteilen oder dergleichen gedruckt oder darauf aufgebracht.
Die Anbringungsoperation der herkömmlichen Halbleiter­ anordnung 7 stellt sich wie folgt dar. Es wird das Bondme­ dium einleitend auf die äußere Substratelektrode 9 des An­ bringungssubstrats 8 gedruckt und darauf aufgebracht. In diesem Zustand wird das Halbleiterbauelement 7 auf dem An­ bringungssubstrat 8 angebracht. Als nächstes wird die äuße­ re Elektrodenkontaktstelle 4 des Halbleiterbauelements 7 gegen das Bondmedium 10 zum Bonden gedrückt. Des weiteren wird das mit dem Halbleiterbauelement 7 versehene Anbrin­ gungssubstrat 8 dazu gebracht, bei einer Temperatur von we­ nigstens dem Schmelzpunkt des Bondmediums 10 aufzuschmelzen bzw. rückzufließen (reflow). Somit schmilzt das Bondmedium 10, um eine elektrische und physische Verbindung mit dem Halbleiterbauelement 7 und dem Anbringungssubstrat 8 zu bilden.
Mit der oben beschriebenen Struktur ergeben sich bei dem herkömmlichen Halbleiterbauelement die folgenden Schwierigkeiten. Entsprechend Fig. 11 scheitern beim An­ bringen des Halbleiterbauelements 7 auf dem Anbringungs­ substrat 8 die äußere Elektrodenkontaktstelle 4 und das Bondmedium 10 infolge einer Änderung des Zuführungsbetrags des Bondmediums 10, einer Änderung der Anbringungshöhe her­ vorgerufen durch eine Ablenkung des Halbleiterbauelements 7, usw. damit, daß ein stabiles Bonden erzielt wird. Als Ergebnis scheitern nach einem Aufschmelzen alle oder einige der äußeren Elektrodenkontaktstellen 4 daran, daß ein Bon­ den bezüglich der äußeren Substratelektrode 9 erzielt wird.
Die vorliegende Erfindung wurde im Hinblick auf die oben erwähnten Schwierigkeiten gemacht. Aufgabe der vorlie­ genden Erfindung ist es, ein Halbleiterbauelement eines LGA-Typs (land grid array, Kontaktfleckrasterfeld) bereit­ zustellen, welches dahingehend verbessert ist, daß eine größere pos dahingehend verbessert ist, daß eine größere Positionierungsgenauigkeit für ein Anbringungssubstrat und ein Halbleiterbauelement beim Anbringen eines Substrats er­ zielt wird.
Des weiteren ist es Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement eines LGA-Typs vorzusehen, welches dahingehend verbessert ist, daß eine größere Bondzuverläs­ sigkeit für ein Anbringungssubstrat und das angebrachte Halbleiterbauelement vorgesehen sind.
Des weiteren ist es Aufgabe der vorliegenden Erfindung ein Verfahren zum Anbringen eines derartigen Halbleiterbau­ elements eines LGA-Typs bereitzustellen.
Die Lösung der Aufgabe erfolgt durch die Merkmale der unabhängigen Patentansprüche.
Ein Halbleiterbauelement eines LGA-Typs entsprechend einem Gesichtspunkt der vorliegenden Erfindung besitzt äu­ ßere Elektroden, die in einem Flächenfeld (area array) an­ geordnet sind. Die äußere Elektrode enthält eine äußere Elektrodenkontaktstelle und eine äußere Elektrodenverbin­ dung, welche sich von der Innenseite zu der Außenseite des Substrats über ein Durchgangsloch erstreckt. Die äußere Elektrodenkontaktstelle enthält eine erste Kontaktstellen­ schicht, die in Form eines Zylinders oder einer rechtwink­ ligen Säule gebildet ist, und eine zweite Kontaktstellen­ schicht, die dazu vorgesehen ist, die Oberfläche der ersten Kontaktstellenschicht zu bedecken, und in Form eines Kegels oder einer Pyramide gebildet ist.
Entsprechend einer bevorzugten Ausführungsform der vor­ liegenden Erfindung besitzt die zweite Kontaktstellen­ schicht eine Aussparung in ihrer Oberfläche.
Entsprechend einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung ist die Aussparung ein Graben, der in Form eines Kegels oder einer Pyramide gebildet ist.
Entsprechend einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung besitzt das Substrat des weite­ ren auf seiner einen Oberfläche eine Dummy-Elektrode, wel­ che eine unterschiedliche Form bezüglich der oben erwähnten äußeren Elektrodenkontaktstelle besitzt und weder elektrisch noch physisch mit der äußeren Elektrodenkontaktstelle ver­ bunden ist.
Entsprechend einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung enthält die Dummy-Elektrode eine erste Schicht, die in Form eines Zylinders oder einer rechtwinkligen Säule gebildet ist, und eine zweite Schicht, die vorgesehen ist, um die Oberfläche der ersten Schicht zu bedecken, und in Form eines Kegels oder einer Pyramide ge­ bildet ist.
Bei einem Verfahren zum Anbringen eines Halbleiterbau­ elements eines LGA-Typs eines zweiten Gesichtspunkts der vorliegenden Erfindung wird zuerst ein Halbleiterbauelement eines LGA-Typs vorbereitet bzw. bereitgestellt, welches ein Substrat enthält, das auf einer Oberfläche äußere Elektro­ den aufweist, die in einem Flächenfeld angeordnet sind. Die äußere Elektrode enthält eine äußere Elektrodenkontaktstel­ le und eine äußere Elektrodenverbindung, welche sich von der Innenseite aus zu der Außenseite des Substrats über ein Durchgangsloch erstreckt. Die äußere Elektrodenkontaktstel­ le enthält eine erste Kontaktstellenschicht, die in Form eines Zylinders oder einer rechtwinkligen Säule gebildet ist, und eine zweite Kontaktstellenschicht, die vorgesehen ist, um die Oberfläche der ersten Kontaktstellenschicht zu bedecken, und in Form eines Kegels oder einer Pyramide ge­ bildet ist. Ein Anbringungssubstrat wird vorbereitet bzw. bereitgestellt, welches eine äußere Substratelektrode und ein Bondmedium besitzt, das vorgesehen ist, um die Oberflä­ che der äußeren Substratelektrode zu bedecken. Die zweite Kontaktstellenschicht des Halbleiterbauelements eines LGA- Typs wird gegen das Bondmedium des Anbringungssubstrats ge­ drückt, um das Halbleiterbauelement eines LGA-Typs auf das Anbringungssubstrat zu Bonden. Das mit dem Halbleiterbau­ element eines LGA-Typs versehene Anbringungssubstrat wird bei einer Temperatur von wenigstens dem Schmelzpunkt des Bondmediums ausgeheizt bzw. ausgeglüht.
Entsprechend einer bevorzugten Ausführungsform der vor­ liegenden Erfindung besitzt die zweite Kontaktstellen­ schicht in ihrer Oberfläche eine Aussparung.
Entsprechend einer weiter bevorzugten Ausführungsform der vorliegenden Erfindung ist die Aussparung ein Graben, welcher in Form eines Kegels oder einer Pyramide gebildet ist.
Die vorliegende Erfindung wird in der nachfolgenden Be­ schreibung unter Bezugnahme auf die Zeichnungen erläutert.
Fig. 1 zeigt eine Querschnittsansicht, welche ein Halb­ leiterbauelement eines LGA-Typs einer ersten Ausführungs­ form der vorliegenden Erfindung darstellt.
Fig. 2 zeigt eine Unteransicht des Bauelements eines LGA-Typs der ersten Ausführungsform.
Fig. 3 zeigt eine Querschnittsansicht, welche das Halb­ leiterbauelement eines LGA-Typs der auf einem Anbringungs­ substrat angebrachten ersten Ausführungsform darstellt.
Fig. 4 zeigt eine Querschnittsansicht, welche ein Halb­ leiterbauelement eines LGA-Typs einer zweiten Ausführungs­ form darstellt.
Fig. 5 zeigt eine Querschnittsansicht, welche das Halb­ leiterbauelement eines LGA-Typs der auf einem Anbringungs­ substrat angebrachten zweiten Ausführungsform darstellt.
Fig. 6 zeigt eine Querschnittsansicht, welche ein Halb­ leiterbauelement eines LGA-Typs einer dritten Ausführungs­ form darstellt.
Fig. 7 zeigt eine Unteransicht des Halbleiterbauele­ ments eines LGA-Typs einer dritten Ausführungsform.
Fig. 8 zeigt eine Querschnittsansicht, welche das Halb­ leiterbauelement eines LGA-Typs der dritten Ausführungsform darstellt, welche auf einem Anbringungssubstrat angebracht ist.
Fig. 9 zeigt eine Querschnittsansicht, welche das her­ kömmliche Halbleiterbauelement eines LGA-Typs darstellt.
Fig. 10 zeigt eine Unteransicht des herkömmlichen Halb­ leiterbauelements eines LGA-Typs.
Fig. 11 zeigt eine Querschnittsansicht, welche das her­ kömmliche auf dem Anbringungssubstrat angebrachte Halblei­ terbauelement eines LGA-Typs darstellt.
Im folgenden werden die Ausführungsformen der vorlie­ genden Erfindung unter Bezugnahme auf die Figuren beschrie­ ben.
Erste Ausführungsform
Fig. 1 zeigt eine Querschnittsansicht, welche eine Halbleiteranordnung eines LGA-Typs der ersten Ausführungs­ form darstellt. Fig. 2 zeigt eine Unter- bzw. Bodenansicht davon, von unten aus betrachtet. Es wird festgestellt, daß dieselben Abschnitte wie bezüglich des Beispiels nach dem Stand der Technik beschrieben durch dieselben Bezugszeichen bezeichnet werden, und es wird eine Beschreibung davon nicht wiederholt.
Entsprechend Fig. 1 und 2 wird ein Halbleiterbauele­ ment 15 mit einem Substrat 2 bereitgestellt. Eine äußere Elektrode 11 ist auf der Oberfläche des Substrats 2 bloßge­ legt, welche einem Verschluß- bzw. Versiegelungsabschnitt 1 gegenüberliegt. Eine äußere Elektrode 11 wird zum Vorsehen einer elektrischen und physischen Verbindung mit dem An­ bringungssubstrat verwendet. Die äußere Elektrode 11 ent­ hält eine äußere Elektrodenkontaktstelle 11a und eine äuße­ re Elektrodenverbindung 6, welche von der Innenseite aus zu der Außenseite des Substrats 2 über ein Durchgangsloch 5 erstreckt. Die äußere Elektrodenkontaktstelle 11a enthält eine erste Kontaktstellenschicht 12 in Form eines Zylinders und eine zweite Kontaktstellenschicht 13, welche vorgesehen ist, um die Oberfläche der ersten Kontaktstellenschicht 12 zu bedecken, und in Form einer Pyramide gebildet ist. Zu­ erst wird die Kontaktstellenschicht 12 aus einer Kupferfo­ lie oder einer Kupferfolie, auf welche ein Kupferlötmittel aufgebracht ist, mit einer Dicke von 12-32 µm gebildet. Eine zweite Kontaktstellenschicht 13 wird aus Kupferlötmittel­ schichten mit einer Höhe von 12-62 µm gebildet.
Eine rostfreies Medium ist auf der Oberfläche einer zweiten Kontaktstellenschicht 13 gebildet, um zu verhin­ dern, daß die Oberfläche der zweiten Kontaktstellenschicht 13 oxidiert wird. Das nichtrostende Medium 14 dient eben­ falls dazu, das Bonden durch das Bondmedium beim Anbringen des Substrates zu unterstützen. Das nichtrostende Medium 14 ist aus einem Flußmittel mit einem Goldlötmittel oder Nickel- und Goldlötmitteln gebildet.
Äußere Elektroden 11 sind einem Flächenfeld (area array) auf der Seite des Substrats angeordnet, welche dem Verschlußabschnitt 1 gegenüberliegt. Das Anordnungsverfah­ ren ist nicht besonders beschränkt. Obwohl die erste Kon­ taktstellenschicht 12 wie erläutert in Form eines Zylinders bei der oben beschriebenen Ausführungsform gebildet ist, kann sie in Form einer rechtwinkligen Säule gebildet sein. Obwohl die zweite Kontaktstellenschicht 13 wie erläutert als Kegel ausgebildet ist, kann sie ähnlich als Pyramide ausgebildet sein. Insbesondere ist die Seitenzahl der rechtwinkligen Säule oder Pyramide nicht besonders be­ schränkt.
Im folgenden wird die Operation beschrieben.
Fig. 3 zeigt eine Querschnittsansicht, welche das Halb­ leiterbauelement eines LGA-Typs der ersten Ausführungsform darstellt und auf dem Anbringungssubstrat angebracht ist. Es wird festgestellt, daß dieselben Abschnitte wie bei dem Beispiel nach dem Stand der Technik mit demselben Bezugs­ zeichen bezeichnet sind, und daher wird die Beschreibung davon nicht wiederholt.
Beim Anbringen des Halbleiterbauelements 15 auf einem Anbringungssubstrat 8 wird ein Bondmedium 10 vorbereitend auf eine äußere Substratelektrode 9 des Anbringungs­ substrats 8 gedruckt und darauf aufgebracht. In diesem Zu­ stand wird das Halbleiterbauelement 15 auf dem Anbringungs­ substrat 8 angebracht. Zu dieser Zeit wird die äußere Elek­ trodenkontaktstelle 13, welche mit dem nichtrostenden Medi­ um 10 bedeckt ist, in das auf der äußeren Substratelektrode 9 gebildete Bondmedium 10 zum Bonden eingesetzt. Des weite­ ren ist das mit dem Halbleiterbauelement 10 versehene An­ bringungssubstrat 8 derart ausgebildet, daß ein Aufschmel­ zen bei einer Temperatur von wenigstens dem Schmelzpunkt des Bondmediums 10 auftritt. Somit schmilzt das Bondmedium 10, um das Halbleiterbauelement 15 und das Anbringungs­ substrat elektrisch und physisch zu bonden.
Wenn entsprechend der Ausführungsform der vorliegenden Erfindung die äußere Elektrodenkontaktstelle 13 des Halb­ leiterbauelements in Form eines Kegels oder einer Pyramide gebildet wird, wird eine größere Haftung der äußeren Elek­ trodenkontaktstelle 13 und des Bondmediums 10 beim Anbrin­ gen des Halbleiterbauelements 15 auf dem Anbringungs­ substrat 8 erzielt. Somit wird die Positionierungsgenauig­ keit der äußeren Elektrode 11 des Halbleiterbauelements 15 und der äußeren Substratelektrode 9 des Anbringungs­ substrats 8 verbessert. Des weiteren wird die Bondzuverläs­ sigkeit des Anbringungssubstrats 8 und des Halbleiterbau­ elements 15 wirksam verbessert.
Zweite Ausführungsform
Fig. 4 zeigt eine Querschnittsansicht, welche ein Halb­ leiterbauelement eines LGA-Typs der zweiten Ausführungsform darstellt. Es wird festgestellt, daß dieselben Abschnitte wie bei dem Bauelement der ersten Ausführungsform mit den­ selben Bezugszeichen in Fig. 4 bezeichnet sind, und es wird die Beschreibung davon nicht wiederholt.
Entsprechend Fig. 4 ist ein Graben 16 in der Oberfläche der äußeren Elektrodenkontaktstelle 13 gebildet. Der Graben 16 besitzt die Form eines Kegels oder einer Pyramide, wel­ che sich nach innen erstreckt. Ein nichtrostendes Medium 14 ist auf der Oberfläche der äußeren Elektrodenkontaktstelle 13 vorgesehen. Es wird festgestellt, daß die Position und die Anzahl von Gräben 16 nicht besonders beschränkt ist.
Im folgenden wird die Operation beschrieben.
Fig. 5 zeigt eine Querschnittsansicht, welche ein Halb­ leiterbauelement eines LGA-Typs der zweiten Ausführungsform darstellt, welches auf einem Anbringungssubstrat angebracht ist. Es wird festgestellt, daß dieselben Abschnitte wie bei dem Bauelement der ersten Ausführungsform mit denselben Be­ zugszeichen bezeichnet sind, und es wird die Beschreibung davon nicht wiederholt.
Beim Anbringen eines Halbleiterbauelements 17 auf dem Anbringungssubstrat 8 wird ein Bondmedium 10 vorbereitend auf die äußere Substratelektrode 9 des Anbringungssubstrats 8 gedruckt und darauf aufgebracht. In diesem Zustand wird das Halbleiterbauelement 17 auf dem Anbringungssubstrat 8 angebracht. Zu der Zeit wird eine äußere Elektrodenkon­ taktstelle 13, welche mit dem nichtrostenden Medium 14 be­ deckt ist und in ihrer Oberfläche den Graben 16 bereit­ stellt, in das Bondmedium 10 auf der äußeren Substratelek­ trode 9 zum Bonden eingesetzt. Des weiteren ist das mit dem Halbleiterbauelement 17 versehene Anbringungssubstrat 8 derart ausgebildet, daß ein Aufschmelzen bei einer Tempera­ tur von wenigstens dem Schmelzpunkt des Bondmediums 10 auf­ tritt. Somit schmilzt das Bondmedium 10, um das Halbleiter­ bauelement 17 und das Anbringungssubstrat 8 elektrisch und physikalisch zu bonden.
Bei der Ausführungsform der vorliegenden Erfindung lie­ fert der Graben 16 in Form eines Kegels oder einer Pyrami­ de, welcher in der Oberfläche der äußeren Elektrodenkon­ taktstelle 13 gebildet ist, eine größere Haftung der äuße­ ren Elektrodenkontaktstelle 13 und des Bondmediums 10 beim Anbringen des Halbleiterbauelements 17 auf dem Anbringungs­ substrat 8. Somit wird die Positionierungsgenauigkeit der äußeren Elektrode 11 des Halbleiterbauelements 17 und der äußeren Substratelektrode 9 des Anbringungssubstrats 8 ver­ bessert. Des weiteren wird die Bondzuverlässigkeit des An­ bringungssubstrats 8 und des angebrachten Halbleiterbauele­ ments 17 verbessert.
Dritte Ausführungsform
Fig. 6 zeigt eine Querschnittsansicht, welche ein Halb­ leiterbauelement eines LGA-Typs einer dritten Ausführungs­ form darstellt, und Fig. 7 zeigt eine Unter- bzw. Bodenan­ sicht davon, von oben aus betrachtet. In den Figuren sind dieselben Abschnitte wie bei dem Bauelement der oben be­ schriebenen Ausführungsform mit denselben Bezugszeichen be­ zeichnet, und es wird die Beschreibung davon nicht wieder­ holt.
Entsprechend den Fig. 6 und 7 ist das Halbleiterbau­ element 22 mit einem Substrat 2 versehen. Eine Dummy-Elek­ trode 18 ist auf der Oberfläche des Substrats 2 auf der Seite vorgesehen, welche dem Verschlußteil 1 gegenüber­ liegt. Die Dummy-Elektrode 18 besitzt eine Form, die sich von derjenigen der äußeren Elektrode 11 unterscheidet, und ist weder elektrisch noch physisch mit der äußeren Elek­ trode 11 verbunden.
Die Dummy-Elektrode 18 enthält eine erste äußere Elek­ trodenkontaktstelle 19 und eine zweite äußere Elektroden­ kontaktstelle 20, die derart gebildet sind, daß sie sich überlappen. Obwohl die erste äußere Elektrodenkontaktstelle 19 eine zylindrische Form bei der vorliegenden Ausführungs­ form besitzt, kann sie die Form einer rechtwinkligen Säule besitzen. Die erste äußere Elektrodenkontaktstelle 19 be­ sitzt eine Dicke von 12-32 µm. Die erste äußere Elektroden­ kontaktstelle 19 ist aus einer Kupferfolie oder einer Kup­ ferfolie mit einem Kupferlötmittel gebildet. Die zweite äu­ ßere Elektrodenkontaktstelle 20 ist derart gebildet, daß sie die gesamte Oberfläche der ersten äußeren Elektroden­ kontaktstelle 19 bedeckt. Obwohl die zweite äußere Elektro­ denkontaktstelle 20 bei der vorliegenden Ausführungsform die Form eines Kegels besitzt, kann sie die Form einer Py­ ramide besitzen. Die zweite äußere Elektrodenkontaktstelle 20 besitzt eine Höhe von 12-62 µm. Die zweite äußere Elek­ trodenkontaktstelle 20 ist aus aufgeschichtetem Kupferlöt­ mitteln gebildet. Ein nichtrostendes Medium 21 ist auf der zweiten Elektrodenkontaktstelle 20 gebildet. Das nicht- rostende Medium 21 ist vorgesehen, um zu verhindern, daß die Oberfläche der äußeren Elektrodenkontaktstelle 20 oxi­ diert, und um das Bonden eines Bondmediums beim Anbringen des Substrats zu unterstützen. Das nichtrostende Medium 21 ist aus einem Flußmittel mit einem Goldlötmittel oder Nickelgoldlötmitteln gebildet. Obwohl die Dummy-Elektrode 18 auf der Seite des Substrats 2 angeordnet ist, welche dem Verschlußteil 1 gegenüberliegt, ist das Anordnungsverfahren und die Anzahl nicht besonders beschränkt. Bei der vorlie­ genden Ausführungsform ist die Seitenzahl der rechtwinkli­ gen Säule und der Pyramide nicht besonders beschränkt.
Im folgenden wird die Operation beschrieben.
Fig. 8 zeigt eine Querschnittsansicht, welche ein Halb­ leiterbauelement eines LGA-Typs der dritten Ausführungsform darstellt, das auf einem Anbringungssubstrat angebracht ist. In Fig. 8 sind dieselben Abschnitte wie bei der oben beschriebenen Ausführungsform mit denselben Bezugszeichen bezeichnet, und es wird die Beschreibung davon nicht wie­ derholt.
Entsprechend Fig. 8 wird beim Anbringen des Halbleiter­ bauelementes 22 auf dem Anbringungssubstrat 8 ein Bondme­ dium 10 vorbereitend auf eine äußere Substratelektrode 9 des Anbringungssubstrats gedruckt und darauf aufgebracht. In diesem Zustand wird das Halbleiterbauelement 22 auf dem Anbringungssubstrat 8 angebracht. Zu der Zeit werden eine mit dem nichtrostenden Medium 14 bedeckte äußere Elektro­ denkontaktstelle 13 (auf der Seite der äußeren Elektrode 11) und eine mit dem nichtrostenden Medium 21 bedeckte äu­ ßere Elektrodenkontaktstelle 20 (auf der Seite der Dummy- Elektrode 18) in das Bondmedium 10 auf der äußeren Sub­ stratelektrode 9 zum Bonden eingesetzt. Des weiteren wird das mit dem Halbleiterbauelement 22 versehene Anbringungs­ substrat 8 dazu gebracht, bei einer Temperatur von wenig­ stens dem Schmelzpunkt des Bondmediums 10 aufzuschmelzen. Somit schmilzt das Bondmedium 10, so daß eine elektrische und physische Verbindung zu dem Halbleiterbauelement 22 und dem Anbringungssubstrat 8 hergestellt wird.
Bei der Ausführungsform der vorliegenden Erfindung wird zusätzlich zu der äußeren Elektrodenkontaktstelle 13 der äußeren Elektrode 11 die äußere Elektrodenkontaktstelle 20 auf der Seite der Dummy-Elektrode 18 gebildet. Somit unter­ stützt die äußere Elektrodenkontaktstelle 20 der Dummy- Elektrode 18 das Bonden der äußeren Elektrode 11 und des Bondmediums 10 beim Anbringen des Halbleiterbauelements 22 auf dem Anbringungssubstrat 8. Als Ergebnis wird die Haf­ tung der äußeren Elektrode 11 und des Bondmediums 10 ver­ bessert, wodurch die Positionierungsgenauigkeit der äußeren Elektrode 11 des Halbleiterbauelements 22 und der äußeren Substratelektrode 9 des Bondsubstrats 8 erhöht wird. Des weiteren wird die Bondzuverlässigkeit des Anbringungs­ substrats 8 und des angebrachten Halbleiterbauelements 22 erhöht.
Es wird festgestellt, daß dann, wenn der oben beschrie­ bene Graben 16 in einer oder beiden Oberflächen der äußeren Elektrodenkontaktstelle 13 der äußeren Elektrode 11 und der äußeren Elektrodenkontaktstelle 20 der Dummy-Elektrode 18 gebildet wird, eine günstigere Wirkung erzielt werden kann.
Wie oben beschrieben, bietet das Halbleiterbauelement eines LGH-Typs des ersten Gesichtspunkts der vorliegenden Erfindung eine verbesserte Positionierungsgenauigkeit der äußeren Elektrode des Halbleiterbauelements und der äußeren Substratelektrode des Anbringungssubstrats. Des weiteren wird die Bondzuverlässigkeit des Anbringungssubstrats und des angebrachten Halbleiterbauelements verbessert.
Des weiteren bietet das Verfahren zum Anbringen des Halbleiterbauelementes eines LGA-Typs des zweiten Gesichts­ punkts der vorliegenden Erfindung eine verbesserte Positio­ nierungsgenauigkeit der äußeren Elektrode des Halbleiter­ bauelements und der äußeren Substratelektrode des Anbrin­ gungssubstrats. Darüber hinaus wird die Bondzuverlässigkeit des Anbringungssubstrats und des angebrachten Halbleiter­ bauelements verbessert.
Vorstehend wurden ein Halbleiterbauelement eines LGA- Typs und ein Verfahren zum Anbringen des Halbleiterbauele­ ments offenbart. Durch die vorliegende Erfindung wird ein Halbleiterbauelement eines Kontaktfleckrasterfeldtyps be­ reitgestellt, welches dahingehend verbessert worden ist, daß eine größere Positionierungsgenauigkeit für eine äußere Eletrode bezüglich eines Anbringungssubstrats bereitge­ stellt wird. Eine äußere Elektrode (11) ist in einer Ober­ fläche eines Substrats (2) eines Flächenfelds angeordnet. Die äußere Elektrode (11) enthält eine äußere Elektroden­ kontaktstelle (11a) und eine äußere Elektrodenverbindung (6). Die äußere Elektrodenkontaktstelle (11a) enthält eine erste Kontaktstellenschicht (12), welche in Form eines Zy­ linders gebildet ist, und eine zweite Kontaktstellenschicht (13), welche derart gebildet ist, daß die Oberfläche der ersten Kontaktstellenschicht (12) in Form eines Kegels ge­ bildet ist.

Claims (8)

1. Halbleiterbauelement eines Kontaktfleckraster­ feldtyps mit:
einem Substrat (2); und
einer äußeren Elektrode (11), welche in einem Flä­ chenfeld auf einer Oberfläche des Substrats (2) angeord­ net ist, wobei die äußere Elektrode (11) eine äußere Elektrodenkontaktstelle (11a) und eine äußere Elektroden­ verbindung (6) enthält, welche sich von einer Innenseite auf eine Außenseite des Substrats (2) über ein Durch­ gangsloch erstreckt, und die äußere Elektrodenkon­ taktstelle (11a) vorgesehen ist, um eine erste Kon­ taktstellenschicht (12) zu bedecken, welche in Form eines Zylinders oder einer rechtwinkligen Säule gebildet ist, und eine zweite Kontaktstellenschicht (13) enthält, wel­ che in Form eines Kegels oder einer Pyramide gebildet ist.
2. Halbleiterbauelement eines Kontaktfleckraster­ feldtyps nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Kontaktstellenschicht (13) in einer Oberfläche ei­ ne Aussparung (16) aufweist.
3. Halbleiterbauelement eines Kontaktfleckraster­ feldtyps nach Anspruch 2, dadurch gekennzeichnet, daß die Aussparung (16) ein Graben (16) ist, welcher in Form ei­ nes Kegels oder einer Pyramide gebildet ist.
4. Halbleiterbauelement eines Kontaktfleckraster­ feldtyps nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat (2) des weiteren auf der Oberfläche eine Dummy- Elektrode (18) aufweist, welche eine Form besitzt, die sich von derjenigen der äußeren Elektrodenkontaktstelle (11a) unterscheidet, und weder elektrisch noch physisch mit der äußeren Elektrodenkontaktstelle (11a) verbunden ist.
5. Halbleiterbauelement eines Kontaktfleckraster­ feldtyps nach Anspruch 4, dadurch gekennzeichnet, daß die Dummy-Elektrode (18) eine erste Schicht (19), welche in Form eines Zylinders oder einer rechtwinkligen Säule ge­ bildet ist, und eine zweite Schicht (20) enthält, welche in Form eines Kegels oder einer Pyramide gebildet ist, um eine Oberfläche der ersten Schicht (19) zu bedecken.
6. Verfahren zum Anbringen eines Halbleiterbauele­ ments eines Kontaktfleckrasterfeldtyps, mit den Schrit­ ten:
Vorbereiten eines Halbleiterelements eines Kontakt­ fleckrasterfeldtyps, welches ein Substrat (2) und eine äußere Elektrode (11) enthält, die auf einer Oberfläche des Substrats (2) in einem Flächenfeld angeordnet ist, wobei die äußere Elektrode (11) eine äußere Elektroden­ kontaktstelle (11a) und eine äußere Elektrodenverbindung (6) enthält, welche sich von einer Innenseite auf eine Außenseite des Substrats (2) über ein Durchgangsloch er­ streckt, wobei die äußere Elektrodenkontaktstelle (11a) eine erste Kontaktstellenschicht (12), welche in Form ei­ nes Zylinders oder einer rechtwinkligen Säule gebildet ist, und eine zweite Kontaktstellenschicht (13) enthält, welche in Form eines Kegels oder einer Pyramide gebildet ist, um eine Oberfläche der ersten Kontaktstellenschicht (12) zu bedecken;
Vorbereiten eines Anbringungssubstrats (8), welches eine äußere Substratelektrode (9) und ein Bondmedium (14) aufweist, welches vorgesehen ist, um eine Oberfläche der äußeren Substratelektrode (9) zu bedecken;
Einsetzen der zweiten Kontaktstellenschicht (13) des Halbleiterbauelements eines Kontaktfleckrasterfeldtyps in das Bondmedium (14) des Anbringungssubstrats (8), um das Halbleiterbauelement eines Kontaktfleckrasterfeldtyps auf das Anbringungssubstrat (8) zu bonden; und
Ausheizen des Anbringungssubstrats (8), welches mit dem Halbleiterbauelement eines Kontaktfleckrasterfeldtyps verbunden ist, bei einer Temperatur von wenigstens dem Schmelzpunkt des Bondmediums (14).
7. Verfahren zum Anbringen des Halbleiterbauelements eines Kontaktfleckrasterfeldtyps nach Anspruch 6, dadurch gekennzeichnet, daß die zweite Kontaktstellenschicht (13) in einer Oberfläche eine Aussparung (16) besitzt.
8. Verfahren zum Anbringen des Halbleiterbauelemen­ tes eines Kontaktfleckrasterfeldtyps nach Anspruch 7, da­ durch gekennzeichnet, daß die Aussparung (16) ein Graben (16) ist, welcher in Form eines Kegels oder einer Pyrami­ de gebildet ist.
DE10162948A 2001-04-19 2001-12-20 Halbleiterbauelement eines LGA-Typs und Verfahren zum Anbringen des Halbleiterbauelements Ceased DE10162948A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001120717A JP2002313995A (ja) 2001-04-19 2001-04-19 ランドグリッドアレイ型半導体装置およびその実装方法

Publications (1)

Publication Number Publication Date
DE10162948A1 true DE10162948A1 (de) 2002-10-31

Family

ID=18970712

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10162948A Ceased DE10162948A1 (de) 2001-04-19 2001-12-20 Halbleiterbauelement eines LGA-Typs und Verfahren zum Anbringen des Halbleiterbauelements

Country Status (4)

Country Link
US (1) US6590286B2 (de)
JP (1) JP2002313995A (de)
KR (1) KR100457029B1 (de)
DE (1) DE10162948A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10221857A1 (de) * 2002-05-16 2003-11-27 Osram Opto Semiconductors Gmbh Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
JP4104490B2 (ja) * 2003-05-21 2008-06-18 オリンパス株式会社 半導体装置の製造方法
FR2876244B1 (fr) * 2004-10-04 2007-01-26 Commissariat Energie Atomique Composant muni d'un ensemble de micropointes conductrices dures et procede de connexion electrique entre ce composant et un composant muni de protuberances conductrices ductiles
FR2876193B1 (fr) * 2004-10-04 2007-01-26 Commissariat Energie Atomique Dispositif nanoimprime comportant des motifs metalliques et procede de nanoimpression de motifs metalliques
FR2876243B1 (fr) * 2004-10-04 2007-01-26 Commissariat Energie Atomique Composant a protuberances conductrices ductiles enterrees et procede de connexion electrique entre ce composant et un composant muni de pointes conductrices dures
JP2007123478A (ja) * 2005-10-27 2007-05-17 Shindengen Electric Mfg Co Ltd チップキャリア型パッケージ
JP2008130812A (ja) * 2006-11-21 2008-06-05 Mitsubishi Electric Corp 表面実装型電子部品及びその実装構造
CN102169845B (zh) * 2011-02-22 2013-08-14 中国科学院微电子研究所 一种用于三维封装的多层混合同步键合结构及方法
CN102610537B (zh) * 2012-03-28 2015-03-11 上海交通大学 一种半导体器件低温固态键合的方法
FR2996053A1 (fr) * 2012-09-27 2014-03-28 Commissariat Energie Atomique Procede d'assemblage de deux composants electroniques, de type flip-chip, assemblage obtenu selon le procede.
US10989735B2 (en) 2019-08-21 2021-04-27 Facebook Technologies, Llc Atomic force microscopy tips for interconnection

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2789910B2 (ja) * 1992-01-28 1998-08-27 カシオ計算機株式会社 Ｉｃチップの接続構造およびその方法
JP3349058B2 (ja) * 1997-03-21 2002-11-20 ローム株式会社 複数のｉｃチップを備えた半導体装置の構造
JP3080047B2 (ja) * 1997-11-07 2000-08-21 日本電気株式会社 バンプ構造体及びバンプ構造体形成方法
JPH11312711A (ja) * 1998-04-30 1999-11-09 Murata Mfg Co Ltd 電子部品の接続方法
JPH11354561A (ja) * 1998-06-09 1999-12-24 Advantest Corp バンプ形成方法及びバンプ
JP3451987B2 (ja) * 1998-07-01 2003-09-29 日本電気株式会社 機能素子及び機能素子搭載用基板並びにそれらの接続方法
JP3502776B2 (ja) * 1998-11-26 2004-03-02 新光電気工業株式会社 バンプ付き金属箔及び回路基板及びこれを用いた半導体装置

Also Published As

Publication number Publication date
KR20020082395A (ko) 2002-10-31
US6590286B2 (en) 2003-07-08
KR100457029B1 (ko) 2004-11-16
US20020153608A1 (en) 2002-10-24
JP2002313995A (ja) 2002-10-25

Similar Documents

Publication Publication Date Title
DE3818894C2 (de)
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE10148120A1 (de) Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung derselben
DE19743767A1 (de) Halbleiterchip-Gehäuse für Oberflächenmontage sowie Verfahren zum Herstellen desselben
DE102016108060A1 (de) Hohlraumbasiertes Merkmal auf Chip-Träger
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE4028556C1 (de)
DE102006024213A1 (de) Verfahren zum Herstellen eines Bausteins mit einer elektrischen Kontaktierung
DE10162948A1 (de) Halbleiterbauelement eines LGA-Typs und Verfahren zum Anbringen des Halbleiterbauelements
DE19622684A1 (de) Verfahren zur Herstellung mechanisch fester Klebstoffverbindungen zwischen Oberflächen
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung
DE19907168C1 (de) Schichtanordnung sowie Verfahren zu deren Herstellung
DE60207282T2 (de) Verkapselung des anschlusslots zur aufrechterhaltung der genauigkeit der anschlussposition
EP1595287B1 (de) Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben
DE19739495C2 (de) Piezoelektrisches Bauteil und Verfahren zur Herstellung desselben
DE10141571B4 (de) Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist
DE102005051414B3 (de) Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils
DE10343300A1 (de) Halbleitergehäusestruktur
DE10246101B4 (de) Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur
EP2067390B1 (de) Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente
DE10233641B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10017746A1 (de) Elektronisches Bauteil mit mikroskopisch kleinen Kontaktflächen und Verfahren zu seiner Herstellung
DE102008053645A1 (de) Verfahren zum Herstellen von mehreren Halbleiter-Bauelementen
DE19931113A1 (de) Verfahren zum Aufbringen von Verbindungsmaterialien für eine Verbindung zwischen einem Mikrochip und einem Substrat, Verfahren zum Herstellen einer elektrischen und mechanischen Verbindung zwischen einem Mikrochip und einem Substrat sowie Verwendung eines nach dem Tintendruckprinzip arbeitenden Druckkopfes
DE102006006561B4 (de) Flip-Chip-Modul und Verfahren zum Austauschen eines Halbleiterchips eines Flip-Chip-Moduls

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 2348

8131 Rejection