JP7397589B2 - 電子デバイス及びその作製方法、並びに表示装置及びその作製方法 - Google Patents
電子デバイス及びその作製方法、並びに表示装置及びその作製方法 Download PDFInfo
- Publication number
- JP7397589B2 JP7397589B2 JP2019121100A JP2019121100A JP7397589B2 JP 7397589 B2 JP7397589 B2 JP 7397589B2 JP 2019121100 A JP2019121100 A JP 2019121100A JP 2019121100 A JP2019121100 A JP 2019121100A JP 7397589 B2 JP7397589 B2 JP 7397589B2
- Authority
- JP
- Japan
- Prior art keywords
- side terminal
- terminal
- fpc
- solder
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910000679 solder Inorganic materials 0.000 claims description 77
- 239000000758 substrate Substances 0.000 claims description 50
- 239000000463 material Substances 0.000 claims description 22
- 239000002245 particle Substances 0.000 claims description 22
- 239000011347 resin Substances 0.000 claims description 17
- 229920005989 resin Polymers 0.000 claims description 17
- 229920001187 thermosetting polymer Polymers 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 12
- 238000003825 pressing Methods 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 claims 1
- 230000001070 adhesive effect Effects 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 239000010949 copper Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
- H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Combinations Of Printed Boards (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、電子デバイス及びその作製方法、並びに表示装置及びその作製方法に関する。
一般に、電子デバイスを構成する電子部品は、基板の表面に設けられた配線パターンと、該電子部品に設けられた端子部と、が接続されることで、該基板の表面に実装される。
従来、この接続には、半田粉、又は半田層を表面に有する導電性粒子を含む異方性導電ペーストが用いられていた。
近年、例えばディスプレイ装置においては、表示画像の高精細化が進み、これに伴って基板側の配線パターンのピッチ（間隔）も例えば１００μｍ以下と狭くなっている。このような狭ピッチの配線パターンを有する場合、異方性導電膜を用いることによる接続抵抗の増加及び絶縁性の低下は、より顕著になる。
従来、この接続には、半田粉、又は半田層を表面に有する導電性粒子を含む異方性導電ペーストが用いられていた。
近年、例えばディスプレイ装置においては、表示画像の高精細化が進み、これに伴って基板側の配線パターンのピッチ（間隔）も例えば１００μｍ以下と狭くなっている。このような狭ピッチの配線パターンを有する場合、異方性導電膜を用いることによる接続抵抗の増加及び絶縁性の低下は、より顕著になる。
従来技術の一例である特許文献１には、電子部品を基板端面に強固に接合しつつ、電気導通性を高めて接続抵抗を抑えることのできる技術が開示されている。
しかしながら、上記の従来技術のように、自己凝集性を有する導電性材料を用いる場合には、導電性材料が過多であれば隣接する電極との間に短絡を生じ、又は導電性材料が過少であれば接続すべき電極間が接続されないことがある。
また、電極のない領域からの導電性材料が電極上に集まるため、特に端子部の端において隣接する電極との間に短絡が生じ、接続不良が発生しやすい。
すなわち、上記の従来技術では、導電性材料の塗布量によっては接続不良が生じてしまう、という問題があった。
また、電極のない領域からの導電性材料が電極上に集まるため、特に端子部の端において隣接する電極との間に短絡が生じ、接続不良が発生しやすい。
すなわち、上記の従来技術では、導電性材料の塗布量によっては接続不良が生じてしまう、という問題があった。
本発明は、上記に鑑みてなされたものであって、隣接する電極間の短絡を防止するとともに、接続すべき電極間を確実に接続する技術を提供することを目的とする。
上述の課題を解決して目的を達成する本発明は、複数の第１の端子電極が設けられた第１の端子を備える第１のモジュールと、複数の第２の端子電極が設けられた第２の端子を備える第２のモジュールと、を備え、前記第１の端子電極と前記第２の端子電極とは自己凝集半田を介して接続されており、前記第１の端子又は前記第２の端子には、自己凝集半田の一部が凝集されたダミー電極が１本以上設けられている電子デバイスである。
又は、本発明は、複数の第１の端子電極が設けられた第１の端子を備える第１のモジュールと、複数の第２の端子電極が設けられた第２の端子を備える第２のモジュールと、を備え、前記第１の端子電極と前記第２の端子電極とは自己凝集半田を介して接続されており、前記第１の端子又は前記第２の端子には、自己凝集半田の一部が凝集された内部端子より幅が太い端部電極が設けられている電子デバイスである。
上記構成の本発明において、前記第１の端子又は前記第２の端子には、前記第１の端子電極と前記第２の端子電極との間隔を一定にする複数の柱状構造体が設けられ、前記柱状構造体は、隣接する２つの第１の端子電極の間及び隣接する２つの第２の端子電極の間の少なくともいずれか一方に設けられていることが好ましい。
上記構成の本発明において、前記第２のモジュールは、前記第１のモジュールの基板端面に接続されていてもよい。
上記構成の本発明において、前記第１の端子と前記第２の端子とは、前記第１の端子電極と前記自己凝集半田との金属結合、前記第２の端子電極と前記自己凝集半田との金属結合及び熱硬化性樹脂による接着により、接合されていることが好ましい。
上記構成の本発明における前記自己凝集半田の形成工程は、前記熱硬化性樹脂中に複数の半田粒子を均一に分散させたペースト状の材料を前記第１の端子に塗布することと、前記半田粒子を含むペースト状の材料が塗布された前記第１の端子に前記第２の端子を密着させて加熱前に加圧し、又は加熱とともに加圧することと、を含む。
又は、本発明は、複数の基板側端子電極が設けられた基板側端子を備える表示パネルと、複数のＦＰＣ（Flexible Printed Circuits）側端子電極が設けられたＦＰＣ側端子を備えるＦＰＣと、を備え、前記基板側端子電極と前記ＦＰＣ側端子電極とは自己凝集半田を介して接続されており、前記基板側端子又は前記ＦＰＣ側端子には、自己凝集半田の一部が凝集されたダミー電極が１本以上設けられている表示装置である。
又は、本発明は、複数の基板側端子電極が設けられた基板側端子を備える表示パネルと、複数のＦＰＣ側端子電極が設けられたＦＰＣ側端子を備えるＦＰＣと、を備え、前記基板側端子電極と前記ＦＰＣ側端子電極とは自己凝集半田を介して接続されており、前記基板側端子又は前記ＦＰＣ側端子には、自己凝集半田の一部が凝集された内部端子より幅が太い端部電極が設けられている表示装置である。
上記構成の本発明において、前記基板側端子又は前記ＦＰＣ側端子には、前記基板側端子電極と前記ＦＰＣ側端子電極との間隔を一定にする複数の柱状構造体が設けられ、前記柱状構造体は、隣接する２つの基板側端子電極の間及び隣接する２つのＦＰＣ側端子電極の間の少なくともいずれか一方に設けられていることが好ましい。
上記構成の本発明において、前記ＦＰＣは、前記表示パネルの基板端面に接続されていてもよい。
上記構成の本発明において、前記基板側端子と前記ＦＰＣ側端子とは、前記基板側端子電極と前記自己凝集半田との金属結合、前記ＦＰＣ側端子電極と前記自己凝集半田との金属結合及び熱硬化性樹脂による接着により、接合されていることが好ましい。
上記構成の本発明における前記自己凝集半田の形成工程は、前記熱硬化性樹脂中に複数の半田粒子を均一に分散させたペースト状の材料を前記基板側端子に塗布することと、前記半田粒子を含むペースト状の材料が塗布された前記基板側端子に前記ＦＰＣ側端子を密着させて加熱前に加圧し、又は加熱とともに加圧することと、を含む。
本発明によれば、隣接する電極間の短絡を防止するとともに、接続すべき電極間を確実に接続することができる、という効果を奏する。
以下、添付図面を参照して、本発明を実施するための形態について説明する。
ただし、本発明は、以下の実施形態の記載によって限定解釈されるものではない。
ただし、本発明は、以下の実施形態の記載によって限定解釈されるものではない。
＜実施形態１＞
図１は、本実施形態に係る電子デバイスである表示装置１の構成を示すブロック図である。
図１に示す表示装置１は、基板側接続部５を含む表示パネル２と、電子部品側接続部６を含む電子部品３と、を備える。
ＦＰＣ４は、基板側接続部５と電子部品側接続部６とを接続する。
図１は、本実施形態に係る電子デバイスである表示装置１の構成を示すブロック図である。
図１に示す表示装置１は、基板側接続部５を含む表示パネル２と、電子部品側接続部６を含む電子部品３と、を備える。
ＦＰＣ４は、基板側接続部５と電子部品側接続部６とを接続する。
表示パネル２は、基板上にマトリクス状に配置された複数の画素及びこれら複数の画素の各々への信号を制御する回路等を含むモジュールである。
ここで、基板としては、ガラス基板及び樹脂基板を例示することができる。
電子部品３は、表示パネル２に信号を出力する制御回路を含むモジュールである。
ここで、電子部品３としては、表示パネル２を制御する制御回路を含むＬＳＩ（Large Scale Integration）を例示することができる。
ＦＰＣ４は、表示パネル２と電子部品３とを接続する、配線パターン等が設けられたフィルム状の配線基板を含むモジュールである。
基板側接続部５は、表示パネル２とＦＰＣ４とを接続する部分であり、電子部品側接続部６は、電子部品３とＦＰＣ４とを接続する部分である。
ここで、基板としては、ガラス基板及び樹脂基板を例示することができる。
電子部品３は、表示パネル２に信号を出力する制御回路を含むモジュールである。
ここで、電子部品３としては、表示パネル２を制御する制御回路を含むＬＳＩ（Large Scale Integration）を例示することができる。
ＦＰＣ４は、表示パネル２と電子部品３とを接続する、配線パターン等が設けられたフィルム状の配線基板を含むモジュールである。
基板側接続部５は、表示パネル２とＦＰＣ４とを接続する部分であり、電子部品側接続部６は、電子部品３とＦＰＣ４とを接続する部分である。
図２は、図１に示す基板側接続部５の一部を示す概略図である。
図２に示す基板側接続部５では、表示パネル２に設けられた基板側端子２０と、ＦＰＣ４に設けられたＦＰＣ側端子４０とが重畳している。
ここで、基板側端子２０には基板側端子電極２１が複数設けられており、ＦＰＣ側端子４０にはＦＰＣ側端子電極４１が複数設けられており、複数の基板側端子電極２１の各々と複数のＦＰＣ側端子電極４１の各々とは、電気的に接続されている。
更には、基板側端子２０には複数の基板側端子電極２１及び複数のＦＰＣ側端子電極４１のいずれにも電気的に非接続であるダミー電極１００が１本以上設けられている。
ダミー電極１００には、後述するように、余剰分の半田が凝集される。
図２に示す基板側接続部５では、表示パネル２に設けられた基板側端子２０と、ＦＰＣ４に設けられたＦＰＣ側端子４０とが重畳している。
ここで、基板側端子２０には基板側端子電極２１が複数設けられており、ＦＰＣ側端子４０にはＦＰＣ側端子電極４１が複数設けられており、複数の基板側端子電極２１の各々と複数のＦＰＣ側端子電極４１の各々とは、電気的に接続されている。
更には、基板側端子２０には複数の基板側端子電極２１及び複数のＦＰＣ側端子電極４１のいずれにも電気的に非接続であるダミー電極１００が１本以上設けられている。
ダミー電極１００には、後述するように、余剰分の半田が凝集される。
基板側端子電極２１は、半田と接合する導電性材料の単層構造により形成することができ、このような導電性材料としては、スズ（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）及び銅（Ｃｕ）を例示することができる。
又は、基板側端子電極２１は、半田と接合する導電性材料であるスズ（Ｓｎ）、鉛（Ｐｂ）、亜鉛（Ｚｎ）、銀（Ａｇ）又は銅（Ｃｕ）と、他の導電性材料であるクロム（Ｃｒ）、モリブデン（Ｍｏ）又はチタン（Ｔｉ）との積層構造により形成することもできる。
ＦＰＣ側端子電極４１は、半田と接合する導電性材料により形成することができ、このような導電性材料としては、スズ（Ｓｎ）、鉛（Ｐｂ）、亜鉛（Ｚｎ）、銀（Ａｇ）及び銅（Ｃｕ）を例示することができる。
又は、基板側端子電極２１は、半田と接合する導電性材料であるスズ（Ｓｎ）、鉛（Ｐｂ）、亜鉛（Ｚｎ）、銀（Ａｇ）又は銅（Ｃｕ）と、他の導電性材料であるクロム（Ｃｒ）、モリブデン（Ｍｏ）又はチタン（Ｔｉ）との積層構造により形成することもできる。
ＦＰＣ側端子電極４１は、半田と接合する導電性材料により形成することができ、このような導電性材料としては、スズ（Ｓｎ）、鉛（Ｐｂ）、亜鉛（Ｚｎ）、銀（Ａｇ）及び銅（Ｃｕ）を例示することができる。
図３は、図２に示す点線で囲まれた矩形領域を拡大した上面及び上面の一点鎖線部分における断面を示す図である。
なお、図３においては、２つの基板側端子電極２１を基板側端子電極２１ａ，２１ｂと表記して両者を区別し、２つのＦＰＣ側端子電極４１をＦＰＣ側端子電極４１ａ，４１ｂと表記して両者を区別する。
なお、図３においては、２つの基板側端子電極２１を基板側端子電極２１ａ，２１ｂと表記して両者を区別し、２つのＦＰＣ側端子電極４１をＦＰＣ側端子電極４１ａ，４１ｂと表記して両者を区別する。
図３に示すように、基板側端子２０に設けられた基板側端子電極２１ａは、自己凝集半田１０１ａを介してＦＰＣ側端子４０に設けられたＦＰＣ側端子電極４１ａに接続され、基板側端子２０に設けられた基板側端子電極２１ｂは、自己凝集半田１０１ｂを介してＦＰＣ側端子４０に設けられたＦＰＣ側端子電極４１ｂに接続されている。
また、図３に示すように、基板側端子２０とＦＰＣ側端子４０との間において、端子電極、ダミー電極及び自己凝集半田が設けられていない部分には、熱硬化性樹脂１０２が配されている。
熱硬化性樹脂１０２は、自己凝集半田１０１ａ，１０１ｂを形成する半田粒子よりも融点の低い材料で形成されている。
また、図３に示すように、基板側端子２０とＦＰＣ側端子４０との間において、端子電極、ダミー電極及び自己凝集半田が設けられていない部分には、熱硬化性樹脂１０２が配されている。
熱硬化性樹脂１０２は、自己凝集半田１０１ａ，１０１ｂを形成する半田粒子よりも融点の低い材料で形成されている。
図４は、図３に示す自己凝集半田１０１ａ，１０１ｂの形成前の状態を示す図である。
図４に示すように、図３に示す自己凝集半田１０１ａ，１０１ｂは、熱硬化性樹脂１０２中に、銅（Ｃｕ）又はスズ（Ｓｎ）等を含む半田合金材料からなる複数の半田粒子１０３を均一に分散させたペースト状の材料を基板側端子２０に塗布し、ペースト状の材料にＦＰＣ側端子４０を重ねることにより形成される。
ここで、複数の半田粒子１０３を含むペースト状の材料の塗布は、スクリーン印刷法により行ってもよいし、メッシュマスクを用いた印刷法により行ってもよいし、インクジェット法により行ってもよい。
図４に示すように、図３に示す自己凝集半田１０１ａ，１０１ｂは、熱硬化性樹脂１０２中に、銅（Ｃｕ）又はスズ（Ｓｎ）等を含む半田合金材料からなる複数の半田粒子１０３を均一に分散させたペースト状の材料を基板側端子２０に塗布し、ペースト状の材料にＦＰＣ側端子４０を重ねることにより形成される。
ここで、複数の半田粒子１０３を含むペースト状の材料の塗布は、スクリーン印刷法により行ってもよいし、メッシュマスクを用いた印刷法により行ってもよいし、インクジェット法により行ってもよい。
そして、半田粒子１０３を含むペースト状の材料が塗布された基板側端子２０には、所定の精度で位置合わせされたＦＰＣ側端子４０が密着される。
これには、異方性導電膜による接合法と同様の熱圧着装置が用いられ、基板側端子２０とＦＰＣ側端子４０とが互いに接近する方向に、所定の温度及び時間で加圧される。
ここでは、加熱とともに加圧する場合には、加圧は、例えば加熱して１５０℃で１５分間行う。
ただし、本発明はこれに限定されるものではなく、加熱前に加圧してもよい。
このように加熱して加圧されると、熱硬化性樹脂１０２及び複数の半田粒子１０３は溶融し、溶融した複数の半田粒子は凝集しつつ、基板側端子電極２１ａ，２１ｂ、ＦＰＣ側端子電極４１ａ，４１ｂ及びダミー電極１００に引き寄せられていく。
そして、最終的には、図３に示すように、自己凝集して金属結合した半田によって、基板側端子電極２１ａとＦＰＣ側端子電極４１ａとの間には自己凝集半田１０１ａが形成され、基板側端子電極２１ｂとＦＰＣ側端子電極４１ｂとの間には自己凝集半田１０１ｂが形成され、ダミー電極１００とＦＰＣ側端子４０との間には自己凝集半田１０１ｃが形成される。
また、基板側端子２０とＦＰＣ側端子４０との間には、溶融した熱硬化性樹脂が集まり、基板側端子２０とＦＰＣ側端子４０とが熱圧着により接着されて放冷される。
これには、異方性導電膜による接合法と同様の熱圧着装置が用いられ、基板側端子２０とＦＰＣ側端子４０とが互いに接近する方向に、所定の温度及び時間で加圧される。
ここでは、加熱とともに加圧する場合には、加圧は、例えば加熱して１５０℃で１５分間行う。
ただし、本発明はこれに限定されるものではなく、加熱前に加圧してもよい。
このように加熱して加圧されると、熱硬化性樹脂１０２及び複数の半田粒子１０３は溶融し、溶融した複数の半田粒子は凝集しつつ、基板側端子電極２１ａ，２１ｂ、ＦＰＣ側端子電極４１ａ，４１ｂ及びダミー電極１００に引き寄せられていく。
そして、最終的には、図３に示すように、自己凝集して金属結合した半田によって、基板側端子電極２１ａとＦＰＣ側端子電極４１ａとの間には自己凝集半田１０１ａが形成され、基板側端子電極２１ｂとＦＰＣ側端子電極４１ｂとの間には自己凝集半田１０１ｂが形成され、ダミー電極１００とＦＰＣ側端子４０との間には自己凝集半田１０１ｃが形成される。
また、基板側端子２０とＦＰＣ側端子４０との間には、溶融した熱硬化性樹脂が集まり、基板側端子２０とＦＰＣ側端子４０とが熱圧着により接着されて放冷される。
このようにして、基板側端子電極２１ａとＦＰＣ側端子電極４１ａとが、自己凝集半田１０１ａによって選択的に金属結合されることで電気的に接続され、基板側端子電極２１ｂとＦＰＣ側端子電極４１ｂとが、自己凝集半田１０１ｂによって選択的に金属結合されることで電気的に接続される。
また、基板側端子２０とＦＰＣ側端子４０とは、基板側端子電極２１ａと自己凝集半田１０１ａとの間の金属結合と、ＦＰＣ側端子電極４１ａと自己凝集半田１０１ａとの間の金属結合と、基板側端子電極２１ｂと自己凝集半田１０１ｂとの間の金属結合と、ＦＰＣ側端子電極４１ｂと自己凝集半田１０１ｂとの間の金属結合と、熱硬化性樹脂による接着と、により、機械的に接合される。
また、基板側端子２０とＦＰＣ側端子４０とは、基板側端子電極２１ａと自己凝集半田１０１ａとの間の金属結合と、ＦＰＣ側端子電極４１ａと自己凝集半田１０１ａとの間の金属結合と、基板側端子電極２１ｂと自己凝集半田１０１ｂとの間の金属結合と、ＦＰＣ側端子電極４１ｂと自己凝集半田１０１ｂとの間の金属結合と、熱硬化性樹脂による接着と、により、機械的に接合される。
なお、このような自己凝集半田としては、例えば、商品名「リフロー実装異方性導電ペーストエポウェル ＡＰシリーズ」（積水化学工業株式会社製）又は商品名「Ｌｏｗ－Ｔｅｍｐｅｒａｔｕｒｅ－Ｃｕｒａｂｌｅ ｃｏｎｄｕｃｔｉｖｅ」（日立化成株式会社製）等を用いることができる。
また、図３に示すように、ダミー電極１００に接して自己凝集半田１０１ｃが設けられているが、ダミー電極１００と重畳する位置にはＦＰＣ側端子電極が設けられておらず、また、ダミー電極１００は、基板側端子電極２１ａ，２１ｂのいずれにも電気的に接続されていない。
このようにダミー電極１００が設けられていることにより、フローティング状態のダミー電極１００が余剰分の半田を凝集するため、隣接する電極間の短絡を防止することができる。
このようにダミー電極１００が設けられていることにより、フローティング状態のダミー電極１００が余剰分の半田を凝集するため、隣接する電極間の短絡を防止することができる。
なお、半田粒子１０３を含むペースト状の材料には半田粒子１０３が均一に分散されているため、基板側端子電極２１ａ，２１ｂが設けられていない部分に配された半田粒子１０３は、複数の基板側端子電極２１ａ，２１ｂのうち外側に配置された電極に凝集しやすい。
そのため、ダミー電極１００は、複数の基板側端子電極２１ａ，２１ｂの外側に配置された電極に隣接して設けられることが好ましい。
そのため、ダミー電極１００は、複数の基板側端子電極２１ａ，２１ｂの外側に配置された電極に隣接して設けられることが好ましい。
なお、余剰分の半田を凝集しやすくするために、基板側端子２０とＦＰＣ側端子４０とが重畳する部分において、ダミー電極１００の面積は基板側端子電極２１ａ，２１ｂの面積よりも広くすることが好ましい。
ただし、本発明はこれに限定されるものではなく、基板側端子２０とＦＰＣ側端子４０とが重畳する部分において、ダミー電極１００の面積は基板側端子電極２１ａ，２１ｂの面積と同じであってもよいし、基板側端子電極２１ａ，２１ｂの面積よりも狭くてもよい。
また、図３ではダミー電極１００は一つだけ設けられているが、本発明はこれに限定されるものではなく、複数の電極によりダミー電極１００が構成されていてもよい。
また、ペースト状の材料に含まれる半田粒子１０３を適正量よりも多めにすると、接続すべき電極間を確実に接続することも可能である。
ただし、本発明はこれに限定されるものではなく、基板側端子２０とＦＰＣ側端子４０とが重畳する部分において、ダミー電極１００の面積は基板側端子電極２１ａ，２１ｂの面積と同じであってもよいし、基板側端子電極２１ａ，２１ｂの面積よりも狭くてもよい。
また、図３ではダミー電極１００は一つだけ設けられているが、本発明はこれに限定されるものではなく、複数の電極によりダミー電極１００が構成されていてもよい。
また、ペースト状の材料に含まれる半田粒子１０３を適正量よりも多めにすると、接続すべき電極間を確実に接続することも可能である。
なお、本実施形態では、基板側端子２０にダミー電極１００が設けられているが、本発明はこれに限定されるものではなく、ＦＰＣ側端子４０にダミー電極１００が設けられていてもよい。
又は、ダミー電極１００ではなく、内部端子である基板側端子電極２１及びＦＰＣ側端子電極４１よりも幅が広い端部電極が内部端子の外側に設けられていてもよい。
又は、ダミー電極１００ではなく、内部端子である基板側端子電極２１及びＦＰＣ側端子電極４１よりも幅が広い端部電極が内部端子の外側に設けられていてもよい。
＜実施形態２＞
実施形態１では、余剰分の導電性材料を凝集するダミー電極によって、隣接する電極間の短絡を防止可能な形態について説明したが、本発明はこれに限定されるものではない。
本実施形態では、基板側端子とＦＰＣ側端子との間隔を一定にすることで、隣接する電極間の短絡を防止するとともに、接続すべき電極間を確実に接続することが可能な形態について説明する。
実施形態１では、余剰分の導電性材料を凝集するダミー電極によって、隣接する電極間の短絡を防止可能な形態について説明したが、本発明はこれに限定されるものではない。
本実施形態では、基板側端子とＦＰＣ側端子との間隔を一定にすることで、隣接する電極間の短絡を防止するとともに、接続すべき電極間を確実に接続することが可能な形態について説明する。
図５は、本実施形態に係る電子デバイスである表示装置が備える表示パネルに含まれる基板側接続部５Ａの一部を示す概略図である。
図５に示す基板側接続部５Ａは、図２に示す基板側接続部５の変形例である。
図５に示す基板側接続部５Ａは、基板側端子２０に代えて基板側端子２０Ａを備える点が基板側接続部５と異なり、その他の構成は同じである。
基板側端子２０Ａには、ダミー電極１００に代えて、同一高さの複数の柱状構造体２００が設けられている点が基板側端子２０と異なる。
隣接する複数の基板側端子電極２１の間には複数の柱状構造体２００が設けられており、複数の柱状構造体２００によって基板側端子２０ＡとＦＰＣ側端子４０との間隔が一定に保たれている。
ただし、本発明はこれに限定されるものではなく、柱状構造体２００はＦＰＣ側端子４０側に設けられていてもよいし、基板側端子２０側及びＦＰＣ側端子４０側の双方に設けられていてもよい。
複数の柱状構造体２００の高さは、１μｍ以上１０μｍ以下とするとよく、複数の柱状構造体２００の形成材料としては、感光性アクリル樹脂を例示することができる。
なお、図５において二点鎖線で示す部分は、半田粒子１０３を含むペースト状の材料を塗布する部分であり、この部分では半田粒子１０３を含むペースト状の材料が均一に行き渡るように、複数の柱状構造体２００の間隔を広くしている。
図５に示す基板側接続部５Ａは、図２に示す基板側接続部５の変形例である。
図５に示す基板側接続部５Ａは、基板側端子２０に代えて基板側端子２０Ａを備える点が基板側接続部５と異なり、その他の構成は同じである。
基板側端子２０Ａには、ダミー電極１００に代えて、同一高さの複数の柱状構造体２００が設けられている点が基板側端子２０と異なる。
隣接する複数の基板側端子電極２１の間には複数の柱状構造体２００が設けられており、複数の柱状構造体２００によって基板側端子２０ＡとＦＰＣ側端子４０との間隔が一定に保たれている。
ただし、本発明はこれに限定されるものではなく、柱状構造体２００はＦＰＣ側端子４０側に設けられていてもよいし、基板側端子２０側及びＦＰＣ側端子４０側の双方に設けられていてもよい。
複数の柱状構造体２００の高さは、１μｍ以上１０μｍ以下とするとよく、複数の柱状構造体２００の形成材料としては、感光性アクリル樹脂を例示することができる。
なお、図５において二点鎖線で示す部分は、半田粒子１０３を含むペースト状の材料を塗布する部分であり、この部分では半田粒子１０３を含むペースト状の材料が均一に行き渡るように、複数の柱状構造体２００の間隔を広くしている。
図６は、図５に示す点線で囲まれた矩形領域を拡大した上面及び上面の一点鎖線部分における断面を示す図である。
なお、図６においては、図３と同様に、２つの基板側端子電極２１を基板側端子電極２１ａ，２１ｂと表記して両者を区別し、２つのＦＰＣ側端子電極４１をＦＰＣ側端子電極４１ａ，４１ｂと表記して両者を区別する。
なお、図６においては、図３と同様に、２つの基板側端子電極２１を基板側端子電極２１ａ，２１ｂと表記して両者を区別し、２つのＦＰＣ側端子電極４１をＦＰＣ側端子電極４１ａ，４１ｂと表記して両者を区別する。
図６においては、図３と同様に、基板側端子２０に設けられた基板側端子電極２１ａは、自己凝集半田１０１ａを介してＦＰＣ側端子４０に設けられたＦＰＣ側端子電極４１ａに接続され、基板側端子２０に設けられた基板側端子電極２１ｂは、自己凝集半田１０１ｂを介してＦＰＣ側端子４０に設けられたＦＰＣ側端子電極４１ｂに接続されている。
また、図６においては、図３と同様に、基板側端子２０ＡとＦＰＣ側端子４０との間において、端子電極、自己凝集半田及び柱状構造体が設けられていない部分には、熱硬化性樹脂１０２が配されている。
図６に示すように、互いに隣接する基板側端子電極２１ａと基板側端子電極２１ｂとの間には柱状構造体２００が設けられているため、基板側端子電極２１ａと基板側端子電極２１ｂとの短絡が柱状構造体２００によって防止されるとともに、基板側端子２０ＡとＦＰＣ側端子４０との間隔が一定に保たれる。
このように、基板側端子２０ＡとＦＰＣ側端子４０との間隔が一定であれば、基板側端子２０ＡとＦＰＣ側端子４０との間に配されるペースト状の材料を一定量に制御することができる。
そのため、柱状構造体２００の高さを固定し、且つペースト状の材料の塗布量を一定とすることで、導電性材料の塗布量も一定となるため形成不良が生じず、隣接する電極間の短絡を防止し、且つ接続すべき電極間を確実に接続させることができる。
また、図６においては、図３と同様に、基板側端子２０ＡとＦＰＣ側端子４０との間において、端子電極、自己凝集半田及び柱状構造体が設けられていない部分には、熱硬化性樹脂１０２が配されている。
図６に示すように、互いに隣接する基板側端子電極２１ａと基板側端子電極２１ｂとの間には柱状構造体２００が設けられているため、基板側端子電極２１ａと基板側端子電極２１ｂとの短絡が柱状構造体２００によって防止されるとともに、基板側端子２０ＡとＦＰＣ側端子４０との間隔が一定に保たれる。
このように、基板側端子２０ＡとＦＰＣ側端子４０との間隔が一定であれば、基板側端子２０ＡとＦＰＣ側端子４０との間に配されるペースト状の材料を一定量に制御することができる。
そのため、柱状構造体２００の高さを固定し、且つペースト状の材料の塗布量を一定とすることで、導電性材料の塗布量も一定となるため形成不良が生じず、隣接する電極間の短絡を防止し、且つ接続すべき電極間を確実に接続させることができる。
なお、このような柱状構造体２００は、表示パネル２が液晶パネルである場合には液晶パネルの画素部に設けられる、画素基板とカラーフィルタ基板との間にギャップを形成するための柱状スペーサーと同一工程によって形成することが可能である。
また、図６では柱状構造体２００は、柱状スペーサーと同様の錐台形状としているが、本発明はこれに限定されるものではなく、柱状であってもよい。
また、図６では柱状構造体２００は、四角錐台としているが、本発明はこれに限定されるものではなく、その他の角錐台であってもよいし、円錐台であってもよい。
また、図６では柱状構造体２００は、四角錐台としているが、本発明はこれに限定されるものではなく、その他の角錐台であってもよいし、円錐台であってもよい。
＜実施形態３＞
実施形態１では、余剰分の導電性材料を凝集するダミー電極によって、隣接する電極間の短絡を防止可能な形態について説明し、実施形態２では、ダミー電極のない構成において基板側端子とＦＰＣ側端子との間隔を一定にすることで、隣接する電極間の短絡を防止するとともに、接続すべき電極間を確実に接続する形態について説明したが、本発明はこれらに限定されるものではない。
本実施形態では、実施形態１，２を組み合わせて、余剰分の導電性材料を凝集するダミー電極が設けられた構成において基板側端子とＦＰＣ側端子との間隔を一定にすることで、隣接する電極間の短絡を防止するとともに、接続すべき電極間をより確実に接続する形態について説明する。
なお、本実施形態において、実施形態１，２と共通する部分についてはその説明を援用するものとする。
実施形態１では、余剰分の導電性材料を凝集するダミー電極によって、隣接する電極間の短絡を防止可能な形態について説明し、実施形態２では、ダミー電極のない構成において基板側端子とＦＰＣ側端子との間隔を一定にすることで、隣接する電極間の短絡を防止するとともに、接続すべき電極間を確実に接続する形態について説明したが、本発明はこれらに限定されるものではない。
本実施形態では、実施形態１，２を組み合わせて、余剰分の導電性材料を凝集するダミー電極が設けられた構成において基板側端子とＦＰＣ側端子との間隔を一定にすることで、隣接する電極間の短絡を防止するとともに、接続すべき電極間をより確実に接続する形態について説明する。
なお、本実施形態において、実施形態１，２と共通する部分についてはその説明を援用するものとする。
図７は、本実施形態に係る電子デバイスである表示装置が備える表示パネルに含まれる基板側接続部５Ｂの一部を拡大した上面及び上面の一点鎖線部分における断面を示す図である。
図７に示す基板側接続部５Ｂは、基板側端子２０に代えて基板側端子２０Ｂを備える点が基板側接続部５と異なり、その他の構成は同じである。
図７に示す基板側端子２０Ｂには、図３に示す基板側端子２０と同様に、ダミー電極１００が設けられ、図６に示す基板側端子２０Ａと同様に、複数の柱状構造体２００が設けられており、その他の構成は図３に示す基板側端子２０及び図６に示す基板側端子２０Ａと同じである。
本実施形態の構成によれば、隣接する電極間の短絡を防止し、且つ接続すべき電極間をより確実に接続させることができる。
図７に示す基板側接続部５Ｂは、基板側端子２０に代えて基板側端子２０Ｂを備える点が基板側接続部５と異なり、その他の構成は同じである。
図７に示す基板側端子２０Ｂには、図３に示す基板側端子２０と同様に、ダミー電極１００が設けられ、図６に示す基板側端子２０Ａと同様に、複数の柱状構造体２００が設けられており、その他の構成は図３に示す基板側端子２０及び図６に示す基板側端子２０Ａと同じである。
本実施形態の構成によれば、隣接する電極間の短絡を防止し、且つ接続すべき電極間をより確実に接続させることができる。
＜実施形態４＞
実施形態１～３では、表示パネル２の一主面とＦＰＣ４の一主面とを重畳させて接続する形態について説明したが、本発明はこれに限定されるものではなく、表示パネル２の基板端面、すなわち基板側面にＦＰＣ４を接続してもよい。
なお、本実施形態において、実施形態１，２と共通する部分についてはその説明を援用するものとする。
実施形態１～３では、表示パネル２の一主面とＦＰＣ４の一主面とを重畳させて接続する形態について説明したが、本発明はこれに限定されるものではなく、表示パネル２の基板端面、すなわち基板側面にＦＰＣ４を接続してもよい。
なお、本実施形態において、実施形態１，２と共通する部分についてはその説明を援用するものとする。
図８は、表示パネル２の基板端面にＦＰＣ４が接続された形態の表示装置１の一部を示す斜視図である。
図８に示すように、本実施形態に係る表示装置１では、２つの基板によって構成される表示パネル２の基板端面にＦＰＣ４が基板側接続部５を介して接続されている。
図８に示すように、本実施形態に係る表示装置１では、２つの基板によって構成される表示パネル２の基板端面にＦＰＣ４が基板側接続部５を介して接続されている。
図９は、ＦＰＣ４の接続時における図８に示す矢印の方向から観察した表示装置１の一部を示す側面図である。
本実施形態では、図９に示すように、表示パネル２を構成する基板２ａ，２ｂが治具３００に固定され、ＦＰＣ側端子電極４１ａが基板２ａ，２ｂ側を向くようにＦＰＣ４が治具３０１に固定され、基板２ｂに設けられた基板側端子電極２１ａとＦＰＣ側端子電極４１ａとの間に半田粒子を含むペースト状の材料が配され、治具３０２により、所定の温度及び時間で基板側接続部５に加圧が行われる。
ここで、加圧は、加熱とともに行ってもよいし、又は加熱前に行ってもよい。
なお、ＦＰＣ４には柱状構造体２００が設けられており、基板側端子電極２１ａとＦＰＣ側端子電極４１ａとの間隔は一定に保たれている。
ただし、本発明はこれに限定されるものではなく、柱状構造体２００はＦＰＣ４側ではなく表示パネル２側に設けられていてもよいし、表示パネル２側及びＦＰＣ４側の双方に設けられていてもよい。
そして、上記の加圧により、表示パネル２の基板端面の基板側端子電極２１ａとＦＰＣ側端子電極４１ａとは、自己凝集半田１０１ａを介して接続され、表示パネル２の基板端面とＦＰＣ４とは、熱硬化性樹脂１０２により接合される。
本実施形態では、図９に示すように、表示パネル２を構成する基板２ａ，２ｂが治具３００に固定され、ＦＰＣ側端子電極４１ａが基板２ａ，２ｂ側を向くようにＦＰＣ４が治具３０１に固定され、基板２ｂに設けられた基板側端子電極２１ａとＦＰＣ側端子電極４１ａとの間に半田粒子を含むペースト状の材料が配され、治具３０２により、所定の温度及び時間で基板側接続部５に加圧が行われる。
ここで、加圧は、加熱とともに行ってもよいし、又は加熱前に行ってもよい。
なお、ＦＰＣ４には柱状構造体２００が設けられており、基板側端子電極２１ａとＦＰＣ側端子電極４１ａとの間隔は一定に保たれている。
ただし、本発明はこれに限定されるものではなく、柱状構造体２００はＦＰＣ４側ではなく表示パネル２側に設けられていてもよいし、表示パネル２側及びＦＰＣ４側の双方に設けられていてもよい。
そして、上記の加圧により、表示パネル２の基板端面の基板側端子電極２１ａとＦＰＣ側端子電極４１ａとは、自己凝集半田１０１ａを介して接続され、表示パネル２の基板端面とＦＰＣ４とは、熱硬化性樹脂１０２により接合される。
以上説明したように、基板側接続部５が表示パネル２の基板端面すなわち基板側面に形成される形態であっても、隣接する電極間の短絡を防止し、且つ接続すべき電極間を確実に接続させることができる。
なお、図示していないが、本実施形態においても、実施形態１と同様に、基板側接続部５にダミー電極１００が設けられていてもよい。
本実施形態においては、ダミー電極１００はＦＰＣ４側に設けられていることが好ましい。
本実施形態においては、ダミー電極１００はＦＰＣ４側に設けられていることが好ましい。
なお、実施形態１～４においては表示装置を例示して説明したが、本発明はこれに限定されるものではなく、表示装置以外の電子デバイスにも適用することが可能である。
また、実施形態１～４においては、基板側端子とＦＰＣ側端子とを接続しているが、本発明はこれに限定されるものではなく、２つの基板側端子が接続される構成に適用してもよい。
なお、本発明は、上述の実施形態に限定されるものではなく、上述の構成に対して、構成要素の付加、削除又は転換を行った様々な変形例も含むものとする。
１ 表示装置
２ 表示パネル
２ａ，２ｂ 基板
３ 電子部品
４ ＦＰＣ
５ 基板側接続部
６ 電子部品側接続部
２０，２０Ａ，２０Ｂ 基板側端子
２１，２１ａ，２１ｂ 基板側端子電極
４０ ＦＰＣ側端子
４１，４１ａ，４１ｂ ＦＰＣ側端子電極
１００ ダミー電極
１０１ａ，１０１ｂ，１０１ｃ 自己凝集半田
１０２ 熱硬化性樹脂
１０３ 半田粒子
２００ 柱状構造体
３００，３０１，３０２ 治具
２ 表示パネル
２ａ，２ｂ 基板
３ 電子部品
４ ＦＰＣ
５ 基板側接続部
６ 電子部品側接続部
２０，２０Ａ，２０Ｂ 基板側端子
２１，２１ａ，２１ｂ 基板側端子電極
４０ ＦＰＣ側端子
４１，４１ａ，４１ｂ ＦＰＣ側端子電極
１００ ダミー電極
１０１ａ，１０１ｂ，１０１ｃ 自己凝集半田
１０２ 熱硬化性樹脂
１０３ 半田粒子
２００ 柱状構造体
３００，３０１，３０２ 治具
Claims (10)
- 複数の第１の端子電極が設けられた第１の端子を備える第１のモジュールと、
複数の第２の端子電極が設けられた第２の端子を備える第２のモジュールと、を備え、
前記第１の端子電極と前記第２の端子電極とは自己凝集半田を介して接続されており、
前記第１の端子又は前記第２の端子には、自己凝集半田の一部が凝集されたダミー電極が１本以上設けられており、
前記第１の端子又は前記第２の端子には、前記第１の端子電極の間及び前記第２の端子電極の間を一定の間隔にする複数の柱状構造体が設けられており、
前記柱状構造体は、隣接する２つの第１の端子電極の間又は隣接する２つの第２の端子電極の間のいずれかに設けられており、
前記複数の柱状構造体は、前記第１の端子電極の延伸方向に配置され、互いに離間している、電子デバイス。 - 前記第２のモジュールは、前記第１のモジュールの基板端面に接続されている、請求項１に記載の電子デバイス。
- 前記第１の端子と前記第２の端子とは、前記第１の端子電極と前記自己凝集半田との金属結合、前記第２の端子電極と前記自己凝集半田との金属結合、及び熱硬化性樹脂による接着、により接合されている、請求項１又は２に記載の電子デバイス。
- 前記自己凝集半田の形成工程は、
前記熱硬化性樹脂中に複数の半田粒子を均一に分散させたペースト状の材料を前記第１の端子に塗布することと、
前記半田粒子を含むペースト状の材料が塗布された前記第１の端子に前記第２の端子を密着させて、加熱前に加圧する、又は加熱とともに加圧することと、を含む、請求項３に記載の電子デバイスの作製方法。 - 複数の基板側端子電極が設けられた基板側端子を備える表示パネルと、
複数のＦＰＣ側端子電極が設けられたＦＰＣ側端子を備えるＦＰＣと、を備え、
前記基板側端子電極と前記ＦＰＣ側端子電極とは自己凝集半田を介して接続されており、
前記基板側端子又は前記ＦＰＣ側端子には、自己凝集半田の一部が凝集されたダミー電極が１本以上設けられており、
前記基板側端子又は前記ＦＰＣ側端子には、前記基板側端子電極の間及び前記ＦＰＣ側端子電極の間を一定の間隔にする複数の柱状構造体が設けられており、
前記柱状構造体は、隣接する２つの基板側端子電極の間又は隣接する２つのＦＰＣ側端子電極の間のいずれかに設けられており、
前記複数の柱状構造体は、前記基板側端子電極の延伸方向に配置され、互いに離間している、表示装置。 - 前記ＦＰＣは、前記表示パネルの基板端面に接続されている、請求項５に記載の表示装置。
- 前記基板側端子と前記ＦＰＣ側端子とは、前記基板側端子電極と前記自己凝集半田との金属結合、前記ＦＰＣ側端子電極と前記自己凝集半田との金属結合、及び熱硬化性樹脂による接着、により接合されている、請求項５又は６に記載の表示装置。
- 前記自己凝集半田の形成工程は、
前記熱硬化性樹脂中に複数の半田粒子を均一に分散させたペースト状の材料を前記基板側端子に塗布することと、
前記半田粒子を含むペースト状の材料が塗布された前記基板側端子に前記ＦＰＣ側端子を密着させて、加熱前に加圧する、又は加熱とともに加圧することと、を含む、請求項７に記載の表示装置の作製方法。 - 前記複数の柱状構造体が、前記第１の端子電極の延伸方向に配置された第１から第３の柱状構造体を含み、前記第１の柱状構造体と前記第２の柱状構造体との間の距離が、前記第２の柱状構造体と前記第３の柱状構造体との間の距離より大きい、請求項１に記載の電子デバイス。
- 前記複数の柱状構造体が、前記基板側端子電極の延伸方向に配置された第１から第３の柱状構造体を含み、前記第１の柱状構造体と前記第２の柱状構造体との間の距離が、前記第２の柱状構造体と前記第３の柱状構造体との間の距離より大きい、請求項５に記載の表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019121100A JP7397589B2 (ja) | 2019-06-28 | 2019-06-28 | 電子デバイス及びその作製方法、並びに表示装置及びその作製方法 |
| KR1020200033226A KR102377755B1 (ko) | 2019-06-28 | 2020-03-18 | 전자 디바이스 및 그 제작 방법과 표시 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019121100A JP7397589B2 (ja) | 2019-06-28 | 2019-06-28 | 電子デバイス及びその作製方法、並びに表示装置及びその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021007138A JP2021007138A (ja) | 2021-01-21 |
| JP7397589B2 true JP7397589B2 (ja) | 2023-12-13 |
Family
ID=74128195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019121100A Active JP7397589B2 (ja) | 2019-06-28 | 2019-06-28 | 電子デバイス及びその作製方法、並びに表示装置及びその作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7397589B2 (ja) |
| KR (1) | KR102377755B1 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006120815A (ja) | 2004-10-21 | 2006-05-11 | Hitachi Chem Co Ltd | 実装方法 |
| JP2013207115A (ja) | 2012-03-28 | 2013-10-07 | Dexerials Corp | 接続構造体及びその製造方法、電子部品及びその製造方法、電子部品の接続方法 |
| JP2018056277A (ja) | 2016-09-28 | 2018-04-05 | エルジー ディスプレイ カンパニー リミテッド | 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04280036A (ja) * | 1991-03-08 | 1992-10-06 | Fujitsu Ltd | フラット形表示装置 |
| JP3795600B2 (ja) * | 1996-12-24 | 2006-07-12 | イビデン株式会社 | プリント配線板 |
| JP3219140B2 (ja) * | 1997-10-14 | 2001-10-15 | ソニーケミカル株式会社 | 電気・電子機器 |
| JP2003273490A (ja) * | 2002-03-12 | 2003-09-26 | Sharp Corp | 基板接合構造及びそれを備えた電子装置 |
| JP4887997B2 (ja) * | 2006-09-19 | 2012-02-29 | 日本電気株式会社 | 電子部品の実装方法 |
| JP6752669B2 (ja) * | 2016-09-28 | 2020-09-09 | エルジー ディスプレイ カンパニー リミテッド | 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム |
| KR20180056277A (ko) | 2016-11-18 | 2018-05-28 | 삼성전자주식회사 | 분광기 및 분광기 모듈 |
-
2019
- 2019-06-28 JP JP2019121100A patent/JP7397589B2/ja active Active
-
2020
- 2020-03-18 KR KR1020200033226A patent/KR102377755B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006120815A (ja) | 2004-10-21 | 2006-05-11 | Hitachi Chem Co Ltd | 実装方法 |
| JP2013207115A (ja) | 2012-03-28 | 2013-10-07 | Dexerials Corp | 接続構造体及びその製造方法、電子部品及びその製造方法、電子部品の接続方法 |
| JP2018056277A (ja) | 2016-09-28 | 2018-04-05 | エルジー ディスプレイ カンパニー リミテッド | 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021007138A (ja) | 2021-01-21 |
| KR20210001894A (ko) | 2021-01-06 |
| KR102377755B1 (ko) | 2022-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102010852B1 (ko) | 전자 부품의 실장 방법, 전자 부품의 접합 구조, 기판 장치, 디스플레이 장치, 디스플레이 시스템 | |
| JP6726070B2 (ja) | 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム | |
| JP4968665B2 (ja) | フラットディスプレイパネル及び接続構造 | |
| KR20170139217A (ko) | 표시장치 및 이의 제조방법 | |
| JPH09139559A (ja) | 回路基板の接続構造 | |
| JP2008129595A (ja) | 液晶表示装置の駆動回路及びその製造方法と液晶表示装置の駆動回路が実装された液晶表示装置 | |
| KR20180024099A (ko) | 접합 조립체 및 이를 포함하는 표시 장치 | |
| JP6187918B2 (ja) | 回路部材の接続構造、接続方法および接続材料 | |
| JPH08248437A (ja) | 液晶表示装置及びその製造方法 | |
| JP5125314B2 (ja) | 電子装置 | |
| KR102047733B1 (ko) | 전자 부품의 실장 방법, 전자 부품의 접합 구조, 기판 장치, 디스플레이 장치, 디스플레이 시스템 | |
| JP7397589B2 (ja) | 電子デバイス及びその作製方法、並びに表示装置及びその作製方法 | |
| JP3006985B2 (ja) | 表示用基板およびその実装構造 | |
| KR100807352B1 (ko) | 전극 패드 상에 다수 개의 돌기부들을 구비하는 전극, 이를 구비하는 부품 실장 구조를 갖는 전자기기 및 전자기기의 부품 실장 방법 | |
| JP2008112911A (ja) | 基板間接続構造、基板間接続方法、表示装置 | |
| KR102272733B1 (ko) | 표시 장치 및 표시 장치의 제조 방법 | |
| JP3674424B2 (ja) | 実装構造体、電気光学装置および電子機器 | |
| JP4572929B2 (ja) | 接続部材及びこれを用いた電極の接続構造 | |
| JP6474008B2 (ja) | 接続材料 | |
| JP2008112732A (ja) | 電極の接続方法 | |
| JP3665467B2 (ja) | 表示装置、及び、表示装置の製造方法 | |
| TW202410759A (zh) | 電路板之導電凸塊結構及其製造方法 | |
| JPH0277018A (ja) | 電気光学装置及びその接続方法 | |
| JP2008153208A (ja) | 接続部材及びこれを用いた電極の接続構造 | |
| JP2007080991A (ja) | 配線基板の接続方法及び電気光学装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220330 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230228 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230530 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231201 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7397589 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |