KR100699666B1 - 전자 부품, 실장 구조체, 전기 광학 장치 및 전자기기 - Google Patents

전자 부품, 실장 구조체, 전기 광학 장치 및 전자기기 Download PDF

Info

Publication number
KR100699666B1
KR100699666B1 KR1020050030905A KR20050030905A KR100699666B1 KR 100699666 B1 KR100699666 B1 KR 100699666B1 KR 1020050030905 A KR1020050030905 A KR 1020050030905A KR 20050030905 A KR20050030905 A KR 20050030905A KR 100699666 B1 KR100699666 B1 KR 100699666B1
Authority
KR
South Korea
Prior art keywords
pad
resin
electronic component
conductive film
substrate
Prior art date
Application number
KR1020050030905A
Other languages
English (en)
Other versions
KR20060045689A (ko
Inventor
아츠시 사이토
슈이치 다나카
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060045689A publication Critical patent/KR20060045689A/ko
Application granted granted Critical
Publication of KR100699666B1 publication Critical patent/KR100699666B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F6/00—Air-humidification, e.g. cooling by humidification
    • F24F6/12—Air-humidification, e.g. cooling by humidification by forming water dispersions in the air
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F11/00—Control or safety arrangements
    • F24F11/0008—Control or safety arrangements for air-humidification
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F11/00—Control or safety arrangements
    • F24F11/30—Control or safety arrangements for purposes related to the operation of the system, e.g. for safety or monitoring
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F3/00—Air-conditioning systems in which conditioned primary air is supplied from one or more central stations to distributing units in the rooms or spaces where it may receive secondary treatment; Apparatus specially designed for such systems
    • F24F3/12—Air-conditioning systems in which conditioned primary air is supplied from one or more central stations to distributing units in the rooms or spaces where it may receive secondary treatment; Apparatus specially designed for such systems characterised by the treatment of the air otherwise than by heating and cooling
    • F24F3/16—Air-conditioning systems in which conditioned primary air is supplied from one or more central stations to distributing units in the rooms or spaces where it may receive secondary treatment; Apparatus specially designed for such systems characterised by the treatment of the air otherwise than by heating and cooling by purification, e.g. by filtering; by sterilisation; by ozonisation
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F8/00—Treatment, e.g. purification, of air supplied to human living or working spaces otherwise than by heating, cooling, humidifying or drying
    • F24F8/20—Treatment, e.g. purification, of air supplied to human living or working spaces otherwise than by heating, cooling, humidifying or drying by sterilisation
    • F24F8/22—Treatment, e.g. purification, of air supplied to human living or working spaces otherwise than by heating, cooling, humidifying or drying by sterilisation using UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F24—HEATING; RANGES; VENTILATING
    • F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
    • F24F2110/00—Control inputs relating to air properties
    • F24F2110/20—Humidity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 용장성에 우수한 전자 부품을 제공하는 것으로, 능동면에 형성된 패드(24)를 거쳐 상대측 기판에 도전 접속되는 전자 부품(121)으로서, 능동면에 형성된 수지 돌기(12)와, 수지 돌기(12)의 표면에 형성된 도전막(20)에 의해, 범프 전극(10)이 구성되고, 하나의 패드(24)에 대하여, 복수의 범프 전극(10a, 10b)이 도전 접속되어 있는 것을 특징으로 한다.

Description

전자 부품, 실장 구조체, 전기 광학 장치 및 전자기기{ELECTRONIC COMPONENT, MOUNTED STRUCTURE, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE}
도 1은 액정 표시 장치를 나타내는 모식도,
도 2는 액정 표시 장치에 있어서의 전자 부품의 실장 구조의 설명도,
도 3은 실시예 1에 따른 전자 부품의 전극 구조의 설명도,
도 4는 실시예 1에 따른 전자 부품의 실장 구조의 설명도,
도 5는 실시예 2에 따른 전자 부품의 전극 구조의 설명도,
도 6은 실시예 3에 따른 전자 부품의 전극 구조의 설명도,
도 7은 실시예 3에 따른 전자 부품의 변형예의 설명도,
도 8은 휴대 전화의 사시도,
도 9는 종래의 전자 부품의 실장 구조의 설명도이다.
도면의 주요 부분에 대한 부호의 설명
10, 10a, 10b : 범프 전극 12 : 수지 돌기
24 : 패드 121 : 전자 부품
본 발명은 전자 부품, 실장 구조체, 전기 광학 장치 및 전자기기에 관한 것이다.
종래부터, 각종 전자기기에 탑재되는 회로 기판이나 액정 표시 장치 등에 있어, 반도체 IC 등의 전자 부품을 실장하는 기술이 이용되고 있다. 예컨대, 액정 표시 장치에는, 액정 패널을 구동하기 위한 액정 구동용 IC칩이 실장된다. 이 IC칩은 액정 패널을 구성하는 유리 기판에 직접 실장되는 경우도 있고, 또한, 액정 패널에 실장되는 플렉서블 기판(FPC) 상에 실장되는 경우도 있다. 전자에 의한 실장 구조는 COG(Chip On Glass) 구조라고 불리고, 후자는 COF(Chip On FPC) 구조라고 불린다.
COG 구조의 액정 표시 장치에 있어서의 액정 구동용 IC칩의 실장 공정에서는, 도 9(a)에 나타내는 바와 같이, 도전성 입자(222a)를 열경화성 수지(222b) 중에 분산시킨 이방성 도전막(ACF; Anisotropic Conductive Film)(222)을 거쳐, 유리 기판(11) 상에 IC칩(21)을 배치한다. 그리고, 양자를 가열·가압함으로써, IC칩(21)의 범프 전극(21B, 21B)이 유리 기판(11) 상의 전극 단자(11bx, 11dx)의 배열 부분 상에, 상기 도전성 입자(222a)를 통해 도전 접촉된 상태로 된다. 그리고, 경화된 열경화성 수지(222b)에 의해, 이 도전 접촉 상태가 유지되도록 한다.
통상, 금속 범프 전극(21B)과 전극 단자(11bx, 11dx) 사이에 있어서의 도전 접속의 신뢰성을 높이기 위해서는, 양자 사이에 개재하는 도전성 입자(222a)를 탄 성 변형시킨 상태로, IC칩(21)과 유리 기판(11)의 상대 위치를 고정해야 한다. 이 경우, 온도 변화에 의해 열경화성 수지(222b)가 열팽창되어도, 도전성 입자(222a)를 통해 도전 접촉 상태가 유지되기 때문이다.
그런데, 미세한 도전성 입자(222a)에 대해 소정의 탄성 변형량을 확보하는 것은 매우 곤란하다.
그래서, 도 9(b)에 나타내는 바와 같이, IC칩(21)의 능동면에 수지 돌기(12)를 형성하고, 그 수지 돌기(12)의 표면에 도전막(20)을 형성하여, 범프 전극(10)을 구성하는 발명이 제안되고 있다(예컨대, 특허 문헌 1 참조). 또, 미리 IC칩(21)의 패드(24) 표면에 절연막(26)을 형성하고, 그 절연막(26)의 일부를 개구함으로써, 패드(24)의 접속부(22)를 형성해 둔다. 그리고, 그 접속부(22)에 대하여 범프 전극(10)의 도전막(20)을 연장하여 마련함으로써, 당해 범프 전극(10)을 IC칩(21)의 전극 단자로서 기능시킬 수 있다.
이 범프 전극(10)을 유리 기판의 단자에 가압하면, 범프 전극(10)을 구성하는 수지 돌기(12)가 탄성 변형된다. 또, 범프 전극(10)을 구성하는 수지 돌기(12)는 ACF에 포함되는 도전성 입자에 비해 충분히 크기 때문에, 소정의 탄성 변형량을 확보할 수 있다. 이 상태로, 열경화성 수지에 의해 IC칩(21)을 유리 기판에 고정하면, 온도 변화에 의해 열경화성 수지가 열팽창되어도, 범프 전극(10)을 통한 도전 접촉 상태를 유지할 수 있다.
(특허 문헌 1) 일본 특허 공개 평성 2-272737호 공보
그런데, 수지 돌기(12)의 표면에 금속 도전막(20)을 형성하는 경우에는, 금속 부재의 표면에 금속 도전막을 형성하는 경우에 비해, 금속 도전막(20)의 밀착성이 약해진다. 가령, 수지 돌기(12)의 표면으로부터 금속 도전막(20)이 박리된 경우에는, 범프 전극(10)과 유리 기판의 전극 단자의 도전 접속이 불가능하게 될 우려가 있다.
또한, 상술한 접속부(22)는 패드(24) 표면의 절연막(26)을 개구하여 형성되므로, 당해 접속부(22)에 절연막이 잔존하고 있는 경우 등에는, 범프 전극(10)과 패드(24)의 도전 접속이 불가능하게 될 우려가 있다.
그리고, 이들의 경우에는, IC칩(21)과 유리 기판을 도전 접속하는 것이 불 가능해진다고 하는 문제가 있다. 따라서, 용장성의 향상에 의한 도전 접속의 신뢰성 향상이 기술적 과제로 되어있다.
본 발명은 상기 과제를 해결하기 위해 이루어진 것으로서, 용장성에 우수한 전자 부품 및 실장 구조체의 제공을 목적으로 한다.
또한, 전기적 접속의 신뢰성에 우수한 전기 광학 장치 및 전자기기의 제공을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 전자 부품은 능동면에 형성된 패드와, 상기 패드를 보호하는 보호막 상에 형성된 수지 돌기와, 상기 수지 돌기의 표 면에 형성되고, 상기 패드와의 전기적 접속부를 갖는 도전막을 구비하고, 상기 도전막을 통해 상대측 기판에 도전 접속되는 전자 부품으로서, 하나의 상기 패드에 대하여, 복수의 상기 수지 돌기가 형성되어 이루어지는 것을 특징으로 한다.
이 구성에 의하면, 복수의 수지 돌기 중 하나의 수지 돌기의 도전막이 박리된 경우에도, 같은 패드에 도전 접속된 다른 도전막에 의해, 상대측 기판의 전극 단자와의 도전 접속을 확보할 수 있다. 따라서, 용장성에 우수한 전자 부품을 제공할 수 있다.
또한, 본 발명의 다른 전자 부품은 능동면에 형성된 패드와, 상기 패드를 보호하는 보호막 상에 형성된 수지 돌기와, 상기 수지 돌기의 표면에 형성되어, 상기 패드와의 전기적 접속부를 갖는 도전막을 구비하며, 상기 도전막을 통해 상대측 기판에 도전 접속되는 전자 부품으로서, 하나의 상기 패드에 대하여, 상기 도전막이 복수의 상기 전기적 접속부를 갖고 이루어지는 것을 특징으로 한다.
이 구성에 의하면, 복수의 전기적 접속부 중 하나의 전기적 접속부가 도통 불능으로 된 경우에도, 다른 전기적 접속부에 의해 당해 도전막과 패드의 도전 접속을 확보하는 것이 가능해진다. 따라서, 용장성에 우수한 전자 부품을 제공할 수 있다.
또한, 본 발명의 다른 전자 부품은 능동면에 형성된 패드와, 상기 패드를 보호하는 보호막 상에 형성된 수지 돌기와, 상기 수지 돌기의 표면에 형성되고, 상기 패드와의 전기적 접속부를 갖는 도전막을 구비하고, 상기 도전막을 거쳐 상대측 기판에 도전 접속되는 전자 부품으로서, 하나의 상기 패드에 대하여, 복수의 상기 수 지 돌기와, 상기 도전막이 복수의 상기 전기적 접속부를 가짐으로써 이루어지는 것을 특징으로 한다.
또한, 능동면에 형성된 패드와, 상기 패드를 보호하는 보호막 상에 형성된 수지 돌기와, 상기 수지 돌기의 표면에 형성되고, 상기 패드와의 전기적 접속부를 갖는 도전막을 구비하고, 상기 도전막을 통해 상대측 기판에 도전 접속되는 전자 부품으로서, 하나의 상기 패드에 대하여, 복수의 상기 수지 돌기와, 복수의 상기 도전막이 각각 복수의 상기 전기적 접속부를 가짐으로써 이루어지는 것이 바람직하다.
이 구성에 의하면, 복수의 전기적 접속부 중 하나의 전기적 접속부가 도통 불능으로 된 경우에도, 다른 전기적 접속부에 의해 당해 도전막과 패드의 도전 접속을 확보하는 것이 가능해진다. 또한, 복수의 수지 돌기 중 하나의 수지 돌기의 도전막이 박리된 경우에도, 같은 패드에 도전 접속된 다른 도전막에 의해, 상대측 기판의 전극 단자와의 도전 접속을 확보할 수 있다. 또한, 하나의 수지 돌기에 있어서의 도전막의 박리가 다른 수지 돌기에 있어서의 도전막의 박리를 유발하는 일은 없다. 따라서, 용장성에 우수한 전자 부품을 제공할 수 있다.
또한, 상기 수지 돌기는 선형으로 연속하는 돌기 스트립(linear convex strip)에 형성되어 있는 것이 바람직하다.
또, 상기 수지 돌기는 선형으로 연속하는 돌기 스트립에 형성된 후, 상기 복수의 도전막의 형성 영역에만 분리하여 형성되어 있는 것이 바람직하다.
이 구성에 의하면, 수지 돌기의 높이를 정밀도 좋게 형성할 수 있으므로, 도 전 접속의 신뢰성에 우수한 전자기기를 제공할 수 있다. 또한, 전기 부품을 상대측 기판에 실장할 때에, 밀봉 수지의 흐름을 확보할 수 있다.
또한, 상기 수지 돌기는 반구 형상으로 형성되어 있는 것이 바람직하다.
이 구성에 의하면, 작은 힘으로 수지 돌기를 탄성 변형시킬 수 있으므로, 전자기기의 파손을 방지할 수 있다.
한편, 본 발명의 실장 구조체는 전자 부품이 상대측 기판에 실장되어 이루어지는 실장 구조체로서, 상기 전자 부품은 능동면에 형성된 패드와, 상기 패드를 보호하는 보호막 상에 형성된 수지 돌기와, 상기 수지 돌기의 표면에 형성되어, 상기 패드와의 전기적 접속부를 갖는 도전막을 구비하고, 하나의 상기 패드에 도전 접속되어 있는 상기 도전막이 상기 상대측 기판에 있어서의 하나의 전기 단자에 도전 접속되어 있는 것을 특징으로 한다.
이 구성에 의하면, 복수의 수지 돌기 중 하나의 수지 돌기에 의한 상대측 단자와의 도전 접속이 불가능하여도, 다른 수지 돌기에 의해 상대측 단자와의 도전 접속을 확보할 수 있다. 따라서, 용장성에 우수한 전자 부품을 제공할 수 있다.
한편, 본 발명의 전기 광학 장치는 상술한 전자 부품이 전기 광학 패널을 구성하는 기판 상 및/또는 회로 기판 상에 실장되어 이루어지는 것을 특징으로 한다.
상술한 전자 부품은 용장성에 우수하므로, 전기적 접속의 신뢰성에 우수한 전기 광학 장치를 제공할 수 있다.
한편, 본 발명의 전자기기는 상술한 전기 광학 장치를 구비하는 것을 특징으로 한다.
이 구성에 의하면, 전기적 접속의 신뢰성에 우수한 전자기기를 제공할 수 있다.
이하, 본 발명의 실시예에 관하여, 도면을 참조하여 설명한다. 또, 이하의 설명에 이용하는 각 도면에서는, 각 부재를 인식 가능한 크기로 하기 위해, 각 부재의 축척을 적절히 변경하고 있다.
(실시예 1)
먼저, 본 발명의 실시예 1에 대하여 설명한다.
도 1은 전기 광학 장치의 일 실시예인 액정 표시 장치를 나타내는 모식도이다. 도시한 액정 표시 장치(100)는 액정 패널(110)과, 전자 부품(액정 구동용 IC칩)(121)을 갖는다. 또한, 필요에 따라, 도시하지 않은 편광판, 반사 시트, 백 라이트 등의 부대 부재가 적당히 마련된다.
(전기 광학 장치)
액정 패널(110)은 유리나 플라스틱 등으로 구성되는 기판(111, 112)을 구비하고 있다. 기판(111)과 기판(112)은 서로 대향 배치되어, 도시하지 않은 밀봉재 등에 의해 서로 접합되어 있다. 기판(111)과 기판(112) 사이에는 도시하지 않은 전기 광학 물질인 액정이 밀봉되어 있다. 기판(111)의 내면 상에는 ITO(Indium Tin Oxide) 등의 투명 도전체로 구성된 전극(111a)이 형성되고, 기판(112)의 내면 상에는 상기 전극(111a)에 대향 배치되는 전극(112a)이 형성되어 있다. 또, 전극(111a) 및 전극(112a)은 직교하도록 배치되어 있다. 그리고, 전극(111a) 및 전극(112a)은 기판 연장부(111T)로 연장되고, 그 단부에는 각각 전극 단자(111bx) 및 전극 단자(111cx)가 형성되어 있다. 또한, 기판 연장부(111T)의 단부 가장자리 근방에는 입력 배선(111d)이 형성되고, 그 내측 단부에도 단자(111dx)가 형성되어 있다.
기판 연장부(111T) 상에는, 미경화 상태(A 스테이지 상태) 혹은 반경화 상태(B 스테이지 상태)의 열경화성 수지로 구성되는 밀봉 수지(122)를 통해, 전자 부품(121)이 실장된다. 이 전자 부품(121)은, 예컨대, 액정 패널(110)을 구동하는 액정 구동용 IC칩이다. 전자 부품(121)의 하면에는 도시하지 않은 다수의 범프가 형성되어 있고, 이들 범프는 기판 연장부(111T) 상의 단자(111bx, 111cx, 111dx)에 각각 도전 접속된다.
또한, 입력 배선(111d)의 외단부에 형성된 입력 단자(111dy)에는, 이방성 도전막(124)을 통해 플렉서블 배선 기판(123)이 실장된다. 입력 단자(111dy)는 플렉서블 배선 기판(123)에 마련된, 각각 대응하는 도시하지 않은 배선에 도전 접속된다. 그리고, 외부로부터 플렉서블 배선 기판(123)을 통해 제어 신호, 영상 신호, 전원 전위 등이 입력 단자(111dy)에 공급되고, 전자 부품(121)에 있어서 액정 구동용의 구동 신호가 생성되어, 액정 패널(110)에 공급되게 되어 있다.
이상과 같이 구성된 본 실시예의 액정 표시 장치(100)에 의하면, 전자 부품(121)을 통해 전극(111a)과 전극(112a) 사이에 적절한 전압이 인가되는 것에 의해, 양 전극(111a, 112a)이 대향 배치되는 화소 부분의 액정을 재배향시켜 광을 변조할 수 있고, 이것에 의해 액정 패널(110) 내의 화소가 배열된 표시 영역에 소망하는 화상을 형성할 수 있다.
도 2는 도 1의 A-A선 측면 단면도이며, 상기 액정 표시 장치(100)에 있어서의 전자 부품(121)의 실장 구조의 설명도이다. 전자 부품(121)의 능동면(도시 하면)에는, IC 측 단자로서 복수의 범프 전극(10)이 마련되고, 그 선단은 상기 기판(111)의 단자(111bx, 111dx)에 직접 도전 접촉되어 있다. 범프 전극(10)과 단자(111bx, 111dx)간의 도전 접촉 부분의 주위에는 열경화성 수지 등으로 구성되는 경화된 밀봉 수지(122)가 충전되어 있다.
(전자 부품)
도 3은 본 실시예에 따른 전자 부품의 전극 구조의 설명도이며, 도 3(a)는 도 2의 B 부분에 상당하는 부분의 확대도이며, 도 3(b)는 전자 부품의 저면도이다. 전자 부품(121)은, 예컨대, 실리콘 기판 상에 적절한 회로 구성을 형성하여 이루어지는 집적 회로 칩이다. 전자 부품(121)의 표면(도시 하면) 상에는, 알루미늄 등으로 구성된 패드(24)가 형성되어 있다. 이 패드(24)는 전자 부품(121)의 가장자리부를 따라 배열 형성되어 있다. 패드(24)의 표면에는, SiN 등의 절연 재료로 이루어지는 패시베이션막 등의 보호막(26)이 형성되어 있다. 그리고, 그 보호막(26)에 형성된 개구(27)에 의해, 패드(24)와의 전기적 접속부(22)가 구성되어 있다.
또한, 보호막(26)의 표면에는, 수지 돌기(12)가 형성되어 있다. 이 수지 돌 기(12)는 폴리이미드 등의 탄성 수지 재료를 보호막(26)의 표면에 코팅하고, 포토리소그래피 등의 패터닝 처리를 행함으로써 형성된다. 또, 회색 마스크를 이용한 포토리소그래피를 행함으로써, 수지 돌기(12)는 반구 형상으로 형성되어 있다. 본 실시예에서는, 접속부(22)에 근접하여 복수의 수지 돌기(12)를 형성한다. 도 3에서는, 접속부(22)를 사이에 두고 양측에 수지 돌기(12a, 12b)가 형성되어 있다.
또한, 수지 돌기(12a, 12b)의 표면에, 도전막(20)이 형성되어 있다. 이 도전막(20)은 Au, Cu, Ni 등의 도전성 금속을 증착이나 스퍼터링 등에 의해 성막하고, 적절한 패터닝 처리를 적용함으로써 구성할 수 있다. 또한, Cu, Ni, Al 등으로 구성된 하지 도전막의 표면을 Au 도금 등으로 더 피복하여, 도전 접촉성을 높이는 것도 가능하다.
상기한 바와 같이, 구성된 수지 돌기(12a, 12b)와 도전막(20)에 의해, 전자 부품(121)의 표면상에 반구 형상의 범프 전극(10a, 10b)이 형성되어 있다. 또, 범프 전극은 반구 형상에 한정되지 않고, 절두 원추(truncated cone) 형상, 절두 각추(truncated pyramid) 형상, 원주 형상, 각주(prism) 형상 등으로 하여도 좋다. 이 경우, 수지 돌기를 상기 각(各) 형상으로 형성하고, 그 표면에 도전막을 형성하면 좋다.
또한, 도전막(20)은 수지 돌기(12a, 12b)의 표면으로부터 접속부(22)에 대하여 연장하여 마련되어 있다. 이에 따라, 하나의 패드(24)에 대하여, 복수의 범프 전극(10a, 10b)이 도전 접속된 상태로 되어있다.
(실장 구조체)
도 4는 본 실시예에 따른 전자 부품의 실장 구조의 설명도이며, 도 2의 B 부분에 있어서의 확대도이다. 전자 부품(121)은 열경화성 수지로 이루어지는 밀봉 수지(122)를 통해, 기판(111)에 실장되어 있다. 전자 부품(121)의 실장은 필름 형상 또는 시트 형상의 밀봉 수지(122)를 기판(111) 상에 배치하고, 그 기판(111) 상에 전자 부품(121)을 가열하면서 가압함으로써 행한다. 그 경우, 전자 부품(121)의 범프 전극(10)이 밀봉 수지(122)를 누르면서 진행하여, 기판(111) 상의 단자(111bx)에 접촉된다. 또한, 전자 부품을 가압함으로써, 수지 돌기(12)가 탄성 변형된다. 그리고, 이 상태로 가열을 계속하여 밀봉 수지(122)를 열경화시키면, 전자 부품(121)과 기판(111)의 상대 위치가 고정되어, 수지 돌기(12)가 탄성 변형된 상태로 유지된다. 이에 따라, 온도 변화에 따라 열경화성 수지(22b)가 열팽창되어도, 범프 전극(10)과 단자(111bx)의 도전 접촉 상태가 유지되므로, 전자 부품(121)을 기판(111)에 대하여 확실하게 도전 접속할 수 있다.
또, 유리 등으로 구성되는 기판(111) 및 ITO 등으로 구성되는 단자(111bx)는 모두 투명하므로, 기판(111)의 이면으로부터 범프 전극(10)의 정부(頂部)와 단자(111bx)의 접촉면을 시인할 수 있다. 또, 범프 전극(10)을 반구 형상으로 형성했으므로, 단자(111bx)와의 접촉에 의해 접촉면이 나타난다. 이 접촉면의 직경은 범프 전극(10)의 탄성 변형량에 비례하여 증감한다. 따라서, 기판(111)의 이면으로부터 접촉면의 유무나 형상, 폭 등을 관찰함으로써, 범프 전극(10)과 단자(111bx)의 접촉 상태를 용이하게 알 수 있다.
그런데, 수지 돌기(12)의 표면에 금속 도전막(20)을 형성한 경우에는, 금속부재의 표면에 금속 도전막을 형성한 경우에 비해, 금속 도전막(20)의 밀착성이 낮게 된다. 가령, 수지 돌기(12)의 표면으로부터 금속 도전막(20)이 박리된 경우에는, 범프 전극(10)과 단자(111bx)의 도전 접속이 불가능하게 될 우려가 있다.
그래서, 도 3에 나타내는 본 실시예의 전자 부품에서는, 하나의 패드(24)에 대해, 복수의 범프 전극(10a, 10b)을 도전 접속하는 구성으로 했다. 또한, 도 4에 나타내는 본 실시예의 실장 구조체에서는, 전자 부품(121)에 있어서의 복수의 범프 전극(10a, 10b)을, 상대측 기판(111)에 있어서의 하나의 단자(111bx)에 도전 접속하는 구성으로 했다. 이 구성에 의하면, 도 3에 나타내는 복수의 범프 전극(10a, 10b) 중 하나의 범프 전극(예컨대, 참조 부호 10a)에 있어 도전막(20)이 박리된 경우에도, 동일 패드(24)로 도전 접속된 다른 범프 전극(예컨대, 참조 부호 10b)에 의해, 도 4에 나타내는 상대측 기판(111)의 단자(111bx)와의 도전 접속을 확보할 수 있다. 따라서, 전자 부품(121)과 상대측 기판(111)의 도전 접속을 확보하는 것이 가능하게 되어, 용장성에 우수한 전자 부품 및 실장 구조체를 제공할 수 있다.
또한, 복수의 범프 전극(10a, 10b)을 상대측 기판(111)에 있어서의 하나의 단자(111bx)에 도전 접속하는 구성으로 했으므로, 도전 접속부의 전기 저항을 감소시키는 것도 가능해진다.
(실시예 2)
다음에, 본 발명의 실시예 2에 대해, 도 5를 이용하여 설명한다.
도 5는 실시예 2에 따른 전자 부품의 전극 구조의 설명도이며, 도 2의 B 부분에 상당하는 부분의 확대도이다. 실시예 2에 따른 전자 부품은 하나의 범프 전극(예컨대, 참조 부호 10a)이 복수의 전기적 접속부(22x, 22y, 22z)에 의해 패드(24)에 도전 접속되어 있는 점에서, 실시예 1과 다르다. 또, 실시예 1과 마찬가지의 구성으로 이루어지는 부분에 대해서는, 동일한 부호를 부여하여 그 상세한 설명을 생략한다.
실시예 2에 관한 전자 부품에서는, 패드(24)의 표면에 형성된 보호막(26)에, 복수의 개구(27)가 형성되어 있다. 이에 따라, 패드(24)에 대한 복수의 접속부(22x, 22y, 22z)가 구성되어 있다.
또한, 보호막(26)의 표면에는, 반구 형상의 수지 돌기(12)가 형성되어 있다. 도 5에서는, 각 접속부(22x, 22y, 22z) 사이에 각각 수지 돌기(12a, 12b)가 배치되어 있다.
또한, 모든 수지 돌기(12a, 12b)의 표면을 덮도록, 하나의 도전막(20)이 형성되어 있다. 그리고, 수지 돌기(12a, 12b)와 도전막(20)에 의해 범프 전극(10a, 10b)이 구성되어 있다.
아울러, 도전막(20)은 수지 돌기(12a, 12b)의 표면으로부터 모든 접속부(22x, 22y, 22z)에 대하여 연장하여 마련되어 있다. 이에 따라, 범프 전극(10a)이 복수의 접속부(22x, 22y, 22z)에 있어 패드(24)로 도전 접속된 상태로 되어있다. 또한, 범프 전극(10b)도 복수의 접속부(22x, 22y, 22z)에 있어 패드(24)로 도전 접속된 상태로 되어있다.
그런데, 상술한 접속부(22x, 22y, 22z)는 패드(24)의 표면에 형성된 절연 재료로 이루어지는 보호막을 개구하여 구성되어 있다. 그 때문에, 접속부에 보호막이 남아 있는 경우 등, 패드(24)의 표면에 절연 재료가 부착되어 있는 경우에는, 접속부에서의 패드(24)와 도전막(20)의 도전 접속이 불가능하게 될 우려가 있다.
그러나, 본 실시예의 전자 부품에서는, 각 범프 전극(10a, 10b)이 복수의 접속부(22x, 22y, 22z)에 있어 패드(24)로 도전 접속되어 있는 구성으로 했다. 이 구성에 의하면, 복수의 접속부 중 하나의 접속부(예컨대, 참조 부호 22x)가 도통 불능으로 된 경우에도, 다른 접속부(예컨대, 참조 부호 22y, 22z)에 의해, 패드(24)와 범프 전극(10a, 10b)의 도전 접속을 확보하는 것이 가능해진다. 그리고, 이 범프 전극(10a, 10b)을 상대측 기판의 단자에 도전 접속함으로써, 전자 부품(121)과 상대측 기판의 도전 접속을 확보할 수 있다. 따라서, 용장성에 우수한 전자 부품 및 실장 구조체를 제공할 수 있다.
(실시예 3)
다음에, 본 발명의 실시예 3에 대해, 도 6을 이용하여 설명한다.
도 6은 실시예 3에 따른 전자 부품의 전극 구조의 설명도이며, 도 6(a)는 도 2의 B 부분에 상당하는 부분의 확대도이며, 도 6(b)는 전자 부품의 저면도이다. 실시예 3에 따른 전자 부품은 수지 돌기(12; 12r, 12s)가 선형으로 연속하는 돌기 스트립에 형성되어 있는 점, 및 도전막(20)이 복수로 분리 형성(20a, 20b)되고, 각각 패드(24)에 도전 접속되어 있는 점에서, 실시예 1 및 실시예 2와 다르다. 또, 실시예 1 및 실시예 2와 마찬가지의 구성으로 되는 부분에 대해서는, 동일한 부호를 부여하여 그 상세한 설명을 생략한다.
실시예 3에 따른 전자 부품에는, 수지 돌기(12r, 12s)가 패드(24)의 배열 방향을 따라 선형으로 연속하는 돌기 스트립으로 형성되어 있다. 이 수지 돌기(12r, 12s)의 연속 방향과 수직인 방향에서의 단면은 반원 형상으로 되어 있다. 이러한 돌기 스트립의 수지 돌기는 반구 형상의 수지 돌기에 비해, 높이를 정밀하게 형성할 수 있다. 그 때문에, 돌기 스트립의 수지 돌기(12r, 12s)를 이용하여 범프 전극을 형성함으로써, 전기적 접속의 신뢰성에 우수한 전자 부품으로 할 수 있다.
그리고, 수지 돌기(12r, 12s)의 양측에는 보호막(26)의 개구가 형성되고, 패드(24)와의 접속부(22w, 22x, 22y, 22z)가 구성되어 있다.
또한, 실시예 3에 따른 전자 부품에서는, 도전막이 복수로 분리되어, 도전막(20a, 20b)이 형성되어 있다. 각 도전막은 수지 돌기(12r, 12s)의 표면에 형성되어 있다. 이 수지 돌기(12r, 12s)와 도전막(20a, 20b)에 따라, 범프 전극(10a, 10b)이 구성되어 있다.
또한, 각 도전막(20a, 20b)은 수지 돌기(12r, 12s)의 표면으로부터, 당해 수지 돌기의 양측에 배치된 접속부(22w, 22x, 22y, 22z)에 연장해서 마련되어 있다. 이에 따라, 실시예 2와 마찬가지로, 하나의 범프 전극(10a)이 복수의 접속부(22w, 22x)에서 패드(24)에 도전 접속된 상태로 되어있다. 또한, 하나의 범프 전극(10b)도 복수의 접속부(22y, 22z)에서 패드(24)에 도전 접속된 상태로 되어있다.
그리고, 전자 부품(121)에 형성된 복수의 범프 전극(10a, 10b)을 상대측 기 판(111)에 있어서의 하나의 단자(111bx)에 도전 접속한다(도 4 참조).
그런데, 실시예 1에서 설명한 바와 같이, 수지 돌기(12)의 표면에 금속 도전막(20)을 형성한 경우에는, 금속 도전막(20)의 밀착성이 낮아지어, 수지 돌기(12)의 표면으로부터 금속 도전막(20)이 박리될 우려가 있다. 그러나, 실시예 3의 전자 부품에서는, 서로 분리된 복수의 도전막(20a, 20b)을 수지 돌기(12r, 12s)의 표면에 마련하는 구성으로 했다. 아울러, 전자 부품에 있어서의 복수의 범프 전극(10a, 10b)을, 상대측 기판(111)에 있어서의 하나의 단자(111bx)에 도전 접속하는 구성으로 한다(도 4 참조). 이에 따라, 하나의 도전막(예컨대, 참조 부호 20a)이 수지 돌기로부터 박리되어도, 같은 패드(24)에 도전 접속된 다른 도전막(예컨대, 참조 부호 20b)에 의해, 상대측 기판의 단자와의 도전 접속을 확보할 수 있다. 따라서, 전자 부품과 상대측 기판의 도전 접속을 확보하는 것이 가능하게 되어, 용장성에 우수한 전자 부품 및 실장 구조체를 제공할 수 있다.
또한, 실시예 2에서 설명한 바와 같이, 접속부에서의 패드(24)의 표면에 절연 재료가 부착되어 있는 경우에는, 패드(24)와 도전막(20)의 도전 접속이 불가능하게 될 우려가 있다. 그러나, 실시예 3의 전자 부품에서는, 각 범프 전극(예컨대, 참조 부호 10a)이 복수의 접속부(예컨대, 참조 부호 22w, 22x)에 있어 패드(24)에 도전 접속되어 있는 구성으로 했다. 이 구성에 의하면, 복수의 접속부 중 하나의 접속부(예컨대, 참조 부호 22w)가 도통 불능으로 된 경우에도, 다른 접속부(예컨대, 참조 부호 22x)에 의해, 패드(24)와 범프 전극(10a)의 도전 접속을 확보하는 것이 가능해진다. 그리고, 이 범프 전극(10a)을 상대측 기판의 단자에 도전 접속함으로써, 전자 부품과 상대측 기판의 도전 접속을 확보할 수 있다. 따라서, 용장성에 우수한 전자 부품 및 실장 구조체를 제공할 수 있다.
또, 도 6에 나타내는 실시예 3에서는, 수지 돌기(12r, 12s)가 패드(24)의 배열 방향을 따라 선형으로 연속하는 돌기 스트립으로 형성되어 있지만, 도 7에 나타내는 바와 같이, 도전막(20a, 20b)이 존재하지 않는 부분의 수지 돌기(12r, 12s)를 제거하여, 각각의 돌기를 분리하여도 좋다. 구체적으로는, 우선 실시예 3과 마찬가지로, 수지 돌기(12r, 12s)를 돌기 스트립으로 형성하고, 그 표면에 복수의 도전막(20a, 20b)을 형성한다. 다음에, O2 가스를 처리 가스로 하는 플라즈마 에칭을 한다. 금속 재료로 이루어지는 도전막(20a, 20b)은 수지 재료에 비해 건식 에칭하기 어렵기 때문에, 도전막(20a, 20b)의 비형성 영역에서의 수지 돌기(12r, 12s)만을 선택적으로 제거하는 것이 가능해진다.
그런데, 도 4에 나타내는 바와 같이, 전자 부품(121)은 열경화성 수지로 이루어지는 밀봉 수지(122)를 통해 기판(111)에 실장한다. 그 때, 미리 돌기 스트립의 수지 돌기의 일부를 제거해 두면, 밀봉 수지(122)의 흐름을 확보할 수 있다. 이에 따라, 전자 부품(121)을 상대측 기판(111)에 대하여 확실하게 실장할 수 있다.
(전자기기)
도 8은 본 발명에 따른 전자기기의 일례를 나타내는 사시도이다. 이 도면에 나타내는 휴대 전화(1300)는 상술한 전기 광학 장치를 작은 크기의 표시부(1301)로 구비하고, 복수의 조작 버튼(1302), 수화구(1303) 및 송화구(1304)를 구비하여 구성되어 있다.
상술한 전기 광학 장치는 상기 휴대 전화에 한하지 않고, 전자책, 퍼스널 컴퓨터, 디지털 스틸 카메라, 액정 텔레비전, 뷰파인더형 또는 모니터 직시형 비디오 테이프 레코더, 카 네비게이션 장치, 호출기, 전자 수첩, 전자 계산기, 워드 프로세서, 워크 스테이션, 화상 전화, POS단말, 터치 패널을 구비한 기기 등등의 화상 표시 수단으로서 적합하게 이용할 수 있고, 어느 경우에도 전기적 접속의 신뢰성에 우수한 전자기기를 제공할 수 있다.
또, 본 발명의 기술 범위는, 상술한 각 실시예에 한정되는 것이 아니라, 본 발명의 취지를 일탈하지 않는 범위에서, 상술한 실시예에 여러 가지 변경을 가한 것을 포함한다. 즉, 각 실시예에서 취한 구체적인 재료나 구성 등은 단지 일례에 지나지 않으므로, 적절한 변경이 가능하다.
본 발명에 따르면, 용장성에 우수한 전자 부품 및 실장 구조체를 제공할 수 있고, 또한, 전기적 접속의 신뢰성에 우수한 전기 광학 장치 및 전자기기를 제공할 수 있다.

Claims (10)

  1. 능동면에 형성된 패드와, 상기 패드의 표면에 형성된 절연막과, 상기 절연막 상에 형성된 수지 돌기(resin bump)와, 상기 수지 돌기의 표면에 형성되고, 또한 상기 패드와 전기적으로 접속되는 도전막을 구비하는 전자 부품으로서,
    하나의 상기 패드에 대하여, 복수의 상기 수지 돌기가 형성되고, 또한 상기 절연막은 적어도 상기 수지 돌기가 형성되는 영역보다 넓은 영역에 형성되고,
    상기 수지 돌기 사이에서, 상기 패드와 상기 도전막 사이에 상기 절연막이 형성되고,
    상기 패드가 상기 도전막을 통해 상대측 기판에 도전 접속되는
    것을 특징으로 하는 전자 부품.
  2. 제 1 항에 있어서,
    상기 수지 돌기에서, 상기 절연막의 개구가 형성되어, 상기 패드와 상기 도전막이 전기적으로 접속되는 것을 특징으로 하는 전자 부품.
  3. 제 1 항에 있어서,
    상기 수지 돌기 사이 이외의 영역에서, 상기 절연막의 개구가 형성되어, 상기 패드와 상기 도전막이 전기적으로 접속되는 것을 특징으로 하는 전자 부품.
  4. 제 1 항에 있어서,
    상기 수지 돌기 사이에서, 상기 절연막의 개구가 복수 형성되고, 상기 패드와 상기 도전막이 전기적으로 접속되는 것을 특징으로 하는 전자 부품.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 수지 돌기는 선형으로 연속하는 돌기 스트립(linear convex strip)으로 형성되어 있는 것을 특징으로 하는 전자 부품.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 수지 돌기는 선형으로 연속하는 돌기 스트립으로 형성된 후, 상기 복수의 도전막의 형성 영역에만 분리하여 형성되어 있는 것을 특징으로 하는 전자 부품.
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 수지 돌기는 반구 형상으로 형성되어 있는 것을 특징으로 하는 전자 부품.
  8. 전자 부품이 상대측 기판에 실장되어 이루어지는 실장 구조체로서,
    능동면에 형성된 패드와, 상기 패드의 표면에 형성된 절연막과, 상기 절연막 상에 형성된 수지 돌기와, 상기 수지 돌기의 표면에 형성되고, 또한 상기 패드와 전기적으로 접속되는 도전막을 구비하고,
    상기 패드에 대하여 복수의 상기 수지 돌기가 형성되고, 또한 상기 절연막은 적어도 상기 수지 돌기가 형성되는 영역보다 넓은 영역에 형성되고,
    상기 수지 돌기 사이에서, 상기 패드와 상기 도전막 사이에 상기 절연막이 형성되고,
    상기 패드가 상기 도전막을 통해 상대측 기판에서의 전기 단자에 도전 접속되는 것
    을 특징으로 하는 실장 구조체.
  9. 청구항 1 내지 청구항 4 중 어느 한 항에 기재된 전자 부품이 전기 광학 패널을 구성하는 기판 상에 실장되어 이루어지는 것을 특징으로 하는 전기 광학 장치.
  10. 청구항 9에 기재된 전기 광학 장치를 구비하는 것을 특징으로 하는 전자기기.
KR1020050030905A 2004-04-16 2005-04-14 전자 부품, 실장 구조체, 전기 광학 장치 및 전자기기 KR100699666B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004121645A JP3873986B2 (ja) 2004-04-16 2004-04-16 電子部品、実装構造体、電気光学装置および電子機器
JPJP-P-2004-00121645 2004-04-16

Publications (2)

Publication Number Publication Date
KR20060045689A KR20060045689A (ko) 2006-05-17
KR100699666B1 true KR100699666B1 (ko) 2007-03-23

Family

ID=34940754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050030905A KR100699666B1 (ko) 2004-04-16 2005-04-14 전자 부품, 실장 구조체, 전기 광학 장치 및 전자기기

Country Status (6)

Country Link
US (1) US7166920B2 (ko)
EP (1) EP1587142A1 (ko)
JP (1) JP3873986B2 (ko)
KR (1) KR100699666B1 (ko)
CN (1) CN1683961A (ko)
TW (1) TWI263251B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006112383A1 (ja) * 2005-04-14 2006-10-26 Matsushita Electric Industrial Co., Ltd. 電子回路装置およびその製造方法
JP4221606B2 (ja) 2005-06-28 2009-02-12 セイコーエプソン株式会社 半導体装置の製造方法
JP4284544B2 (ja) 2005-06-29 2009-06-24 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4269173B2 (ja) 2005-07-06 2009-05-27 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4224717B2 (ja) 2005-07-11 2009-02-18 セイコーエプソン株式会社 半導体装置
JP4645832B2 (ja) * 2005-08-02 2011-03-09 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4708148B2 (ja) 2005-10-07 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
JP4305667B2 (ja) 2005-11-07 2009-07-29 セイコーエプソン株式会社 半導体装置
JP4862390B2 (ja) * 2005-12-20 2012-01-25 セイコーエプソン株式会社 電子基板の製造方法
JP4887948B2 (ja) * 2006-07-10 2012-02-29 セイコーエプソン株式会社 半導体装置及び半導体モジュール
US7514799B2 (en) * 2006-07-26 2009-04-07 Lotes Co., Ltd. Connecting structure used in a chip module
JP4273356B2 (ja) * 2007-02-21 2009-06-03 セイコーエプソン株式会社 半導体装置の製造方法
JP4572376B2 (ja) * 2007-07-30 2010-11-04 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
JP4353289B2 (ja) 2007-08-20 2009-10-28 セイコーエプソン株式会社 電子デバイス及び電子機器
TWI329221B (en) * 2007-09-04 2010-08-21 Au Optronics Corp Touch panel
JP4645635B2 (ja) * 2007-11-02 2011-03-09 セイコーエプソン株式会社 電子部品
JP4462332B2 (ja) * 2007-11-05 2010-05-12 セイコーエプソン株式会社 電子部品
TWI377632B (en) * 2008-03-27 2012-11-21 Taiwan Tft Lcd Ass Contact structure and forming method thereof and connecting structure thereof
TWI364146B (en) * 2008-03-27 2012-05-11 Taiwan Tft Lcd Ass Contact structure and connecting structure
US8421979B2 (en) * 2008-07-28 2013-04-16 Sharp Kabushiki Kaisha Display panel and display device including the same
JP2010093674A (ja) * 2008-10-10 2010-04-22 Epson Toyocom Corp 圧電デバイス及び圧電基板の製造方法
KR101185859B1 (ko) 2010-10-19 2012-09-25 에스케이하이닉스 주식회사 반도체 패키지용 범프, 상기 범프를 갖는 반도체 패키지 및 적층 반도체 패키지
KR101594484B1 (ko) * 2012-11-20 2016-02-16 제일모직주식회사 이방성 도전 필름 및 반도체 장치
CN105259720B (zh) * 2015-10-23 2018-11-27 深超光电（深圳）有限公司 阵列基板以及使用该阵列基板的显示面板
KR102581793B1 (ko) 2016-09-01 2023-09-26 삼성디스플레이 주식회사 회로 기판, 이를 포함하는 표시 장치 및 회로 기판의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH027435A (ja) 1988-06-25 1990-01-11 Nec Corp 金属パンプ電極を有する半導体装置
JPH02272737A (ja) * 1989-04-14 1990-11-07 Citizen Watch Co Ltd 半導体の突起電極構造及び突起電極形成方法
JPH05251455A (ja) * 1992-03-04 1993-09-28 Toshiba Corp 半導体装置
JP2809088B2 (ja) * 1994-01-31 1998-10-08 カシオ計算機株式会社 半導体装置の突起電極構造およびその突起電極形成方法
US5427382A (en) * 1994-05-09 1995-06-27 Pate; Elvis O. Repair kit for three-dimensional animal targets
US5707902A (en) * 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
TW324847B (en) * 1996-12-13 1998-01-11 Ind Tech Res Inst The structure of composite bump
JPH11233545A (ja) * 1997-11-10 1999-08-27 Citizen Watch Co Ltd 半導体装置とその製造方法
KR20020011440A (ko) * 1999-06-17 2002-02-08 마이클 골위저, 호레스트 쉐퍼 가요성 접점을 구비한 전자 소자 및 그 전자 소자의 제조방법
JP2001110831A (ja) 1999-10-07 2001-04-20 Seiko Epson Corp 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP4362996B2 (ja) * 2001-08-22 2009-11-11 富士ゼロックス株式会社 格子状配列構造の圧電／電歪アクチュエータ及びその製造方法
JP2003068777A (ja) 2001-08-28 2003-03-07 Sharp Corp 粘性物質転写装置および粘性物質転写方法
JP3969295B2 (ja) 2002-12-02 2007-09-05 セイコーエプソン株式会社 半導体装置及びその製造方法と回路基板及び電気光学装置、並びに電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
05877556

Also Published As

Publication number Publication date
JP3873986B2 (ja) 2007-01-31
KR20060045689A (ko) 2006-05-17
EP1587142A1 (en) 2005-10-19
TWI263251B (en) 2006-10-01
CN1683961A (zh) 2005-10-19
US7166920B2 (en) 2007-01-23
TW200535921A (en) 2005-11-01
US20050230773A1 (en) 2005-10-20
JP2005310815A (ja) 2005-11-04

Similar Documents

Publication Publication Date Title
KR100699666B1 (ko) 전자 부품, 실장 구조체, 전기 광학 장치 및 전자기기
KR100729885B1 (ko) 반도체 장치, 회로 기판, 전기 광학 장치 및 전자기기
KR100754575B1 (ko) 반도체 장치 및 그의 제조 방법과 회로 기판
JP4784304B2 (ja) 電子部品、電子部品の製造方法、回路基板及び電子機器
JP3933094B2 (ja) 電子部品の実装方法
KR100747960B1 (ko) 전자 부품, 전기 광학 장치 및 전자기기
KR20040088347A (ko) 전기 광학 장치, 이 전기 광학 장치를 구비한 전자 기기,및 이 전기 광학 장치의 제조 방법
JP2007165745A (ja) 実装構造体、電気光学装置及び電子機器
US6720205B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
JP2000183112A (ja) 半導体チップの実装構造、液晶装置及び電子機器
JP4656191B2 (ja) 半導体装置の製造方法
JP4655052B2 (ja) 半導体装置、回路基板、電気光学装置および電子機器
JP4577375B2 (ja) 電気光学装置及び電子機器
JP2009049224A (ja) 半導体装置、電子モジュール及び電子機器
JP3088514B2 (ja) Ｉｃカード用液晶表示装置
JP2005108997A (ja) 半導体素子の実装方法、電気光学装置の製造方法、電気光学装置、および電気光学装置を搭載した電子機器
JP2009049154A (ja) 半導体装置、実装構造体、電気光学装置、電子機器
JP2008219049A (ja) 半導体装置、半導体装置の製造方法、回路基板、電気光学装置、電子機器
JPH06139823A (ja) 異方性導電接続部材および端子の接続構造
JP2006173332A (ja) 半導体装置、半導体装置の製造方法及び半導体装置を用いた電子装置
JPH11249160A (ja) 液晶表示装置およびそれを利用した電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200303

Year of fee payment: 14