KR100747960B1 - 전자 부품, 전기 광학 장치 및 전자기기 - Google Patents

전자 부품, 전기 광학 장치 및 전자기기 Download PDF

Info

Publication number
KR100747960B1
KR100747960B1 KR1020060003868A KR20060003868A KR100747960B1 KR 100747960 B1 KR100747960 B1 KR 100747960B1 KR 1020060003868 A KR1020060003868 A KR 1020060003868A KR 20060003868 A KR20060003868 A KR 20060003868A KR 100747960 B1 KR100747960 B1 KR 100747960B1
Authority
KR
South Korea
Prior art keywords
resin
electronic component
substrate
chip
chip substrate
Prior art date
Application number
KR1020060003868A
Other languages
English (en)
Other versions
KR20060083156A (ko
Inventor
히로키 가토
슈이치 다나카
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060083156A publication Critical patent/KR20060083156A/ko
Application granted granted Critical
Publication of KR100747960B1 publication Critical patent/KR100747960B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

본 발명은 양호한 수지의 배출성을 구비하면서, 플라즈마 처리를 불필요하게 하는 신뢰성이 높은 전자 부품, 전기 광학 장치 및 전자기기를 제공하기 위한 것으로, 직사각형 형상의 칩 기판(50)의 능동면(50A) 쪽에 마련된 패드(24)와, 칩 기판(50)에 있어서의 주변의 각 변을 따라 마련된 수지 돌기(12)와, 패드(24)에 전기적으로 접속하고, 또한 수지 돌기(12)의 표면에 이르는 도전막(20)으로 형성된 도전부(10)를 구비한 전자 부품(121)이다. 그리고, 수지 돌기(12)는 선 형상으로 연속하는 돌출 구조체로 이루어지고, 칩 기판(50)의 적어도 한 변에는, 복수의 수지 돌기(12)가 이 변의 중앙부에 극간 S를 형성하도록 마련되어 이루어진다.

Description

전자 부품, 전기 광학 장치 및 전자기기{ELECTRONIC COMPONENT, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC APPARATUS}
도 1은 실시예 1에 따른 전자 부품의 평면도,
도 2는 도 1에 있어서의 A 부분의 주요부 확대도,
도 3은 도 2에 있어서의 A-A선에 의한 전자 부품의 측단면도,
도 4는 실시예 1에 따른 전자 부품의 실장 구조의 설명도,
도 5는 실시예 2에 따른 전자 부품의 평면도,
도 6은 실시예 3에 따른 전자 부품의 평면도,
도 7은 액정 표시 장치를 모식적으로 나타내는 사시도,
도 8은 휴대 전화를 나타내는 사시도이다.
도면의 주요 부분에 대한 부호의 설명
10 : 범프 전극(도전부) 12 : 수지 돌기
20 : 도전막 24 : 패드
50 : 칩 기판 50A : 능동면
100 : 액정 표시 장치(전기 광학 장치)
110 : 액정 패널(전기 광학 패널)
121 : 전자 부품 300 : 휴대 전화(전자기기)
본 발명은 전자 부품, 전기 광학 장치 및 전자기기에 관한 것이다.
종래로부터, 각종 전자기기에 탑재되는 회로 기판이나 액정 표시 장치 등에 있어, 반도체 IC 등의 전자 부품을 실장하는 기술이 이용되고 있다. 예컨대, 액정 표시 장치에는, 액정 패널을 구동하기 위한 액정 구동용의 IC칩(전자 부품)이 실장된다. 이 IC칩은 액정 패널을 구성하는 유리 기판에 직접 실장되는 경우도 있고, 또한, 액정 패널에 실장되는 플렉서블 기판(FPC) 상에 실장되는 경우도 있다. 그런데, 최근은 전자기기의 소형화에 따라, 이들에 실장되는 IC칩의 소형화나 협소 피치화 등이 요망되고 있다.
예컨대, 반도체 소자가 형성된 IC칩의 능동면 상에, 전극에 접속하는 도전막으로 덮인 수지 돌기를 마련함으로써, 수지의 탄성력을 가진 압접 접합에 의해, 열 스트레스를 완화한 IC칩의 고신뢰성화를 도모할 수 있다. 여기서, 상기 수지 돌기 사이를 플라즈마 처리를 이용하여 제거하는 것에 의해, 상기 수지 돌기의 협소 피치화를 도모하는 기술이 있다(예컨대, 특허 문헌 1 참조).
그러나, 상기한 수지 돌기를 형성할 때에 플라즈마 처리를 이용하면, 플라즈마에 의한 안테나비(antenna 比)의 문제로부터, IC칩 상에 형성된 배선 부분이 대 전(차지 업(up))하는 것에 의해, 트랜지스터의 특성을 변화시킨다. 이와 같이, 트랜지스터 특성이 변화되면, IC칩의 불량, 양품률을 저하시킬 우려가 있다.
그래서, IC칩을 구성하는 칩 기판의 능동면 쪽의 네 변에 있어서의 각 변을 따라 선 형상으로 연속한 수지 돌기를 마련하고, 이 수지 돌기의 표면상에 IC칩의 패드에 접속하는 도전막으로 이루어지는 복수의 도전부를 마련한다. 이와 같이 하여, 상기 수지 돌기 사이를 형성하는 플라즈마 처리를 행하지 않고, 복수의 상기 도전부에 의해 협소 피치화를 도모한 방법이 고려된다. 또, 상기 수지 돌기는 상기 IC칩의 네 코너로 되는 단부에만 극간이 마련된 상태로 되어있다.
(특허 문헌 1) 일본 공개 특허 공보 제2004-186333호
그런데, 이러한 선 형상으로 연속하는 수지 돌기를 구비한 IC칩을 기판 상에 실장할 때에는, 일반적으로는 상기 수지 돌기의 두께보다 두꺼운 수지를 상기 기판의 실장면에 마련한 후, 상기 IC칩을 기판 상에 압착·가열하면서 실장한다. 그렇게 하면, 상기 IC칩에 마련된 수지 돌기가 상기 수지를 밀어내게 된다. 따라서, 밀려난 수지는 상술한 수지 돌기 사이의 극간으로부터 IC칩의 외부로 배출되게 된다.
이와 같이 하여, 상기 IC칩이 기판 상에 압착됨으로써, 상기 수지 돌기는 찌부러진 상태로 상기 기판의 전극과 도전되게 되고, 이 상태로 상기 수지를 경화시키는 것에 의해 IC칩은 기판 상에 실장된다.
그러나, 상기 수지 돌기 사이의 극간이 마련된 칩 기판의 단부에 비해, 상기 수지 돌기 사이의 극간이 없는 칩 기판 주변의 중앙부는 수지를 양호하게 배출할 수 없다. 즉, 상기 수지 돌기 사이의 극간이 마련된 칩 기판의 단부에서는, 상기한 칩 기판의 중앙부에 비해 상기 수지의 배출량이 많아진다. 이와 같이, 상기 칩 기판의 주변을 따라 마련된 수지 돌기는 중앙부와 단부에서 수지의 배출성이 다르기 때문에, 상기 수지 돌기를 균일하게 찌부러뜨릴 수 없다. 따라서, IC칩을 기판 상에 실장할 때에, IC칩의 위치에 의해 도통성이 변화되므로, 이 IC칩의 신뢰성을 얻는 것이 어려웠다.
본 발명은 상기한 사정에 감안해서 이루어진 것으로, 그 목적으로 하는 바는, 양호한 수지의 배출성을 구비하면서, 플라즈마 처리를 필요로 하지 않는 신뢰성이 높은 전자 부품, 전기 광학 장치 및 전자기기를 제공하는 것에 있다.
본 발명의 전자 부품은 직사각형 형상의 칩 기판의 능동면 쪽에 마련된 패드와, 상기 칩 기판에 있어서의 주변의 각 변을 따라 마련된 수지 돌기와, 상기 패드에 전기적으로 접속하고, 또한 상기 수지 돌기의 표면에 이르는 도전막으로부터 형성된 도전부를 구비한 전자 부품으로서, 상기 수지 돌기는 선 형상으로 연속하는 돌출 구조체로 이루어지고, 상기 칩 기판의 적어도 한 변에는, 복수의 상기 수지 돌기가 이 변의 중앙부에 극간을 형성하도록 하여 마련되어 이루어지는 것을 특징으로 한다.
본 발명의 전자 부품에 의하면, 예컨대, 수지 돌기의 두께보다 두꺼운 수지를 통해, 기판 상에 전자 부품이 실장되는 경우에, 상기 수지 돌기가 상기 수지를 밀어내면서 찌부러뜨림으로써, 상기 기판의 접속 단자와 상기 수지 돌기의 표면에 마련된 도전부가 도통된 것으로 된다. 이 때, 칩 기판의 적어도 한 변에는, 복수의 상기 수지 돌기가 이 변의 중앙부에 극간을 형성하도록 하여 마련되므로, 상기 수지는 상기 수지 돌기의 극간으로부터 배출되게 된다. 따라서, 상기 전자 부품의 중앙부에서의 수지의 배출성을 향상시키고, 상기 칩 기판의 중앙부 및 단부에서 균일하게 수지를 배출할 수 있다. 따라서, 상기 수지 돌기가 균일하게 찌부러지는 것으로 되어, 상기 도전부와 상기 접속 단자의 밀착성이 높아져, 신뢰성이 높은 전자 부품으로 된다.
또한, 상기 수지 돌기를, 예컨대, 포토리소그래피법 등의 패터닝 처리로 형성하는 것에 의해, 플라즈마 처리를 필요로 하지 않고, 플라즈마 처리에 의한 전자 부품의 트랜지스터 특성의 변화를 방지하는 것에 의해, 신뢰성이 높은 전자 부품으로 된다.
또한, 상기 전자 부품에 있어서는, 상기 칩 기판에 있어서의 주변의 각 변을 따라, 복수의 상기 수지 돌기가 각 변의 중앙부에 극간을 형성하도록 하여 마련되어 이루어지는 것이 바람직하다.
이와 같이 하면, 상술한 바와 같이, 전자 부품을 실장했을 때에, 칩 기판의 주변으로부터 수지를 확실히 수지를 배출하는 것에 의해, 수지의 배출성을 향상시켜 전자 부품을 상기한 상대쪽 기판에 실장할 수 있다. 따라서, 전자 부품의 신뢰 성이 보다 높은 것으로 된다.
또한, 상기 전자 부품에 있어서는, 상기 수지 돌기는 상기 칩 기판의 주변과 직교하는 방향으로 복수 열 마련되어 이루어지는 것이 바람직하다.
이와 같이 하면, 패드에 접속하는 도전부의 수를 늘릴 수 있어, 전자 부품을 실장했을 때에, 하나의 도전부가 도통 불능으로 된 경우에도, 다른 도전부에 의해 상기한 상대쪽 기판의 단자와 도통될 수 있다. 따라서, 전자 부품의 실장 시의 신뢰성이 보다 높은 것으로 된다.
또한, 상기 전자 부품에 있어서는, 상기 수지 돌기는 상기 칩 기판의 주변을 따라, 지그재그 형상으로 배치되어 이루어지는 것이 바람직하다.
이와 같이 하면, 수지 돌기 및 이 수지 돌기의 표면상에 형성된 도전부의 수를 변화시키지 않고, 수지 돌기의 단부 사이의 극간을 크게 할 수 있어, 상술한 전자 부품의 실장 시의 수지의 배출성을 향상시킨 것으로 된다.
또한, 상기 전자 부품에 있어서는, 상기 수지 돌기는 상기 칩 기판의 주변과 직교하는 방향에 대하여, 상기 수지 돌기의 단부의 일부가 겹치도록 마련되어 이루어지는 것이 바람직하다.
그런데, 상기 수지 돌기의 단부를 겹치지 않도록 하여 칩 기판 상에 배치한 경우, 상기 수지 돌기의 간격에는, 상기 도전부를 형성할 수 없다. 그래서, 본 발명을 채용하면, 상기 칩 기판의 주변과 직교하는 방향에 대하여, 수지 돌기의 단부의 중첩부를 구비하고 있으므로, 이 중첩부 상에는 도전부가 형성된 것으로 된다. 따라서, 상기 수지 돌기의 간격의 수를 감소시키지 않고, 수지 돌기를 효과적으로 이용하면서, 상술한 전자 부품 실장 시의 수지의 배출성을 유지할 수 있다.
본 발명의 전기 광학 장치에 의하면, 상기한 전자 부품은 전기 광학 패널을 구성하는 기판 상 및 회로 기판 상의 적어도 한쪽에 실장되어 이루어지는 것을 특징으로 한다.
본 발명의 전기 광학 장치에 의하면, 상술한 바와 같이, 양호한 도통성을 구비하여, 플라즈마 처리를 불필요로 하는 신뢰성이 높은 전자 부품을 구비하고 있으므로, 이것을 구비하는 전기 광학 장치도 신뢰성이 높은 것으로 된다.
본 발명의 전자기기에 의하면, 상기한 전기 광학 장치를 구비하는 것을 특징으로 한다.
본 발명의 전자기기에 의하면, 상술한 신뢰성이 높은 전기 광학 장치를 구비하고 있으므로, 이것을 구비하는 전자기기도 신뢰성이 높은 것으로 된다.
이하, 본 발명의 전자 부품, 전기 광학 장치 및 전자기기에 대하여 설명한다.
우선 처음에, 본 발명의 전자 부품에 있어서의 실시예 1에 대하여 설명한다. 도 1은 본 실시예에 있어서의 전자 부품(121)의 평면도이다.
도 1에 나타내는 바와 같이, 전자 부품(121)은, 예컨대, 실리콘으로 이루어지는 직사각형 형상의 칩 기판(50)과, 이 칩 기판(50)의 집적 회로가 형성된 능동면(50A) 쪽에 마련된 알루미늄 등으로 구성되는 직사각형 형상의 패드(24)를 구비한 것이다. 또한, 상기 패드(24)는 도 1 중 쇄선으로 나타내는 바와 같이, 전자 부품(121)의 외주 가장자리부를 따라 복수 배치되어 있다. 그리고, 상기 칩 기판(50)에는, 이 칩 기판(50)의 능동면(50A) 쪽에서의 네 변(주변)의 각 변을 따라, 선 형상으로 연속하는 돌출 구조체로 이루어지는 수지 돌기(12)가 형성되는 것으로 되어 있다. 상기 수지 돌기(12)의 표면에는, 상기 패드(24)에 전기적으로 접속되는 도전막(20)이 형성되어 있다. 그리고, 이 도전막(20)과 상기 수지 돌기(12)로부터 후술하는 범프 전극(도전부)(10)이 구성되는 것으로 되어 있다.
상기 수지 돌기(12)는 상기 칩 기판(50)의 각 변의 중앙부에 극간을 형성하도록 마련된다. 또한, 상기 수지 돌기(12)는 상기 칩 기판(50)의 각 변을 따라 형성되어 있으므로, 칩 기판(50)의 각 변의 단부에는 반드시 극간이 형성된 상태로 되어있다.
구체적으로 본 실시예에서는, 상기 수지 돌기(12)는 상기 각 패드(24) 상에 마련되고, 상기 패드(24)의 배열 방향을 따라 배치되어 있다. 따라서, 인접하는 패드(24) 상에 형성된 상기 수지 돌기(12) 사이에는, 이 칩 기판(50)의 외변에 직교하는 방향에 대하여 극간 S가 발생한 것으로 된다. 따라서, 도 1에 나타내는 바와 같이, 상기 수지 돌기(12)가 상기 칩 기판(50)의 네 변의 각 변의 중앙부에 극간 S를 형성하도록 하여 배치되는 것으로 된다.
또한, 본 실시예의 수지 돌기(12)는 상기 칩 기판(50)의 각 변과 직교하는 방향에 대하여 2열 형성되어 있다.
또, 상기 수지 돌기(12)를 상기 패드(24) 상에 항상 형성할 필요는 없고, 상기 칩 기판(50)의 외변의 중앙부에 적어도 극간 S를 생기게 하도록 하여 배치되어 있으면, 예컨대, 각 변을 따라 인접하는 패드(24) 상에 형성하여도 좋다. 또한, 상기 칩 기판(50)의 네 변을 따라, 마찬가지로 해서 각 변의 중앙부에 극간을 형성하도록 하여 복수의 수지 돌기(12)가 형성되어 있지만, 적어도 한 변에 대하여 상기한 수지 돌기(12)를 형성하면 후술하는 수지의 배출성은 충분해진다.
도 2는 도 1에서의 1점 쇄선 A로 나타내는 부분에서의 상기 전자 부품(121)의 전극 구조의 주요부 확대도이다. 또한, 도 3은 도 2에서의 A-A선에 의한 전자 부품(121)의 측단면도이다.
도 3에 나타내는 바와 같이, 상기 패드(24)의 표면에는, 예컨대, SiN 등의 절연 재료로 이루어지는 패시베이션막 등의 보호막(26)이 형성되어 있다. 그리고, 그 보호막(26)에 형성된 개구에 의해, 패드(24)와의 전기적 접속을 가능하게 하는 접속부(22w, 22x, 22y, 22z)가 구성되어 있다.
그리고, 상기 보호막(26)의 표면에는, 수지 돌기(12)가 형성되는 것으로 되어 있다. 본 실시예에서는, 상술한 바와 같이, 패드(24) 상에 2열의 수지 돌기(12r, 12s)가 형성되어 있다. 이 수지 돌기(12r, 12s)는, 예컨대, 폴리이미드 등의 탄성 수지 재료를 보호막(26)의 표면에 코팅하고, 포토리소그래피 등의 패터닝 처리를 하는 것에 의해 형성되어 있다. 또, 본 실시예에서는 회색 마스크를 이용한 포토리소그래피를 행하는 것에 의해, 수지 돌기(12r, 12s)는 반구 형상으로 형성된 것으로 되어 있다. 이와 같이 하여, 상기 수지 돌기를, 포토리소그래피법 등의 패터닝 처리에 의해 형성하는 것으로, 플라즈마 처리에 의한 전자 부품의 트랜지스터 특성의 변화를 방지하도록 하고 있다.
도 2에 나타내는 바와 같이, 상기 수지 돌기(12r, 12s)의 선 형상 방향과 수직인 방향에서의 단면은 반원 형상으로 되어있다. 이러한 돌출 구조의 수지 돌기는 높이 치수를 정밀도 좋게 형성할 수 있다.
그리고, 상기 수지 돌기(12r, 12s)의 표면에는, 도 2, 도 3에 나타내는 바와 같이, 도전막(20)이 형성되어 있다. 이 도전막(20)은 Au, Cu, Ni 등의 도전성 금속을 증착이나 스퍼터링 등에 의해 성막하고, 적절한 패터닝 처리를 적용함으로써 구성할 수 있다. 또한, Cu, Ni, Al 등으로 구성된 하지의 도전막의 표면을 Au 도금 등으로 더 피복하여, 도전 접촉성을 높이는 것도 가능하다.
상기 수지 돌기(12r, 12s)와 상기 도전막(20)을 따라, 도 3에 나타내는 바와 같이, 상기 칩 기판(50) 상에 반원판 형상의 범프 전극(도전부)(10a, 10b)이 형성된 것으로 되어 있다.
또, 본 실시예에 있어서의 상기 도전막(20)은 상기 범프 전극(10a, 10b)마다 분할된 상태로 형성되어 있다. 상기 범프 전극(10a, 10b)을 구성하는 각 도전막(20a, 20b)은 수지 돌기(12r, 12s)의 표면으로부터, 해당 수지 돌기(12)의 양쪽에 배치된 접속부(22w, 22x, 22y, 22z)에 연장하여 마련되어 있다. 이에 따라, 하나의 범프 전극(10a)은 복수의 접속부(22w, 22x)에서 패드(24)에 도전 접속된 상태로 되어있다. 또한, 다른 범프 전극(10b)도 복수의 접속부(22y, 22z)에서 패드(24)에 도전 접속된 상태로 되어있다.
그리고, 전자 부품(121)에 형성된 복수의 범프 전극(10a, 10b)을, 후술하는 바와 같이, 기판의 단자에 도전 접속하는 것에 의해 실장 가능해진다.
그런데, 상기 수지 돌기(12)의 표면에 상기 도전막(20)을 형성한 경우에는, 일반적인 접합 형태인 금속간의 합금 접속에 비해, 접속 강도가 낮게 된다. 가령, 수지 돌기(12)의 표면으로부터 도전막(20)이 박리된 경우에는, 범프 전극(10)과 후술하는 실장 기판의 단자와의 도전 접속이 불량으로 될 우려가 있다.
그래서, 본 실시예에 있어서의 전자 부품(121)은 서로 분리된 복수의 도전막(20a, 20b)을, 수지 돌기(12r, 12s)의 표면에 마련하는 구성으로 하고 있다. 따라서, 전자 부품에 있어서의 복수의 범프 전극(10a, 10b)을, 실장하는 기판의 단자에 도전 접속하는 구성으로 하고 있다. 따라서, 하나의 도전막(예컨대, 참조 부호 20a)이 수지 돌기(12)로부터 박리되어도, 같은 패드(24)에 도전 접속된 다른 도전막(예컨대, 참조 부호 20b)에 의해, 상대 기판의 단자와의 도전 접속을 확보할 수 있게 되어 있다.
또, 상기 범프 전극(10a, 10b)은 반원 형상에 한정되지 않고, 사다리꼴 형상, 원추형 등으로 하여도 좋다. 이 경우, 수지 돌기를 상기 각 형상으로 형성하고, 그 표면에 도전막(20)을 형성하면 좋다.
또한 도전막(20)은 수지 돌기(12a, 12b)의 표면으로부터 접속부(22)에 대하여 연장하여 마련되어 있다. 이에 따라, 하나의 패드(24)에 대하여, 복수의 범프 전극(10a, 10b)이 도전 접속된 상태로 되어있다.
(실장 구조체)
다음에, 본 실시예에 있어서의 전자 부품(121)을 후술하는 전기 광학 장치를 구성하기 위한 기판(111) 상에, 실장한 실장 구조에 대하여 설명한다.
도 4는 전자 부품(121)이 기판(111) 상에 실장된 실장 구조의 설명도이다.
이 실장 구조체를 설명하기에 앞서, 상기 전자 부품(121)을 기판(111) 상에 실장하는 방법에 대하여 설명한다.
상기 실장 구조체를 형성하기 위해서는, 본 실시예에서는 전자 부품(121)을 실장했을 때에 유지하기 위한 수지로서, 예컨대, NCF(Non Conductive Film)(122) 등을 이용하여, 기판(111) 상에 실장한다. 또, 전자 부품(121)을 실장하기 위한 수지로는, 상기 NCF(121)에 한정되지 않고, 마찬가지의 효과를 갖는 수지층을 적절히 이용하도록 하여도 좋다.
이 때, NCF(121)는 미리 전자 부품(121)이 실장되는 기판(111) 상에 마련된다. 또, 이 NCF(121)는 일반적으로 전자 부품(121)에 형성되어 있는 범프 전극(수지 돌기(12))(10)의 두께보다 두껍게 되어 있다. 또한, 이 NCF(121)는 상기 전자 부품(121)의 능동면(50A)보다 넓게 마련함으로써, 상기 NCF(121)에 의해 상기 전자 부품(121)을 기판(111) 상에 확실히 실장할 수 있도록 하고 있다. 또, 상기 NCF(121)를 기판(111) 대신, 상기 전자 부품(121)의 능동면(50A)에 붙인 후, 이 전자 부품(121)을 기판(111) 상에 실장하도록 하여도 좋다.
그 후, 전자 부품(121)을 가열하면서 가압하는 것에 의해 상기 기판(111) 상에 실장한다. 이 때, 상기 전자 부품(121)의 범프 전극(10)은 NCF(122)를 밀어낸다. 그렇게 하면, 상기 기판(111)과 전자 부품(121)의 간격에는 상기 NCF(122)가 충전된 상태로 되고, 이 간격에서 여분으로 된 NCF(121)는 상기 범프 전극(10)을 구성하는 수지 돌기(12)의 극간 S로부터 배출되게 된다.
여기서, 상기 수지 돌기(12) 사이에 형성된 극간 S는 NCF(121)의 배출성에 영향을 미치므로, 이 극간 S의 배치나 수는 전자 부품(121)의 실장 시의 신뢰성에 영향을 미친다. 구체적으로는, NCF(121)의 배출성이 나쁜 영역은 상기 전자 부품(121)과 기판(111) 사이에 개재하는 NCF(121)의 양이 많아지고, 상기 전자 부품(121)이 구비하는 수지 돌기(12)가 기판(111)에 대하여 뜬 상태로 된다. 그렇게 하면, 후술하는 바와 같이, 수지 돌기(12)의 찌부러짐 양이 감소하는 것에 의해, 범프 전극(12)과 기판(111) 상의 전극(111bx)의 밀착성을 저하시키게 된다. 이와 같이, 전자 부품(121)의 능동면(50A) 상에서의, NCF(121)의 배출성에 편차가 발생하면, 전자 부품(121)의 기판(111)에 대한 실장 시의 신뢰성이 저하되게 된다.
본 실시예에 있어서의 전자 부품(121)은 칩 기판(50)의 네 변(주변)의 각 변을 따라, 상술한 바와 같이, 복수의 상기 수지 돌기(12)를 구비하는 것이다. 그리고, 상기 칩 기판(50)의 각 변을 따르는 배열에 의한 수지 돌기(12) 사이에는, 칩 기판(50)의 네 변의 각 변의 직교 방향을 향하는 극간 S가 형성되어 있다. 또한, 도 3에 나타내는 바와 같이, 이 극간 S는 각 변의 중앙부 및 단부에 형성되어 있으므로, 전자 부품(121)은 이 극간 S로부터 상기 전자 부품(121)과 기판(111)의 간격에 대하여 잉여로 된 NCF(121)를 기판(111) 상으로 배출한다. 따라서, 상기 전자 부품(12)의 중앙부로부터 NCF(121)를 확실히 배출할 수 있다. 또한, 본 실시예에서는, 도 1에 나타내는 바와 같이, 수지 돌기(10) 사이의 극간을 칩 기판(50) 상에 대략 균등하게 마련하고 있으므로, 상기 칩 기판(50)의 중앙부 및 단부에서 보다 균일하게 상기 NCF(121)를 배출할 수 있다.
이와 같이 하여, 전자 부품(121)을 기판(111) 상에 가열 가압해 가면, 상기 전자 부품(121)의 돌기 수지(12)로 이루어지는 범프 전극(10)이 기판(111) 상의 단자(111bx)에 접촉된다. 또한 전자 부품을 가열 가압함으로써, 상기 범프 전극(10)이 찌부러져 탄성 변형된다. 그리고, 이 상태에서 상기 전자 부품(121)에 대한 가열 가압을 멈춘다. 그렇게 하면, 전자 부품(121)과 기판(111)의 상대 위치가 고정되고, 수지 돌기(12)가 탄성 변형된 상태로 유지되게 된다. 이에 따라, 온도 변화에 따라 NCF(122)가 열 팽창하여도, 범프 전극(10)과 단자(111bx)의 도전 접촉 상태가 유지되므로, 전자 부품(121)을 기판(111)에 대하여 확실히 도전 접속할 수 있다.
즉, 전자 부품(121)은 NCF(122)를 통해 기판(111)에 실장되게 된다.
이 때, 도 4에 나타내는 바와 같이, 상기 수지 돌기(12)가 균일하게 찌부러짐으로써, 상기 수지 돌기(12) 상에 마련된 범프 전극(10)과 기판(111) 상에 마련된 단자(111bx)가 도전 접속되므로, 신뢰성이 높은 실장 구조체로 된다.
이 때, 본 실시예의 전자 부품(121)에서는, 상술한 바와 같이, 하나의 패드(24)에 대하여, 복수의 범프 전극(10a, 10b)을 도전 접속하는 구성으로 하고 있다. 그리고, 도 4에 나타내는 실장 구조체는 상기한 하나의 패드(24) 상에 마련된 복수의 범프 전극(10a, 10b)을 상대쪽 기판(111)에서의 하나의 단자(111bx)에 도전 접속한 것이다. 따라서, 복수의 범프 전극(10a, 10b) 중 하나의 범프 전극(예컨대, 참조 부호 10a)에 있어서의 도전막(20)이 박리된 경우에도, 같은 패드(24)에 도전 접속된 다른 범프 전극(예컨대, 참조 부호 10b)에 의해, 상기 패드(24)와 기판(111)의 단자(111bx)의 도전 접속을 확보할 수 있다.
또한, 복수의 범프 전극(10a, 10b)을 상대쪽 기판(111)에 있어서의 하나의 단자(111bx)에 도전 접속하고 있으므로, 도전 접속부의 전기 저항을 감소시키게 된다.
그런데, 상술한 바와 같이, 전자 부품(121)은 NCF(122)를 통해 기판(111)에 실장된다. 이 때, 도 2에 나타내는 바와 같이, 도전막(20)이 형성되어 있지 않은 수지 돌출 구조(12) 표면의 일부를 깎는 것에 의해 이 수지 돌기(12)의 두께를 얇게 하고, 기판(111)과 수지 돌기(12) 사이에 간격을 형성하는 것에 의해, 이 간격으로부터 NCF(122)의 배출성을 향상하도록 하여도 좋다.
상기한 간격을 형성하는 구체적인 방법으로는, 도 2에 나타내는 바와 같이, 도전막(20a, 20b)이 형성되어 있지 않은 수지 돌기(12r, 12s)의 일부를, O2 가스를 처리 가스로 하고, 전자 부품(121)에 형성되어 있는 트랜지스터 특성을 변화시키지 않는 강도의 플라즈마 에칭에 의해 깎는다. 또, 본 발명에 있어서의 플라즈마 처리를 불필요로 했다고 하는 것은, 전자 부품(121)의 트랜지스터 특성을 변화시키지 않을 정도의 강도의 플라즈마 처리라면 적절히 이용할 수 있는 것을 뜻하고 있다.
이 때, 금속 재료로 이루어지는 도전막(20a, 20b)은 수지 재료에 비해 건식 에칭되기 어렵기 때문에, 도전막(20a, 20b)의 비형성 영역에서의 수지 돌기(12r, 12s)만을 선택적으로 깎을 수 있다.
따라서, NCF(122)의 배출성을 향상시킨 신뢰성이 높은 전자 부품(121)으로 된다.
본 발명의 전자 부품(121)에 의하면, 수지 돌기(12)의 두께보다 두꺼운 NCF(121)를 통해, 기판(111) 상에 실장할 때에, 상기 수지 돌기(12)가 상기 NCF(121)를 밀어내면서 찌부러짐으로써 상기 기판(111)의 단자(111bx)와 상기 수지 돌기(12)에 마련된 범프 전극이 도통되는 것으로 된다. 이 때, 칩 기판(50)의 적어도 한 변에는, 복수의 상기 수지 돌기(12)가 이 변의 중앙부에 극간을 형성하도록 하여 마련되므로, 상기 NCF(121)는 상기 수지 돌기(12)의 극간 S로부터 배출되게 된다. 따라서, 상기 전자 부품(121)의 중앙부에서의 NCF(121)의 배출성을 향상하고, 상기 칩 기판(50)의 중앙부 및 단부에서 균일하게 NCF(121)를 배출할 수 있다. 따라서, 상기 수지 돌기(12)가 균일하게 찌부러지게 되어, 상기 범프 전극(12)과 상기 단자(111bx)의 밀착성을 높여, 신뢰성이 높은 전자 부품(121)으로 된다.
또한, 상기 수지 돌기(12)를, 포토리소그래피법 등의 패터닝 처리에 의해 형성하고 있으므로, 플라즈마 처리에 의한 전자 부품(121)의 트랜지스터 특성이 변화하는 것을 방지할 수 있어, 신뢰성이 높은 전자 부품(121)으로 된다.
(실시예 2)
다음에, 본 발명의 실시예 2에 대하여, 도 5를 이용하여 설명한다.
도 5는 실시예 2에 따른 전자 부품의 평면도이다. 실시예 2의 전자 부품은 상기 칩 기판(50) 상에 형성되는 수지 돌기(12)의 배치가 다른 것 외에는, 상기 실시예 1과 같은 구조를 갖고 있다. 또, 상기 실시예 1과 마찬가지의 구성으로 되는 부분에 대해서는, 동일한 부호를 부여하여 설명하고, 상세한 설명을 생략하는 것으로 한다. 또한, 도 5에 있어서는, 설명의 간략화를 위해, 전자 부품이 구비하고 있는 패드(24), 이 패드에 접속하는 도전막(20) 및 범프 전극(10)의 도시를 생략하고 있다.
도 5에 나타내는 바와 같이, 실시예 2에 따른 전자 부품에 있어서는, 상기 수지 돌기(12)가 직사각형 형상의 상기 칩 기판(50)의 장변을 따라 지그재그 형상으로 배치되는 것으로 되어 있다. 이 때, 상기 수지 돌기(12)는 칩 기판(50)의 장변의 중앙부에 극간 S를 형성하도록 배치되어 있다. 또, 본 실시예에 있어서의 중앙부에 마련되는 극간 S란, 상기 칩 기판(50)의 중앙 부분에 있어서의 수지(NCF(122))를 배출하는 것이다.
또한, 이 수지 돌기(12)의 표면에는, 상기 실시예 1과 마찬가지로 도시되지 않은 도전막(20)이 마련되어, 범프 전극(10)을 구성하고 있다.
본 실시예와 같이, 상기 수지 돌기(12)를 지그재그 형상으로 칩 기판(50)에 형성한 경우, 칩 기판(50)의 장변 방향을 따라 직선 형상으로 복수의 수지 돌기(12)를 배치하는 경우에 비해, 인접하는 수지 돌기(12) 사이의 최소 거리가 넓어져, 극간을 크게 취할 수 있다. 따라서, 상기 실시예 1과 마찬가지로, 상기 전자 부품(121)을 NCF(122)을 통해, 기판(111) 상에 실장할 때의 NCF(122)의 배출성을 보다 향상시킬 수 있다. 따라서, 본 실시예의 전자 부품은 실장 시의 신뢰성이 높 은 것으로 된다.
또, 본 실시예에서는, 칩 기판(50)의 장변 방향에 형성한 수지 돌기(12)를 지그재그 형상으로 배치하고 있지만, 단변 방향을 따라 형성하는 수지 돌기(12)를 지그재그 형상으로 배치하는 것으로, 보다 NCF(122)의 배출성을 향상하도록 하여도 좋다. 또한, 상기 전자 부품(121) 상에 형성하는 수지 돌기(12)는, 상술한 바와 같이, 칩 기판(50)의 네 변 중 한 변을 따라 지그재그 형상으로 배치하도록 하여도 좋다. 또한, 지그재그 형상으로 배치된 수지 돌기(12)의 수를 늘림으로써 범프 전극(10)의 수를 증가시켜, NCF(122)의 배출성을 손상시키지 않고, 전자 부품의 접속 신뢰성을 보다 향상시키도록 하여도 좋다.
(실시예 3)
다음에, 본 발명의 실시예 3에 대하여, 도 6을 이용하여 설명한다.
도 6은 실시예 3의 전자 부품의 평면도이다. 실시예 3의 전자 부품은 상기 칩 기판(50) 상에 형성되는 수지 돌기(12)가 배치되는 위치가 다른 것 외에는, 상기 실시예 1 및 실시예 2와 같은 구조를 갖고 있다. 또, 상기 실시예 1과 마찬가지의 구성으로 되는 부분에 대해서는, 동일한 부호를 부여하여 그 상세한 설명을 생략하는 것으로 한다. 또한, 도 6에 있어서는, 설명의 간략화를 위해, 전자 부품이 구비하고 있는 패드(24) 및 이 패드에 접속되는 도전막(20)으로 이루어지는 범프 전극(10)의 도시를 생략하고 있다.
도 6에 나타내는 바와 같이, 수지 돌기(12)가 칩 기판(50)의 외변을 따라 형 성되어 있고, 상기 칩 기판(50)의 장변을 따라, 이 칩 기판(50)의 장변과 직교하는 방향을 향하여, 상기 수지 돌기(12)의 단부의 일부가 겹치도록 배치 형성되어 있다. 또한, 이 수지 돌기(12)의 표면에는 상기 실시예 1과 마찬가지로 도시되지 않은 도전막(20)이 마련되어, 범프 전극(10)을 구성하고 있다. 또, 본 실시예에 있어서의 칩 기판(50) 주변의 중앙부에 마련되는 극간이란, 상기 칩 기판(50)의 중앙 부분에서의 수지(NCF(122))를 배출하는 극간 S를 뜻하고 있다.
이와 같이, 상기 수지 돌기(12)의 단부의 일부가 겹치도록 형성되어 있으면, 예컨대, 직선 형상으로 수지 돌기(12)를 배치하여 상기 수지 돌기(12)의 단부를 겹치지 않도록 하여 칩 기판(50) 상에 형성한 경우, 인접하는 수지 돌기(12)의 극간 S로 되는 위치에는, 범프 전극(10)을 형성할 수 없다. 그래서, 본 실시예에서는, 상기 칩 기판(50)의 주변에 직교하는 방향에서, 수지 돌기(12)의 단부의 일부를 포개도록 하여 형성하고 있다. 이 때, 상기 수지 돌기(12)의 단부가 겹치고 있는 부분에서는, 인접하는 수지 돌기(12)는 칩 기판(50)의 주변을 따르는 극간이 형성된 것으로 된다.
또, 상기한 극간으로 되는 부분에는 도전막(20)이 형성되는 것으로 된다. 그러나, 이 도전막(20)의 두께는 상기 수지 돌기(12)의 두께에 비해 충분히 얇기 때문에, NCF(122)는 이 극간 및 도전막(20) 상을 통하여, 양호하게 기판(111)의 밖으로 배출될 수 있다. 또한, 상기한 극간은, 상술한 바와 같이, 상기 칩 기판(50)의 장변 방향을 따른 것이지만, NCF(122) 등의 수지는 압출될 때에, 등(等) 방향으로 넓어지기 때문에, 상기 칩 기판(50) 중앙부의 NCF(122)를 양호하게 압출할 수 있는 것이다.
따라서, 수지 돌기(12)를 효과적으로 이용하면서, 상술한 전자 부품의 실장 시의 수지의 배출성을 유지할 수 있다.
즉, 상기 칩 기판(50)의 장변 방향을 따라 배치된 상기 수지 돌기(12)는 상기 장변에 직교하는 방향으로의 극간이 형성되지 않기 때문에, 상기 칩 기판(50)의 장변 방향에 따라, 범프 전극(10)을 형성하는 위치의 자유도가 향상된다.
본 실시예의 전자 부품에 의하면, 상기 수지 돌기(12)의 단부에 있어서의 중첩부에 범프 전극(10)을 형성할 수 있으므로, 수지 돌기(12) 사이의 극간이 줄지 않고, NCF(122)의 배출성은 변화되지 않는다. 또한, 상기 수지 돌기(12)의 단부를, 상술한 바와 같이, 겹치지 않는 경우에, 극간으로 되는 부분에 대해서도 범프 전극(10)을 형성할 수 있어, 수지 돌기(12)를 효율적으로 사용할 수 있다.
또, 본 발명의 전자 부품은 상기한 실시예에 한정되지 않고 여러 가지의 변경이 가능하다. 예컨대, 상기 실시예에서는, 패드(24)마다 형성한 수지 돌기(12) 상에 범프 전극(10)을 복수 형성했지만, 상기 범프 전극(10)을 패드(24)마다 형성하는 것에 의해 전자 부품(121)의 협소 피치화를 행하여도 좋다.
다음에, 본 발명의 전자 부품을 구비하는 전기 광학 장치에 대하여 설명한다.
도 7은 전기 광학 장치의 일 실시예인 액정 표시 장치를 나타내는 모식도이다. 도 7 중 참조 부호 100은 액정 표시 장치이다. 이 액정 표시 장치(100)는 액정 패널(110)과, 액정 구동용 IC칩으로서의 본 발명의, 예컨대, 실시예 1에 의한 전자 부품(121)을 갖고 있다. 또한, 필요에 따라, 도시하지 않은 편광판, 반사 시트, 백 라이트 등의 부대 부재가 적당히 마련된다.
(전기 광학 장치)
액정 패널(110)은 유리나 플라스틱 등으로 구성되는 상기한 기판(111, 112)을 구비하고 있다. 상기 기판(111)과 대향 기판(112)은 서로 대향 배치되고, 도시하지 않은 밀봉재 등에 의해 서로 접합되어 있다. 기판(111)과 대향 기판(112) 사이에는 도시하지 않은 전기 광학 물질인 액정이 밀봉되어 있다. 이 기판(111)의 내면 상에는 ITO(Indium Tin Oxide) 등의 투명 도전체로 구성된 전극(111a)이 형성되고, 대향 기판(112)의 내면 상에는 상기 전극(111a)에 대향 배치되는 전극(112a)이 형성되어 있다. 또, 전극(111a) 및 전극(112a)은 직교하도록 배치되어 있다. 그리고, 전극(111a) 및 전극(112a)은 기판 돌출부(111T)로 인출되고, 그 단부에는 각각 전극 단자(111bx) 및 전극 단자(111cx)가 형성되어 있다. 또한, 기판 돌출부(111T)의 단부 가장자리 근방에는 입력 배선(111d)이 형성되고, 그 안쪽 단부에도 단자(111dx)가 형성되어 있다.
기판 돌출부(111T) 상에는, 예컨대, 상술한 NCF(122)를 통해, 전자 부품(121)이 실장된다. 이 전자 부품(121)은, 예컨대, 액정 패널(110)을 구동하는 액정 구동용 IC칩이다. 전자 부품(121)의 하면에는 도시하지 않은 다수의 범프가 형성되어 있고, 이들 범프는 기판 돌출부(111T) 상의 단자(111bx, 111cx, 111dx)에 각각 도전 접속된다.
도 7에 있어서의 A-A선에 의한 측단면은 상술한 전자 부품(121)이 기판(111) 상에 실장된 실장 구조체를 나타내는 도 4에 대응한 것으로 되어 있다.
도 4에 나타내는 바와 같이, 이 전자 부품(121)은 능동면 쪽에 마련된 패드(24)에 접속하는 복수의 범프 전극(10)의 선단이 상기 기판(111)의 단자(111bx, 111dx)에 직접 도전 접촉하는 것에 의해 실장된 것으로 되어 있다. 이 때, 상기 범프 전극(10)과 상기 단자(111bx, 111dx) 사이의 도전 접촉 부분의 주위에는 NCF(122)가 충전된 것으로 되어 있다.
따라서, 상술한 바와 같이, 상기 전자 부품(121)은 NCF(121)의 배출성이 높기 때문에, 상기 범프 전극(10)과 상기 단자(111bx)를 안정하게 하여 도통시키는 것으로 된다.
또한, 입력 배선(111d)의 외단부에 형성된 입력 단자(111dy)에는, 이방성 도전막(124)을 통해 플렉서블 배선 기판(123)이 실장된다. 입력 단자(111dy)는 플렉서블 배선 기판(123)에 마련된, 각각 대응하는 도시하지 않은 배선에 도전 접속된다. 그리고, 외부로부터 플렉서블 배선 기판(123)을 통해 제어 신호, 영상 신호, 전원 전위 등이 입력 단자(111dy)에 공급되고, 전자 부품(121)에 있어 액정 구동용 구동 신호가 생성되어, 액정 패널(110)에 공급되게 되어 있다.
이와 같이 하여, 본 실시예의 액정 표시 장치(100)는 상기 전자 부품(121)을 통해 전극(111a)과 전극(112a) 사이에 적절한 전압이 인가됨으로써, 양 전극(111a, 112a)이 대향 배치되는 화소 부분의 액정을 재배향시켜 광을 변조할 수 있고, 이것에 의해 액정 패널(110) 내의 화소가 배열된 표시 영역에 소망하는 화상을 형성할 수 있다.
본 발명의 액정 표시 장치(100)에 의하면, 상술하는 바와 같이, 양호한 도통성을 구비하고, 플라즈마 처리를 불필요로 하는 신뢰성이 높은 전자 부품(121)을 구비하고 있으므로, 이것을 구비하는 액정 표시 장치(100)도 신뢰성이 높은 것으로 된다.
(전자기기)
도 8은 본 발명에 따른 전자기기의 일례를 나타내는 사시도이다. 이 도면에 나타내는 휴대 전화(300)는 상기한 전기 광학 장치를 작은 크기의 표시부(301)로서 구비하고, 복수의 조작 버튼(302), 수화구(303) 및 송화구(304)를 구비하여 구성되어 있다.
상술한 전기 광학 장치는 상기 휴대 전화에 한하지 않고, 전자책, 퍼스널 컴퓨터, 디지털 스틸 카메라, 액정 텔레비전, 뷰파인더형 또는 모니터 직시형 비디오 테이프 레코더, 카 네비게이션 장치, 호출기, 전자 수첩, 전자 계산기, 워드 프로세서, 워크 스테이션, 화상 전화, POS 단말, 터치 패널을 구비하는 기기 등등의 화상 표시 수단으로서 적합하게 이용할 수 있어, 어느 경우에도 전기적 접속의 신뢰성이 우수한 전자기기를 제공할 수 있다.
본 발명의 휴대 전화(300)에 의하면, 상술한 신뢰성이 높은 전기 광학 장치를 구비하고 있으므로, 이것을 구비하는 휴대 전화(300)도 신뢰성이 높은 것으로 된다.
또, 본 발명의 기술 범위는 상술한 각 실시예에 한정되는 것이 아니라, 본 발명의 취지를 일탈하지 않는 범위에서, 상술한 실시예에 여러 가지의 변경을 가한 것을 포함한다. 즉, 각 실시예로 든 구체적인 재료나 구성 등은 단지 일례에 지나지 않고, 적절한 변경이 가능하다.
본 발명에 의하면, 양호한 수지의 배출성을 구비하면서, 플라즈마 처리를 필요로 하지 않는 신뢰성이 높은 전자 부품, 전기 광학 장치 및 전자기기를 제공할 수 있다.

Claims (7)

  1. 직사각형 형상의 칩 기판의 능동면 쪽에 마련된 패드와, 상기 칩 기판 주변의 각 변을 따라 마련된 수지 돌기와, 상기 패드에 전기적으로 접속되고, 또한 상기 수지 돌기의 표면에 이르는 도전막으로 형성된 도전부를 구비한 전자 부품으로서,
    상기 수지 돌기는 선 형상으로 연속하는 돌출 구조체로 이루어지고, 상기 칩 기판의 적어도 한 변에는, 복수의 상기 수지 돌기가 이 변의 중앙부에 극간을 형성하도록 하여 마련되어 이루어지는 것을 특징으로 하는 전자 부품.
  2. 제 1 항에 있어서,
    복수의 상기 수지 돌기는 상기 칩 기판 주변의 각 변을 따라, 각 변의 중앙부에 극간을 형성하도록 하여 마련되어 이루어지는 것을 특징으로 하는 전자 부품.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 수지 돌기는 상기 칩 기판 주변과 직교하는 방향으로 복수 열 마련되어 이루어지는 것을 특징으로 하는 전자 부품.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 수지 돌기는 상기 칩 기판 주변에 따라, 지그재그 형상으로 배치되어 이루어지는 것을 특징으로 하는 전자 부품.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 수지 돌기는 상기 칩 기판 주변과 직교하는 방향에 대하여, 상기 수지 돌기의 단부의 일부가 겹치도록 마련되어 이루어지는 것을 특징으로 하는 전자 부품.
  6. 청구항 1 또는 청구항 2에 기재된 전자 부품이 전기 광학 패널을 구성하는 기판 상 및 회로 기판 상 중 적어도 한쪽에 실장되어 이루어지는 것을 특징으로 하는 전기 광학 장치.
  7. 청구항 6에 기재된 전기 광학 장치를 구비한 것을 특징으로 하는 전자기기.
KR1020060003868A 2005-01-14 2006-01-13 전자 부품, 전기 광학 장치 및 전자기기 KR100747960B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005007149A JP2006196728A (ja) 2005-01-14 2005-01-14 電子部品、電気光学装置、及び電子機器
JPJP-P-2005-00007149 2005-01-14

Publications (2)

Publication Number Publication Date
KR20060083156A KR20060083156A (ko) 2006-07-20
KR100747960B1 true KR100747960B1 (ko) 2007-08-08

Family

ID=36282609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060003868A KR100747960B1 (ko) 2005-01-14 2006-01-13 전자 부품, 전기 광학 장치 및 전자기기

Country Status (6)

Country Link
US (1) US7429704B2 (ko)
EP (1) EP1681718B1 (ko)
JP (1) JP2006196728A (ko)
KR (1) KR100747960B1 (ko)
CN (1) CN100470780C (ko)
TW (1) TW200632993A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227241A (ja) * 2007-03-14 2008-09-25 Seiko Epson Corp 電子装置及びその製造方法
TWI381464B (zh) * 2008-08-29 2013-01-01 Hannstar Display Corp The bump structure and its making method
NL2010077C2 (en) * 2013-01-02 2014-07-03 Univ Delft Tech Through-polymer via (tpv) and method to manufacture such a via.
KR102540850B1 (ko) * 2016-07-29 2023-06-07 삼성디스플레이 주식회사 집적회로 칩 및 이를 포함하는 표시 장치
JP7189672B2 (ja) * 2018-04-18 2022-12-14 新光電気工業株式会社 半導体装置及びその製造方法
CN113764842B (zh) * 2020-06-01 2022-06-24 上海天马微电子有限公司 移相器及其制作方法、天线
US11316086B2 (en) * 2020-07-10 2022-04-26 X Display Company Technology Limited Printed structures with electrical contact having reflowable polymer core

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980080683A (ko) * 1997-03-31 1998-11-25 가나이츠토무 반도체집적회로장치 및 그 제조방법과 그 설계방법
US6555908B1 (en) 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW324847B (en) 1996-12-13 1998-01-11 Ind Tech Res Inst The structure of composite bump
JP3297387B2 (ja) * 1998-11-20 2002-07-02 沖電気工業株式会社 半導体装置の製造方法
JP3651597B2 (ja) * 1999-06-15 2005-05-25 株式会社フジクラ 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法
JP2001110831A (ja) * 1999-10-07 2001-04-20 Seiko Epson Corp 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP4041649B2 (ja) 2000-10-26 2008-01-30 松下電器産業株式会社 電子部品の実装方法及び電子部品実装体
JP2001358165A (ja) 2000-06-16 2001-12-26 Matsushita Electric Ind Co Ltd 半導体素子及びその半導体素子が実装された液晶表示装置
US7355126B2 (en) 2000-06-16 2008-04-08 Matsushita Electric Industrial Co., Ltd. Electronic parts packaging method and electronic parts package
JP3660275B2 (ja) * 2001-06-14 2005-06-15 シャープ株式会社 半導体装置およびその製造方法
JP2003332380A (ja) * 2002-03-06 2003-11-21 Seiko Epson Corp 電子デバイス及びその製造方法並びに電子機器
CN1477703A (zh) * 2002-08-02 2004-02-25 千住金属工业株式会社 焊球组件及其生产方法，形成焊块的方法
JP3969295B2 (ja) 2002-12-02 2007-09-05 セイコーエプソン株式会社 半導体装置及びその製造方法と回路基板及び電気光学装置、並びに電子機器
JP3693056B2 (ja) * 2003-04-21 2005-09-07 セイコーエプソン株式会社 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
JP2005011838A (ja) * 2003-06-16 2005-01-13 Toshiba Corp 半導体装置及びその組立方法
US7098518B1 (en) * 2003-08-27 2006-08-29 National Semiconductor Corporation Die-level opto-electronic device and method of making same
JP4281656B2 (ja) * 2004-09-22 2009-06-17 セイコーエプソン株式会社 電子部品の実装構造、電子部品の実装方法、電気光学装置および電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980080683A (ko) * 1997-03-31 1998-11-25 가나이츠토무 반도체집적회로장치 및 그 제조방법과 그 설계방법
US6555908B1 (en) 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures

Also Published As

Publication number Publication date
EP1681718B1 (en) 2012-01-04
EP1681718A3 (en) 2007-10-31
TW200632993A (en) 2006-09-16
CN100470780C (zh) 2009-03-18
US7429704B2 (en) 2008-09-30
JP2006196728A (ja) 2006-07-27
KR20060083156A (ko) 2006-07-20
EP1681718A2 (en) 2006-07-19
CN1819169A (zh) 2006-08-16
US20060157870A1 (en) 2006-07-20

Similar Documents

Publication Publication Date Title
KR100699666B1 (ko) 전자 부품, 실장 구조체, 전기 광학 장치 및 전자기기
KR100729885B1 (ko) 반도체 장치, 회로 기판, 전기 광학 장치 및 전자기기
KR100754575B1 (ko) 반도체 장치 및 그의 제조 방법과 회로 기판
JP4784304B2 (ja) 電子部品、電子部品の製造方法、回路基板及び電子機器
KR100747960B1 (ko) 전자 부품, 전기 광학 장치 및 전자기기
WO2007039959A1 (ja) 配線基板及びそれを備えた表示装置
JP3979405B2 (ja) 電気光学装置、実装構造体及び電子機器
WO2007039960A1 (ja) 配線基板及びそれを備えた表示装置
JP3998014B2 (ja) 半導体装置、実装構造体、電気光学装置、電気光学装置の製造方法及び電子機器
KR20040088347A (ko) 전기 광학 장치, 이 전기 광학 장치를 구비한 전자 기기,및 이 전기 광학 장치의 제조 방법
JP2009212328A (ja) 回路基板、電気光学装置及び電子機器
JP2000111939A (ja) 液晶表示素子
JP2004186472A (ja) 実装構造体及びその製造方法、電気光学装置、並びに電子機器
JP4655052B2 (ja) 半導体装置、回路基板、電気光学装置および電子機器
US6720205B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
JP3979368B2 (ja) 半導体装置、回路基板および電気光学装置
JP4656191B2 (ja) 半導体装置の製造方法
JP2009049154A (ja) 半導体装置、実装構造体、電気光学装置、電子機器
JP2007329486A (ja) 半導体装置、実装構造体、電気光学装置及び電子機器並びに半導体装置の実装方法
JP2010157770A (ja) 半導体装置、回路基板、電気光学装置および電子機器
JP2009049224A (ja) 半導体装置、電子モジュール及び電子機器
JP2007199739A (ja) 電気光学装置、実装構造体及び電子機器
JP2008219049A (ja) 半導体装置、半導体装置の製造方法、回路基板、電気光学装置、電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee