JP2000183112A - 半導体チップの実装構造、液晶装置及び電子機器 - Google Patents
半導体チップの実装構造、液晶装置及び電子機器Info
- Publication number
- JP2000183112A JP2000183112A JP10359070A JP35907098A JP2000183112A JP 2000183112 A JP2000183112 A JP 2000183112A JP 10359070 A JP10359070 A JP 10359070A JP 35907098 A JP35907098 A JP 35907098A JP 2000183112 A JP2000183112 A JP 2000183112A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- terminal
- semiconductor
- semiconductor chip
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Abstract
る半導体チップの実装構造に関して、バンプ等とそれに
導電接続される基板側端子との間の接続状態を、それら
を分解することなく、視覚によって正確に検査できるよ
うにする。 【解決手段】 半導体チップ11をACF12を用いて
透明性の低い配線基板13に導電接着する実装構造であ
る。半導体チップ11の接合面にダミーバンプ22を形
成し、配線基板13の接合面にダミー端子23Aを形成
し、さらにダミー端子23Aは、ダミーバンプ22及び
基板側端子17よりも小さい面積に形成する。ダミー端
子23Aの外側に位置するダミーバンプ22の所でAC
F12の状態、例えば気泡が有るか、導電粒子の数は適
正数か等を視覚によって確認でき、これにより、基板側
端子17とバンプ14間の導電接続状態を把握できる。
Description
板上に実装して成る半導体チップの実装構造に関する。
また本発明は、その半導体チップの実装構造を用いて構
成される液晶装置に関する。また本発明は、その液晶装
置を用いて構成される電子機器に関する。
いった電子機器において液晶装置が広く用いられてい
る。多くの場合は、文字、数字、絵柄等といった情報を
表示するためにその液晶装置が用いられている。
によって挟持される液晶を有し、その液晶に印加する電
圧を制御することによってその液晶の配向を制御し、も
って該液晶に入射する光を変調する。この液晶装置は、
液晶に印加する電圧を制御するために液晶駆動用IC、
すなわち半導体チップを使用する必要があり、そのIC
は上記液晶基板に直接に又は配線基板を介して間接的に
接続される。
に液晶基板に接続する場合には、例えば、液晶駆動用I
Cを配線基板上に実装して半導体チップの実装構造を作
製した後、その実装構造の配線基板を液晶装置の液晶基
板に導電接続する。液晶駆動用ICは一般にその接合
面、すなわち能動面に複数のバンプを有する。また、配
線基板の表面には所定の配線パターンが形成され、その
配線パターンのうち液晶駆動用ICが実装される領域に
ある部分は端子となっている。液晶駆動用ICを配線基
板上に実装する際には、例えばACF(Anisotropic Co
nductive Film:異方性導電膜)等といった導電接着剤
を用いて液晶駆動用ICを配線基板に接着すると共に、
液晶駆動用ICのバンプを配線基板の端子に導電接続す
る。
駆動用ICを配線基板に実装した場合には、液晶駆動用
ICのバンプが配線基板の端子に正確に導電接続された
かどうかを確認する必要がある。このような確認作業を
行うとき、配線基板及びその上に形成した端子の両方が
透明であれば、半導体側のバンプと配線基板側の端子と
の接続部分を配線基板を通して視覚的に直接に確認する
ことができる。
中には、ポリイミド等といった透明性が低い材料によっ
て配線基板が形成されることがあり、また、銅(Cu)
等といった透明性が低い材料によって配線パターンすな
わち端子が形成されることがある。このような構造の半
導体チップの実装構造に関しては、バンプと配線基板側
の端子との接続部分を配線基板を通して視覚的に直接に
確認することが困難であり、従来はその確認のために、
製造された複数の半導体チップの実装構造の中からいく
つかを抜き取って半導体チップと配線基板との接続部分
を分解し、その分解状態で接続状態を確認していた。
半導体側端子と配線基板側の端子との接続部分が分解の
際に実際の状態と異なった状態になることがあるので、
その接続状態を正確に確認することが難しいという問題
があった。また、出来上がった製品を検査のために破壊
しなければならないという問題もあった。
ものであって、透明性の低い配線基板又は基板側端子を
用いる構造の半導体チップの実装構造に関して、バンプ
等といった半導体側端子とそれと導電接続される基板側
端子との間の接続状態を、それらを分解することなく、
しかも視覚によって正確に検査できるようにすることを
目的とする。
するため、本発明に係る半導体チップの実装構造は、
(a)接合面に複数の半導体側端子を備えた半導体チッ
プと、接合面に複数の基板側端子を備えた配線基板と
を、それらの半導体側端子と基板側端子とが互いに導通
するように、導電接着剤を用いて接着することによって
形成され、(b)前記基板側端子及び前記配線基板の少
なくとも一方は透明性の低い材料によって形成され、
(c)前記半導体チップの接合面に形成された半導体側
ダミー端子と、前記基板の接合面に形成された基板側ダ
ミー端子とを有し、さらに(d)その基板側ダミー端子
のうち前記半導体側ダミー端子と重なる部分は、その半
導体側ダミー端子及び前記基板側端子よりも小さい面積
に形成されることを特徴とする。
低い材料によって形成されたり、その配線基板上に設け
られる端子がCu等といった透明性の低い材料によって
形成される場合、その基板側の端子とそれに導電接続さ
れる半導体チップ側の端子との間の接続状態を半導体チ
ップの実装構造の外部から視覚によって確認することは
非常に難しい。
実装構造では、半導体チップの接合面に半導体側ダミ
ー端子を設け、基板の接合面に基板側ダミー端子を設
け、さらに、基板側ダミー端子のうち半導体側ダミー
端子と重なる部分を半導体側ダミー端子及び信号伝送の
ための本来の基板側端子の両方よりも小さい面積となる
ように形成した。
透明性の低い材料によって形成される場合でも、小さい
面積で形成された基板側ダミー端子からはみ出る領域に
存在する半導体チップ側のダミー端子を配線基板を通し
て視覚によって確認することが可能となり、それ故、端
子同士の接続状態を配線基を通して視覚によって正確に
確認できる。例えば、端子同士を導電接続している導電
接着剤中に気泡が有るか無いか、導電接着剤中に含まれ
る導電粒子が端子同士の間に適正な数だけ存在するか等
といったことを確認できる。
装構造を分解することなく行うことができるので、端子
同士の接続状態を正確に確認できると共に、実装構造を
無駄に破壊することも無くなる。
確認することだけを考えることにすると、半導体チップ
側のダミー端子に対向する位置の基板上には、どちらか
と言えば、基板側ダミー端子が全く存在しないほうが良
いかもしれない。その理由は、半導体側ダミー端子の全
領域が基板側ダミー端子によって邪魔されることなく基
板越しに視覚によって確認できるようになるからであ
る。
子を割愛すると、基板が可撓性材料によって形成される
場合に、その基板側ダミー端子を割愛した部分の基板に
窪みが出来、そのために本来導電接続しなければならな
い端子間部分に接続不良が発生するおそれがある。この
ことに関して、本発明のように、半導体側ダミー端子に
対向させて常に基板側ダミー端子を設けるようにすれ
ば、仮に基板を可撓性材料によって形成したとしても、
その基板に上記のような窪みが発生することを防止で
き、よって、安定した端子間接属を確保できる。
構造は、半導体側ダミー端子に対向させて基板側ダミー
端子を設けるという構成を採用するが故に、基板を可撓
性材料によって形成する場合に、端子間の接続安定性を
確保することに関して特に有効である。
造において、前記基板側ダミー端子のうち前記半導体側
ダミー端子と重なる部分は、幅の狭い直線パターンに形
成することができる。こうすれば、導電接着剤として導
電粒子を含むものを用いる場合に、必要以上の数の導電
粒子が基板側ダミー端子によって捕獲、すなわち集めら
れることを防止でき、よって、導電接続に与かる導電粒
子の数を正確に把握できる。
造において、前記基板側ダミー端子のうち前記半導体側
ダミー端子と重なる部分は、幅の狭い環状パターンに形
成することもできる。この構成によれば、基板側ダミー
端子を上記のように幅の狭い直線パターンに形成する場
合に比べて、基板側ダミー端子と半導体側ダミー端子と
の間の安定性、ひいては基板側端子と半導体側端子との
間の電気的な接続信頼性を安定化することができる。
造において、前記基板側ダミー端子のうち前記半導体側
ダミー端子と重なる部分は、幅の狭い十字形状パターン
に形成することもできる。この構成によれば、基板側ダ
ミー端子を上記のように幅の狭い直線パターンに形成す
る場合に比べて、基板側ダミー端子と半導体側ダミー端
子との間の安定性、ひいては基板側端子と半導体側端子
との間の電気的な接続信頼性を安定化することができ
る。
液晶を挟む一対の液晶基板と、それらの液晶基板の少な
くともいずれか1つに接続される半導体チップの実装構
造とを有する液晶装置において、前記半導体チップの実
装構造が、(a)接合面に複数の半導体側端子を備えた
半導体チップと、接合面に複数の基板側端子を備えた配
線基板とを、それらの半導体側端子と基板側端子とが互
いに導通するように、導電接着剤を用いて接着すること
によって形成され、(b)前記基板側端子及び前記基板
の少なくとも一方は透明性の低い材料によって形成さ
れ、(c)前記半導体チップの接合面に形成された半導
体側ダミー端子と、前記配線基板の接合面に形成された
基板側ダミー端子とを有し、さらに(d)その基板側ダ
ミー端子のうち前記半導体側ダミー端子と重なる部分
は、その半導体側ダミー端子及び前記基板側端子よりも
小さい面積に形成されることを特徴とする。
まれる半導体チップの実装構造に関して、半導体チッ
プの接合面に半導体側ダミー端子を設け、基板の接合
面に基板側ダミー端子を設け、さらに、基板側ダミー
端子のうち半導体側ダミー端子と重なる部分を半導体側
ダミー端子及び信号伝送のための本来の基板側端子の両
方よりも小さい面積となるように形成した。
される基板側端子が透明性の低い材料によって形成され
る場合でも、小さい面積で形成された基板側ダミー端子
からはみ出る領域に存在する半導体チップ側のダミー端
子を配線基板を通して視覚によって確認することが可能
となり、それ故、端子同士の接続状態を基板越しに視覚
によって正確に確認できる。例えば、端子同士を導電接
続している導電接着剤中に気泡が有るか無いか、導電接
着剤中に含まれる導電粒子が端子同士の間に適正な数だ
け存在するか等といったことを確認できる。
装構造を分解することなく行うことができるので、端子
同士の接続状態を正確に確認できると共に、実装構造を
無駄に破壊することも無くなる。
液晶装置と、その液晶装置を収容する筐体とを有する電
子機器であって、前記液晶装置は、液晶を挟む一対の液
晶基板と、それらの液晶基板の少なくともいずれか1つ
に接続される半導体チップの実装構造とを有する。そし
て、その半導体チップの実装構造は、(a)接合面に複
数の半導体側端子を備えた半導体チップと、接合面に複
数の基板側端子を備えた配線基板とを、それらの半導体
側端子と基板側端子とが互いに導通するように、導電接
着剤を用いて接着することによって形成され、(b)前
記基板側端子及び前記基板の少なくとも一方は透明性の
低い材料によって形成され、(c)前記半導体チップの
接合面に形成された半導体側ダミー端子と、前記配線基
板の接合面に形成された基板側ダミー端子とを有し、さ
らに(d)その基板側ダミー端子のうち前記半導体側ダ
ミー端子と重なる部分は、その半導体側ダミー端子及び
前記基板側端子よりも面積が小さいことを特徴とする。
まれる半導体チップの実装構造に関して、半導体チッ
プの接合面に半導体側ダミー端子を設け、基板の接合
面に基板側ダミー端子を設け、さらに、基板側ダミー
端子のうち半導体側ダミー端子と重なる部分を半導体側
ダミー端子及び信号伝送のための本来の基板側端子の両
方よりも小さい面積となるように形成した。
透明性の低い材料によって形成される場合でも、小さい
面積で形成された基板側ダミー端子からはみ出る領域に
存在する半導体チップ側のダミー端子を配線基板を通し
て視覚によって確認することが可能となり、それ故、端
子同士の接続状態を基板越しに視覚によって正確に確認
できる。例えば、端子同士を導電接続している導電接着
剤中に気泡が有るか無いか、導電接着剤中に含まれる導
電粒子が端子同士の間に適正な数だけ存在するか等とい
ったことを確認できる。
装構造を分解することなく行うことができるので、端子
同士の接続状態を正確に確認できると共に、実装構造を
無駄に破壊することも無くなる。
係る半導体チップの実装構造を用いた液晶装置の一実施
形態を示している。ここに示す液晶装置1は、液晶パネ
ル2に半導体チップの実装構造3を接続することによっ
て形成される。また、必要に応じて、バックライト等と
いった照明装置、その他の付帯機器が液晶パネル2に付
設される。
された一対の基板6a及び6bを有し、それらの基板間
に形成される間隙、いわゆるセルギャップに液晶が封入
される。基板6a及び6bは一般には透光性材料、例え
ばガラス、プラスチック等によって形成される。基板6
a及び6bの外側表面には偏光板8が貼着される。
形成され、他方の基板6bの内側表面には電極7bが形
成される。これらの電極はストライプ状又は文字、数
字、その他の適宜のパターン状に形成される。また、こ
れらの電極7a及び7bは、ITO(Indium Tin Oxid
e:インジウムスズ酸化物)等といった透光性材料によ
って形成される。
出す張出し部を有し、その張出し部に複数の端子9が形
成される。これらの端子9は、基板6a上に電極7aを
形成するときに同時に形成され、従って、例えばITO
によって形成される。これらの端子9には、電極7aか
ら一体に延びるもの及び導通材(図示せず)を介して電
極7bに接続するものが含まれる。
には極めて狭い間隔で多数本が基板6a上及び基板6b
上に形成されるが、図1では、構造を分かり易く示すた
めにそれらの間隔を拡大して模式的に示し、さらにそれ
らのうちの数本を図示することにして他の部分を省略し
てある。また、端子9と電極7aとの接続状態及び端子
9と電極7bとの接続状態も図1では省略してある。
プとしての液晶駆動用IC11を導電接着剤としてのA
CF( Anisotropic Conductive Film:異方性導電膜)
12によって配線基板13上の所定位置に接着すること
によって形成される。液晶駆動用IC11の接合面すな
わち能動面には、半導体側端子としての複数のバンプ1
4が形成される。
を電気的に一括接続するために用いられる導電性のある
高分子フィルムであって、例えば図2に示すように、熱
可塑性又は熱硬化性の樹脂フィルム18の中に多数の導
電粒子19を分散させることによって形成され、熱圧着
することによって単一方向の導電性を持つ接続をするこ
とができるものである。
ed Circuit:可撓性プリント基板)として構成されてお
り、具体的には、ポリイミド等といった可撓性フィルム
15の上にCu等によって配線パターン16を形成する
ことによって作製される。図1に示すように配線パター
ン16には、配線基板13の外周の1側辺部に形成され
る出力用端子16a及びそれに対向する側辺部に形成さ
れる入力用端子16bが含まれる。また、配線パターン
16のうち液晶駆動用IC11を装着するための領域に
臨み出る部分は基板側端子17を構成する。
ACF12内の樹脂部分によって配線基板13に接着さ
れ、また、液晶駆動用IC11のバンプ14がACF1
2内の導電粒子19によって配線パターン16の基板側
端子17に導電接続される。なお、図2において符号2
4は絶縁膜を示している。
の実装構造3は、図1において、ACF21によって液
晶パネル2の基板6aの張出し部に接着される。より具
体的には、図2に示すように、ACF21の樹脂部分に
よって半導体チップの実装構造3と基板6aとが接着さ
れ、そして、ACF21内の導電粒子によって半導体チ
ップの実装構造3の出力用端子16aと基板6a側の端
子9とが導電接続される。
されているので、図1において半導体チップの実装構造
3の入力用端子16bに必要な信号及び必要な電力を供
給すれば、液晶駆動用IC11が作動して液晶パネル2
内の複数の電極7a及び7bのうちの希望するいくつか
が選択されてそれらに所定の電圧が印加され、これによ
り対応する部分の液晶の配向が制御され、その結果、液
晶パネル2の表示領域内に文字、数字、絵柄等といった
像が表示される。
いて、配線基板13のうち符号Aで示す部分、すなわち
液晶駆動用IC11の隅部に相当する部分を矢印Bのよ
うに配線基板13越しに見ると、図3に示す通りであ
る。図3では、説明の便宜上、可撓性フィルム15を取
外した状態を図示してある。
斜線で示すACF12の樹脂部分18によって可撓性樹
脂フィルム15に接着され、そして、液晶駆動用IC1
1のバンプ14と配線基板13側の基板側端子17とが
ACF12内の導電粒子19によって導電接続される。
なお、図3においてバンプ14や導電粒子19は、理解
し易い大きさで描かれており、必ずしも実際の寸法比率
と同じであるとは限らない。
した導電接続状態を確保するためには、バンプ14と基
板側端子17との間のACF12の状態が適正でなけれ
ばならない。例えば、ACF12の樹脂部分18内に気
泡その他の異常があってはならない。また、バンプ14
と基板側端子17との間に所定数、例えば10個程度の
導電粒子が介在する必要がある。
をポリイミドによって形成し、配線パターン16すなわ
ち基板側端子17をCuによって形成すれば、両者は全
くの透明体ではないので、配線基板13を通してバンプ
14と基板側端子17との接続部分を見たとき、それら
の間のACF12の状態を視覚によって明確に確認する
ことが非常に困難である。
11の能動面の隅部に、バンプ14と同じ形状の半導体
側ダミー端子としてのダミーバンプ22を形成し、さら
に、配線基板13側の可撓性フィルム15上におけるダ
ミーバンプ22に対応する所定位置に基板側ダミー端子
23Aを形成する。
23Aの高さ(すなわち、図3の紙面垂直方向の寸法)
は導電接続に与かる基板側端子17と同じに設定する。
また、基板側ダミー端子23Aの形状は、基板側端子1
7よりも幅の狭い直線状パターンに形成する。つまり、
基板側ダミー端子23Aは、ダミーバンプ22及び基板
側端子17の両方よりも小さい面積に設定する。
3Aを以上のように形成したので、観察者が図1の矢印
B方向から配線基板13の裏側を見ると、図3に示すよ
うに、基板側ダミー端子23Aから外れる領域にあるダ
ミーバンプ22の部分を視覚によって鮮明に確認するこ
とができる。
に位置するACF12の状態、例えば、気泡が有るか無
いか、導電粒子19が所定数有るかどうか等を正確に検
査できる。そして、この検査により、導電接続に与かる
バンプ14と基板側端子17との間のACF12の状態
を正確に把握できる。しかもこの検査は、非破壊で行う
ことができる。
基板側ダミー端子23Aを設けないと、可撓性フィルム
15のその部分に窪みが発生し、それに起因して、バン
プ14と基板側端子17との間の導電接続が不安定にな
るおそれがある。これに対し本実施形態のように、ダミ
ーバンプ22に対応して必ず基板側ダミー端子23Aを
設けるようにすれば、そのような可撓性フィルム15の
窪みの発生を確実に防止でき、従って、安定した接続安
定性を確保できる。
体チップの実装構造の他の実施形態を示している。この
実施形態が図3に示した実施形態と異なる点は、基板側
ダミー端子の形状に改変を加えたことであり、その他の
点に関しては変更はない。従って、図4において図3と
同じ部材は同じ符号を付して示すことにして、それらの
説明は省略する。
の可撓性フィルム15上におけるダミーバンプ22に対
応する位置に設けられる基板側ダミー端子23Bを、図
3に示すような直線パターンに代えて、幅の狭い環状パ
ターンに形成してある。
3Bから外れる領域においてダミーバンプ22を視覚に
よって確認することができ、よって、その部分のACF
12の状態を確認することによって、導電接続部分の接
続状態を非破壊で正確に把握することができる。
体チップの実装構造のさらに他の実施形態を示してい
る。この実施形態が図3に示した実施形態と異なる点
は、基板側ダミー端子の形状に改変を加えたことであ
り、その他の点に関しては変更はない。従って、図5に
おいて図3と同じ部材は同じ符号を付して示すことにし
て、それらの説明は省略する。
の可撓性フィルム15上におけるダミーバンプ22に対
応する位置に設けられる基板側ダミー端子23Cを、図
3に示すような直線パターンに代えて、幅の狭い十字形
状パターンに形成してある。
3Cから外れる領域においてダミーバンプ22を視覚に
よって確認することができ、よって、その部分のACF
12の状態を確認することによって、導電接続部分の接
続状態を非破壊で正確に把握することができる。
導体チップの実装構造のさらに他の実施形態を示してい
る。この実施形態は図4に示す実施形態に改変を加えた
ものであり、具体的には、基板側ダミー端子23Dが一
部を開放した状態の環状パターン、すなわちコ字形状パ
ターン又はU字形状パターンに形成されている。
導体チップの実装構造のさらに他の実施形態を示してい
る。この実施形態は図5に示す実施形態に改変を加えた
ものであり、具体的には、基板側ダミー端子23Eが図
5に示した十字形状パターンのダミー端子23Cを略4
5°の角度だけ回転させたパターン形状に形成されてい
る。
機器の一実施形態である携帯電話機を示している。ここ
に示す携帯電話機30は、アンテナ31、スピーカ3
2、液晶装置1、キースイッチ33、マイクロホン34
等といった各種構成要素を、筐体としての外装ケース3
6に格納することによって構成される。また、外装ケー
ス36の内部には、上記の各構成要素の動作を制御する
ための制御回路を搭載した制御回路基板37が設けられ
る。液晶装置1は図1に示した液晶装置1によって構成
される。
3及びマイクロホン34を通して入力される信号や、ア
ンテナ31によって受信した受信データ等が制御回路基
板37上の制御回路へ入力される。そしてその制御回路
は、入力した各種データに基づいて液晶装置1の表示面
内に数字、文字、絵柄等といった像を表示し、さらに、
アンテナ31から送信データを送信する。
1では、図3に示すように、液晶駆動用IC11の能動
面の隅部に、バンプ14と同じ形状のダミーバンプ22
を形成し、さらに、それに対向して基板側ダミー端子2
3Aを形成した。そしてその場合、基板側ダミー端子2
3Aの高さは導電接続に与かる基板側端子17と同じに
設定し、しかし、基板側ダミー端子23Aの面積はダミ
ーバンプ22及び基板側端子17の両方よりも小さい面
積に形成した。
外れる領域にあるダミーバンプ22を視覚によって確認
することにより、ダミーバンプ22の下側に位置するA
CF12の状態、例えば、気泡が有るか無いか、導電粒
子19が所定数有るかどうか等を正確に検査できるよう
になった。そして、この検査により、導電接続に与かる
バンプ14と基板側端子17との間のACF12の状態
を非破壊状態で正確に把握できるようになった。
形態を挙げて本発明を説明したが、本発明はその実施形
態に限定されるものでなく、請求の範囲に記載した発明
の範囲内で種々に改変できる。
ップの実装構造を液晶装置の構成要素として用いる場合
を示したが、本発明に係る半導体チップの実装構造は液
晶装置以外の任意の機器の構成要素として用いることが
できる。
ルに1個の半導体チップの実装構造を接続する構造の液
晶装置を例示したが、液晶パネルに複数個の半導体チッ
プの実装構造を接続する構造の液晶装置や実装基板上に
半導体チップ以外の電子部品を実装した構造を持つ液晶
表示装置にも本発明を適用できることはもちろんであ
る。
ての携帯電話機に本発明の液晶装置を用いる場合を例示
したが、本発明の液晶装置はそれ以外の電子機器、例え
ば携帯情報端末、電子手帳、ビデオカメラのファインダ
ー等に適用することもできる。
よれば、半導体チップの接合面すなわち能動面に半導
体側ダミー端子を設け、基板の接合面に基板側ダミー
端子を設け、さらに、基板側ダミー端子のうち半導体
側ダミー端子と重なる部分を半導体側ダミー端子及び信
号伝送のための本来の基板側端子の両方よりも小さい面
積となるように形成した。
性の低い材料によって形成される場合でも、小さい面積
で形成された基板側ダミー端子からはみ出る領域に存在
する半導体チップ側のダミー端子を配線基板を通して視
覚によって確認することが可能となり、それ故、端子同
士の接続状態を基板越しに視覚によって正確に確認でき
る。
プの実装構造を分解することなく行うことができるの
で、端子同士の接続状態を正確に確認できると共に、実
装構造を無駄に破壊することも無くなる。
装置の一実施形態を分解して示す斜視図である。
る。
形態を示す平面断面図である。
施形態を示す平面断面図である。
他の実施形態を示す平面断面図である。
他の実施形態を示す平面断面図である。
他の実施形態を示す平面断面図である。
図である。
ー端子
Claims (7)
- 【請求項1】 半導体チップの実装構造であって、 (1)接合面に複数の半導体側端子を備えた半導体チッ
プと、接合面に複数の基板側端子を備えた配線基板と
を、それらの半導体側端子と基板側端子とが互いに導通
するように、導電接着剤を用いて接着することによって
形成され、 (2)前記基板側端子及び前記配線基板の少なくとも一
方は透明性の低い材料によって形成され、 (3)前記半導体チップの接合面に形成された半導体側
ダミー端子と、前記配線基板の接合面に形成された基板
側ダミー端子とを有し、さらに (4)その基板側ダミー端子のうち前記半導体側ダミー
端子と重なる部分は、その半導体側ダミー端子及び前記
基板側端子よりも小さい面積に形成されることを特徴と
する半導体チップの実装構造。 - 【請求項2】 請求項1において、前記配線基板は可撓
性材料によって形成されることを特徴とする半導体チッ
プの実装構造。 - 【請求項3】 請求項1又は請求項2において、前記基
板側ダミー端子のうち前記半導体側ダミー端子と重なる
部分は、幅の狭い直線パターンに形成されることを特徴
とする半導体チップの実装構造。 - 【請求項4】 請求項1又は請求項2において、前記基
板側ダミー端子のうち前記半導体側ダミー端子と重なる
部分は、幅の狭い環状パターンに形成されることを特徴
とする半導体チップの実装構造。 - 【請求項5】 請求項1又は請求項2において、前記基
板側ダミー端子のうち前記半導体側ダミー端子と重なる
部分は、幅の狭い十字形状パターンに形成されることを
特徴とする半導体チップの実装構造。 - 【請求項6】 液晶を挟む一対の液晶基板と、それらの
液晶基板の少なくともいずれか1つに接続される半導体
チップの実装構造とを有する液晶装置において、 前記半導体チップの実装構造は、 (1)接合面に複数の半導体側端子を備えた半導体チッ
プと、接合面に複数の基板側端子を備えた配線基板と
を、それらの半導体側端子と基板側端子とが互いに導通
するように、導電接着剤を用いて接着することによって
形成され、 (2)前記基板側端子及び前記基板の少なくとも一方は
透明性の低い材料によって形成され、 (3)前記半導体チップの接合面に形成された半導体側
ダミー端子と、前記配線基板の接合面に形成された基板
側ダミー端子とを有し、さらに (4)その基板側ダミー端子のうち前記半導体側ダミー
端子と重なる部分は、その半導体側ダミー端子及び前記
基板側端子よりも小さい面積に形成されることを特徴と
する液晶装置。 - 【請求項7】 液晶装置と、その液晶装置を収容する筐
体とを有する電子機器において、 前記液晶装置は、液晶を挟む一対の液晶基板と、それら
の液晶基板の少なくともいずれか1つに接続される半導
体チップの実装構造とを有し、 その半導体チップの実装構造は、 (1)接合面に複数の半導体側端子を備えた半導体チッ
プと、接合面に複数の基板側端子を備えた配線基板と
を、それらの半導体側端子と基板側端子とが互いに導通
するように、導電接着剤を用いて接着することによって
形成され、 (2)前記基板側端子及び前記基板の少なくとも一方は
透明性の低い材料によって形成され、 (3)前記半導体チップの接合面に形成された半導体側
ダミー端子と、前記配線基板の接合面に形成された基板
側ダミー端子とを有し、さらに (4)その基板側ダミー端子のうち前記半導体側ダミー
端子と重なる部分は、その半導体側ダミー端子及び前記
基板側端子よりも小さい面積に形成されることを特徴と
する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35907098A JP3684886B2 (ja) | 1998-12-17 | 1998-12-17 | 半導体チップの実装構造、液晶装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35907098A JP3684886B2 (ja) | 1998-12-17 | 1998-12-17 | 半導体チップの実装構造、液晶装置及び電子機器 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005113270A Division JP4055786B2 (ja) | 2005-04-11 | 2005-04-11 | 液晶装置、半導体チップの実装構造及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000183112A true JP2000183112A (ja) | 2000-06-30 |
JP3684886B2 JP3684886B2 (ja) | 2005-08-17 |
Family
ID=18462589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35907098A Expired - Fee Related JP3684886B2 (ja) | 1998-12-17 | 1998-12-17 | 半導体チップの実装構造、液晶装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3684886B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7139060B2 (en) | 2004-01-27 | 2006-11-21 | Au Optronics Corporation | Method for mounting a driver IC chip and a FPC board/TCP/COF device using a single anisotropic conductive film |
KR100889636B1 (ko) | 2007-06-20 | 2009-03-20 | 건국대학교 산학협력단 | 더미범프 및 더미패턴을 이용한 rfid칩의 접합상태검사방법 |
JP2009224505A (ja) * | 2008-03-14 | 2009-10-01 | Seiko Epson Corp | 電気光学装置及び電子機器 |
JP2015159333A (ja) * | 2011-12-16 | 2015-09-03 | 旭化成イーマテリアルズ株式会社 | 異方導電性フィルム付き半導体チップの製造方法 |
-
1998
- 1998-12-17 JP JP35907098A patent/JP3684886B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7139060B2 (en) | 2004-01-27 | 2006-11-21 | Au Optronics Corporation | Method for mounting a driver IC chip and a FPC board/TCP/COF device using a single anisotropic conductive film |
US7375787B2 (en) | 2004-01-27 | 2008-05-20 | Au Optronics Corporation | Liquid crystal display devices |
KR100889636B1 (ko) | 2007-06-20 | 2009-03-20 | 건국대학교 산학협력단 | 더미범프 및 더미패턴을 이용한 rfid칩의 접합상태검사방법 |
JP2009224505A (ja) * | 2008-03-14 | 2009-10-01 | Seiko Epson Corp | 電気光学装置及び電子機器 |
JP2015159333A (ja) * | 2011-12-16 | 2015-09-03 | 旭化成イーマテリアルズ株式会社 | 異方導電性フィルム付き半導体チップの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3684886B2 (ja) | 2005-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3933094B2 (ja) | 電子部品の実装方法 | |
KR100419358B1 (ko) | 전기 광학장치, 전기 광학장치의 제조방법 및 전자기기 | |
JP3482826B2 (ja) | Ic実装方法、液晶表示装置および電子機器並びに液晶表示装置の製造装置 | |
JP2000250031A (ja) | 電気光学装置 | |
US6775149B1 (en) | Multichip mounted structure, electro-optical apparatus, and electronic apparatus | |
JP3684886B2 (ja) | 半導体チップの実装構造、液晶装置及び電子機器 | |
JPH1154877A (ja) | 基板接続構造、液晶表示装置及び電子機器 | |
JP2004087940A (ja) | 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器 | |
JP3985634B2 (ja) | 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器 | |
JP2004111810A (ja) | 複合基板の製造方法、複合基板の構造、電気光学装置及び電子機器 | |
US7515238B2 (en) | Electronic bonding structure with separately distributed anisotropic conductive film units and liquid crystal panel having same | |
JP2000124575A (ja) | 配線基板、液晶装置及び電子機器 | |
JP2001091967A (ja) | 液晶表示装置およびこれを用いた電子機器 | |
EP1078426B1 (en) | Display device | |
JP4055786B2 (ja) | 液晶装置、半導体チップの実装構造及び電子機器 | |
JP3675185B2 (ja) | 配線基板、液晶装置及び電子機器 | |
JP2002344097A (ja) | 実装用基板及びこの基板を有する表示装置 | |
JP3567781B2 (ja) | 液晶装置、液晶装置の製造方法及び電子機器 | |
JP2004077386A (ja) | 半導体実装構造の検査方法、半導体装置の実装構造、電気光学装置及び電子機器 | |
JP2000275672A (ja) | 液晶装置、液晶装置の製造方法及び電子機器 | |
JP2002231763A (ja) | 電気光学装置および電子機器 | |
JP2003179091A (ja) | Icチップ、icチップの実装構造、液晶パネル、液晶装置及びインクジェット装置 | |
JP2004087939A (ja) | 電気光学装置、電子機器及び電気光学装置の製造方法 | |
JP3088514B2 (ja) | Icカード用液晶表示装置 | |
JP3596546B2 (ja) | 液晶パネル、液晶装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040322 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050308 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050411 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050523 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |