JP2006186154A - 配線基板の製造方法及び電気光学装置の製造方法 - Google Patents
配線基板の製造方法及び電気光学装置の製造方法 Download PDFInfo
- Publication number
- JP2006186154A JP2006186154A JP2004379200A JP2004379200A JP2006186154A JP 2006186154 A JP2006186154 A JP 2006186154A JP 2004379200 A JP2004379200 A JP 2004379200A JP 2004379200 A JP2004379200 A JP 2004379200A JP 2006186154 A JP2006186154 A JP 2006186154A
- Authority
- JP
- Japan
- Prior art keywords
- conductive pattern
- conductive patterns
- manufacturing
- conductive
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electroluminescent Light Sources (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】 効率良く導電パターンを交差して形成し、低コスト化を図ることが可能な配線基板の製造方法及び電気光学装置の製造方法を提供する。
【解決手段】 同一基板上に、交差する複数の導電パターンを形成する工程を含む配線基板の製造方法であって、複数の導電パターンのうち一方の導電パターン13と、該一方の導電パターン13から離間するとともに、一方の導電パターン13を挟むように配置された複数の他方の導電パターン11とを形成する工程と、少なくとも他方の導電パターン11に挟まれた部分の一方の導電パターン13を絶縁材料により被覆する工程と、複数の他方の導電パターン11間を絶縁材料により被覆された箇所の上方で無電解めっきにより電気的に接続する工程とを備えることを特徴とする。
【選択図】 図6
【解決手段】 同一基板上に、交差する複数の導電パターンを形成する工程を含む配線基板の製造方法であって、複数の導電パターンのうち一方の導電パターン13と、該一方の導電パターン13から離間するとともに、一方の導電パターン13を挟むように配置された複数の他方の導電パターン11とを形成する工程と、少なくとも他方の導電パターン11に挟まれた部分の一方の導電パターン13を絶縁材料により被覆する工程と、複数の他方の導電パターン11間を絶縁材料により被覆された箇所の上方で無電解めっきにより電気的に接続する工程とを備えることを特徴とする。
【選択図】 図6
Description
本発明は、配線基板の製造方法及び電気光学装置の製造方法に関する。
近年、有機エレクトロルミネッセンス(以下、ELと称する)装置等の電気光学装置に用いられる実装基板の高密度化により、複数の導電パターン(配線パターン)を交差させて配置する等、複雑に導電パターンを形成する必要性が生じている(例えば、特許文献1参照。)。この特許文献1に記載の多層配線回路基板の製造方法では、まず、絶縁性の基板の表面に触媒を付与した後、スクリーン印刷により、触媒の表面に感光性樹脂をコーティングする。そして、露光・現像を行い、所望のパターンとなるように、導電パターン上の樹脂を除去する。これにより、導電パターンが形成される部分のみ触媒が露出され、無電解銅めっき液に浸漬することにより、この露出部分に無電解銅めっきによる導電パターンが形成される。さらに、導体層と絶縁層とを交互に積層して、上述した露光・現像を繰り返し導電パターンを多層化するものである。
特開平8−222834号公報
ところで、複雑に導電パターンを形成する際、ジャンパー線や上記特許文献1に記載の多層配線回路基板が用いられていた。しかしながら、配線基板にジャンパー線を用いると配線基板の小型化が難しい。また、導電パターンを交差して形成する際、上記特許文献1に記載の多層配線回路基板の製造方法を用いると、基板を多層構造にして、露光・現象を行うため、工程数が増え、生産性が低下してしまい、大量に生産するのは困難である。
本発明は、上記の課題を解決するためになされたものであって、効率良く導電パターンを交差して形成し、低コスト化を図ることが可能な配線基板の製造方法及び電気光学装置の製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、以下の手段を提供する。
本発明の配線基板の製造方法は、同一基板上に、交差する複数の導電パターンを形成する工程を含む配線基板の製造方法であって、前記複数の導電パターンのうち一方の導電パターンと、該一方の導電パターンから離間するとともに、前記一方の導電パターンを挟むように配置された複数の他方の導電パターンとを形成する工程と、前記他方の導電パターンに挟まれた部分の前記一方の導電パターンを絶縁材料により被覆する工程と、前記複数の他方の導電パターン間を前記絶縁材料により被覆された箇所の上方で無電解めっきにより電気的に接続する工程とを備えることを特徴とする。
本発明の配線基板の製造方法は、同一基板上に、交差する複数の導電パターンを形成する工程を含む配線基板の製造方法であって、前記複数の導電パターンのうち一方の導電パターンと、該一方の導電パターンから離間するとともに、前記一方の導電パターンを挟むように配置された複数の他方の導電パターンとを形成する工程と、前記他方の導電パターンに挟まれた部分の前記一方の導電パターンを絶縁材料により被覆する工程と、前記複数の他方の導電パターン間を前記絶縁材料により被覆された箇所の上方で無電解めっきにより電気的に接続する工程とを備えることを特徴とする。
本発明に係る配線基板の製造方法では、まず、一方の導電パターンと、この一方の導電パターンに離間するとともに、一方の導電パターンを挟むように配置された複数の他方の導電パターンとを形成する。そして、少なくとも他方の導電パターンに挟まれた一方の導電パターンを絶縁材料により被覆した後、無電解めっきにより電気的に接続をとるものとしている。これにより、他方の導電パターンに挟まれた一方の導電パターンが被覆されているので、一方の導電パターンを挟んで形成された他方の導電パターンの双方から成長しためっき金属は、一方の導電パターンに接触せずに一方の導電パターンの上方で接合する。したがって、簡易な方法により、一方の導電パターンに交差して形成された他方の導電パターン同士の導通を確実に確保することができるため、高い接続信頼性を得た配線基板を効率良く生産することが可能となる。
また、本発明の配線基板の製造方法は、前記被覆工程において、前記複数の導電パターン上に前記絶縁材料を塗布する工程と、少なくとも前記他方の導電パターンに挟まれた前記一方の導電パターン上に絶縁材料が形成されるとともに、前記他方の導電パターンは露出する成形型を押圧する工程とを備えることが好ましい。
本発明に係る配線基板の製造方法では、絶縁材料が塗布された導電パターンに成形型を押圧し、成形型を絶縁層から取り除くことにより凸部形状を転写させることができる。これにより、少なくとも他方の導電パターンに挟まれた一方の導電パターンは絶縁材料に覆われることになる。したがって、確実に一方の導電パターンと他方の導電パターとの導通を防止するとともに、一方の導電パターンを挟んで形成された他方の導電パターン同士の導通を確実に確保し、高い接続信頼性を得た配線基板を製造することが可能となる。
また、本発明の配線基板の製造方法は、前記被覆工程において、前記複数の導電パターン上に前記絶縁材料を塗布する工程と、少なくとも前記他方の導電パターンに挟まれた前記一方の導電パターン上に絶縁材料が形成されるとともに、前記他方の導電パターンは露出するマスクを介して露光を行う工程とを備えることが好ましい。
本発明に係る配線基板の製造方法では、所望のパターンを予めマスクに形成し、このマスクを介して絶縁材料に露光が行われるので、パターンに応じて少なくとも他方の導電パターンに挟まれた一方の導電パターンに絶縁材料が形成される。したがって、確実に一方の導電パターンと他方の導電パターとの導通を防止するとともに、一方の導電パターンを挟んで形成された他方の導電パターン同士の導通を確実に確保し、高い接続信頼性を得た配線基板を製造することが可能となる。
また、本発明の電気光学装置の製造方法は、画素を駆動するためのスイッチング素子が配線基板に実装されてなる電気光学装置の製造方法であって、前記スイッチング素子として半導体素子を用い、該半導体素子が実装される前記配線基板に交差配線を形成する方法として、上記の配線基板の製造方法を用いることを特徴とする。
本発明に係る電気光学装置の製造方法では、素子特性が良好で非常に信頼性の高い電気光学装置を得ることができる。
なお、本願発明において、電気光学装置とは、電界により物質の屈折率が変化して光の透過率を変化させる電気光学効果を有するものの他、電気エネルギーを光学エネルギーに変換するもの等も含んで総称している。具体的には、電気光学物質として液晶を用いる液晶表示装置、有機EL(Electro-Luminescence)を用いる有機EL装置、無機ELを用いる無機EL装置、電気光学物質としてプラズマ用ガスを用いるプラズマディスプレイ装置等がある。さらには、電気泳動ディスプレイ装置(EPD:Electrophoretic Display)、フィールドエミッションディスプレイ装置(FED:電界放出表示装置:Field Emission Display)等がある。
なお、本願発明において、電気光学装置とは、電界により物質の屈折率が変化して光の透過率を変化させる電気光学効果を有するものの他、電気エネルギーを光学エネルギーに変換するもの等も含んで総称している。具体的には、電気光学物質として液晶を用いる液晶表示装置、有機EL(Electro-Luminescence)を用いる有機EL装置、無機ELを用いる無機EL装置、電気光学物質としてプラズマ用ガスを用いるプラズマディスプレイ装置等がある。さらには、電気泳動ディスプレイ装置(EPD:Electrophoretic Display)、フィールドエミッションディスプレイ装置(FED:電界放出表示装置:Field Emission Display)等がある。
また、本発明に係る電気光学装置の製造方法では、前記画素が有機エレクトロルミネッセンスにより構成され、前記一方の導電パターンにより信号線を形成し、前記他方の導電パターンにより電力供給線を形成することが好ましい。
本発明に係る電気光学装置の製造方法では、信号線と電力供給線との交差部分において、上方でめっき金属により接続される方、すなわち、電力供給線の方の膜厚が厚くなるため、より多くの電流を電力供給線に流し易くすることが可能となる。
本発明に係る電気光学装置の製造方法では、信号線と電力供給線との交差部分において、上方でめっき金属により接続される方、すなわち、電力供給線の方の膜厚が厚くなるため、より多くの電流を電力供給線に流し易くすることが可能となる。
以下、本発明の好適な実施の形態について、図面を参照しつつ説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
まず、本発明の一実施形態に係る配線基板の製造方法を用いた電気光学装置の構成について、図1を参照して説明する。また、本実施形態の電気光学装置として有機EL装置を用いて説明する。
図1は、本実施形態の有機EL装置に備えられた有機エレクトロルミネッセンスパネルの回路構成図である。有機EL装置は、スイッチング素子として薄膜トランジスタ(Thin Film Transistor、以下TFTと略記する)を用いたアクティブマトリクス型の有機EL装置である。
図1は、本実施形態の有機EL装置に備えられた有機エレクトロルミネッセンスパネルの回路構成図である。有機EL装置は、スイッチング素子として薄膜トランジスタ(Thin Film Transistor、以下TFTと略記する)を用いたアクティブマトリクス型の有機EL装置である。
(有機エレクトロルミネッセンスパネル)
有機エレクトロルミネッセンスパネル1は、図1に示すように、配線基板10上に、複数の走査線(信号線:一方の導電パターン)13と、各走査線13に対して直角に交差する方向に延びる複数のデータ線(信号線:一方の導電パターン)12と、各データ線12に並列に延びる複数の電源線(電力供給線:他方の導電パターン)11とがそれぞれ配線された構成を有するとともに、走査線13とデータ線12の各交点付近に画素領域Xが設けられる。
データ線12には、シフトレジスタ、レベルシフタ、ビデオライン及びアナログスイッチを備えるデータ線駆動回路14が接続される。また、走査線13には、シフトレジスタ及びレベルシフタを備える走査線駆動回路15が接続される。
有機エレクトロルミネッセンスパネル1は、図1に示すように、配線基板10上に、複数の走査線(信号線:一方の導電パターン)13と、各走査線13に対して直角に交差する方向に延びる複数のデータ線(信号線:一方の導電パターン)12と、各データ線12に並列に延びる複数の電源線(電力供給線:他方の導電パターン)11とがそれぞれ配線された構成を有するとともに、走査線13とデータ線12の各交点付近に画素領域Xが設けられる。
データ線12には、シフトレジスタ、レベルシフタ、ビデオライン及びアナログスイッチを備えるデータ線駆動回路14が接続される。また、走査線13には、シフトレジスタ及びレベルシフタを備える走査線駆動回路15が接続される。
さらに、画素領域Xの各々には、走査線11を介して走査信号がゲート電極に供給されるスイッチング用TFT16と、このスイッチング用TFT16を介してデータ線12から供給される画素信号を保持する保持容量17と、該保持容量17によって保持された画素信号がゲート電極に供給される駆動用TFT18と、この駆動用TFT18を介して電源線11に電気的に接続したときに該電源線11から駆動電流が流れ込む画素電極(第1電極)19と、この画素電極19と陰極(第2電極)20との間に挟み込まれた発光機能層21とが設けられる。画素電極19と陰極20と発光機能層21により、発光素子が構成される。
本実施形態は、上記走査線13とデータ線12との交差部分(例えば、図1に示す領域A)及び走査線13と電源線11との交差部分(例えば、図1に示す領域B)を有する配線基板10の製造方法について特徴を有するものである。
以下、配線基板10の下地基板10aの表面10bに、走査線13と電源線11とを形成する方法について説明する。
本実施形態は、上記走査線13とデータ線12との交差部分(例えば、図1に示す領域A)及び走査線13と電源線11との交差部分(例えば、図1に示す領域B)を有する配線基板10の製造方法について特徴を有するものである。
以下、配線基板10の下地基板10aの表面10bに、走査線13と電源線11とを形成する方法について説明する。
(1.導電パターンの形成工程)
まず、下地基板10a上に、図1に示すような導電パターンである電源線パターン11a,11bと走査線13とを形成する工程について説明する。なお、本実施形態において、電源線11と走査線13との交差部分について説明するが、走査線13とデータ線12との交差部分についても同様の工程により形成することが可能である。
はじめに、図2(a)に示すように、下地基板10aを用意する。そして、スパッタリング法または真空蒸着法を用いて、この下地基板10aの表面10bに、Al,Cu等の金属導電材料を成膜する。次に、フォトリソグラフィを用いて金属導電材料が成膜された下地基板10aの加工を行う。まず、金属導電材料の膜上に、紫外線反応型レジスト等のフォトレジスト(ネガ型、ポジ型のいずれでも良い)を塗布してレジスト層(図示略)を形成する。そして、このレジスト層上に、所定の形状のフォトマスクを設置した状態で、紫外光等の光源を用いてフォトレジスト層を露光する。なお、本実施形態ではネガ型フォトレジストを用いている。
まず、下地基板10a上に、図1に示すような導電パターンである電源線パターン11a,11bと走査線13とを形成する工程について説明する。なお、本実施形態において、電源線11と走査線13との交差部分について説明するが、走査線13とデータ線12との交差部分についても同様の工程により形成することが可能である。
はじめに、図2(a)に示すように、下地基板10aを用意する。そして、スパッタリング法または真空蒸着法を用いて、この下地基板10aの表面10bに、Al,Cu等の金属導電材料を成膜する。次に、フォトリソグラフィを用いて金属導電材料が成膜された下地基板10aの加工を行う。まず、金属導電材料の膜上に、紫外線反応型レジスト等のフォトレジスト(ネガ型、ポジ型のいずれでも良い)を塗布してレジスト層(図示略)を形成する。そして、このレジスト層上に、所定の形状のフォトマスクを設置した状態で、紫外光等の光源を用いてフォトレジスト層を露光する。なお、本実施形態ではネガ型フォトレジストを用いている。
そして、露光工程が終了した後、現像処理を行う。ここで、ネガ型のフォトレジストは溶剤に溶ける性質を持っているため、光化学反応によって光が照射されたレジスト層は、溶剤に不溶となり、残ることになる。
さらに、マスクパターンが形成された金属導電材の膜に、エッチングを施して、下地基板10上に所望の形状の電源線パターン11a,11b及び走査線13を形成する。
電源線パターン11a,11bは、図2(b)に示すように、走査線13を挟んで走査線13に略垂直に配されるとともに、走査線13と離間して形成されている。
さらに、マスクパターンが形成された金属導電材の膜に、エッチングを施して、下地基板10上に所望の形状の電源線パターン11a,11b及び走査線13を形成する。
電源線パターン11a,11bは、図2(b)に示すように、走査線13を挟んで走査線13に略垂直に配されるとともに、走査線13と離間して形成されている。
(2.被膜工程)
次に、電源線パターン11a,11bに挟まれた、走査線13aを絶縁材料により被覆する工程について説明する。
まず、図3に示すように、電源線パターン11a,11b及び走査線13が形成された側の下地基板10a上にUV硬化型エポキシ樹脂(絶縁材料)を滴下し、電源線パターン11a,11b及び走査線13を完全に覆うように絶縁層30を形成する。
なお、絶縁層の材料としては、本実施形態ではUV硬化型エポキシ樹脂を用いたが、感光性アクリル樹脂等を用いても良い。さらには、感光性材料を使用せずに、成形型の押圧により好適に塑性変形し、粘度が比較的低い樹脂材料を採用しても良い。
次に、電源線パターン11a,11bに挟まれた、走査線13aを絶縁材料により被覆する工程について説明する。
まず、図3に示すように、電源線パターン11a,11b及び走査線13が形成された側の下地基板10a上にUV硬化型エポキシ樹脂(絶縁材料)を滴下し、電源線パターン11a,11b及び走査線13を完全に覆うように絶縁層30を形成する。
なお、絶縁層の材料としては、本実施形態ではUV硬化型エポキシ樹脂を用いたが、感光性アクリル樹脂等を用いても良い。さらには、感光性材料を使用せずに、成形型の押圧により好適に塑性変形し、粘度が比較的低い樹脂材料を採用しても良い。
次に、図4に示すように、エポキシ樹脂が硬化していない状態で成形型31を押圧する。
本実施形態の成形型31は、図4(a),(b)に示すように、電源線パターン11a,11b及び走査線13に底面31bが当接するとともに、電源線パターン11a,11bに挟まれた走査線13aの上方に対応する箇所に凹部31aが形成されている。
このような成形型31を絶縁層30に押圧すると、図4(c)に示すように、成形型31の底面31bが電源線パターン11a,11b及び走査線13に当接する。このとき、電源線パターン11a,11bに挟まれた走査線13aの上方に対応する箇所には凹部31aが位置している。この状態でUV光を照射することにより、絶縁層30は硬化され、成形型31を取り除くと、走査線13aには絶縁層30が残り被膜される。
なお、本実施形態では、下地基板10aあるいは成形型31がUV光を透過可能な透明基板である。
本実施形態の成形型31は、図4(a),(b)に示すように、電源線パターン11a,11b及び走査線13に底面31bが当接するとともに、電源線パターン11a,11bに挟まれた走査線13aの上方に対応する箇所に凹部31aが形成されている。
このような成形型31を絶縁層30に押圧すると、図4(c)に示すように、成形型31の底面31bが電源線パターン11a,11b及び走査線13に当接する。このとき、電源線パターン11a,11bに挟まれた走査線13aの上方に対応する箇所には凹部31aが位置している。この状態でUV光を照射することにより、絶縁層30は硬化され、成形型31を取り除くと、走査線13aには絶縁層30が残り被膜される。
なお、本実施形態では、下地基板10aあるいは成形型31がUV光を透過可能な透明基板である。
ここで、下地基板10aと電源線パターン11a,11b及び走査線13との間にエポキシ樹脂が残ってしまった場合、これら残膜の除去を行う。残膜の剥離処理としては、ドライエッチングまたは10%程度の希硫酸溶液中に浸漬して行われる。
(3.めっき成長工程)
以上の被膜を行った後、走査線13を挟んで両側に位置している電源線パターン11a、11bの電気的接続を行う。ここでは、無電解めっき処理法を用いて接続するものとしている。まず、各電源線パターン11a、11bの表面の濡れ性向上、及び残さを除去するために処理液に浸漬する。本実施形態では、フッ酸が0.01%〜0.1%、及び硫酸が0.01%〜0.1%含有した水溶液中に1分〜5分間含浸する。あるいは0.1%〜10%の水酸化ナトリウム等のアルカリベースの水溶液に1分〜10分浸漬してもよい。
以上の被膜を行った後、走査線13を挟んで両側に位置している電源線パターン11a、11bの電気的接続を行う。ここでは、無電解めっき処理法を用いて接続するものとしている。まず、各電源線パターン11a、11bの表面の濡れ性向上、及び残さを除去するために処理液に浸漬する。本実施形態では、フッ酸が0.01%〜0.1%、及び硫酸が0.01%〜0.1%含有した水溶液中に1分〜5分間含浸する。あるいは0.1%〜10%の水酸化ナトリウム等のアルカリベースの水溶液に1分〜10分浸漬してもよい。
次に、水酸化ナトリウムベースでpHが9〜13のアルカリ性水溶液を20℃〜60℃に加温した中に1秒〜5分間浸漬し、表面の酸化膜を除去する。あるいは5%〜30%硝酸をベースとしたpH1〜3の酸性水溶液を20℃〜60℃に加温した中に1秒〜5分間浸漬してもよい。
さらに、ZnOを含有したpH11〜13のジンケート液中に1秒〜2分間浸漬し、端子表面をZnに置換する。その後、5%〜30%の硝酸水溶液に1秒〜60秒浸漬し、Znを剥離する。そして、再度ジンケート浴中に1秒〜2分浸漬し、緻密なZn粒子をAl表面に析出させる。その後、無電解Niめっき浴に浸漬し、Niめっきを形成する。
めっき高さは2μm〜10μm程度析出させる。めっき浴は次亜リン酸を還元剤とした浴であり、pH4〜5、浴温80℃〜95℃である。
さらに、ZnOを含有したpH11〜13のジンケート液中に1秒〜2分間浸漬し、端子表面をZnに置換する。その後、5%〜30%の硝酸水溶液に1秒〜60秒浸漬し、Znを剥離する。そして、再度ジンケート浴中に1秒〜2分浸漬し、緻密なZn粒子をAl表面に析出させる。その後、無電解Niめっき浴に浸漬し、Niめっきを形成する。
めっき高さは2μm〜10μm程度析出させる。めっき浴は次亜リン酸を還元剤とした浴であり、pH4〜5、浴温80℃〜95℃である。
このような工程においては、次亜リン酸浴を行うので、リン(P)が共析する。めっき金属は、電源線パターン11a及び電源線パターン11bの双方から等方成長するため、双方の電源線パターン11a,電源線パターン11bにて成長しためっき金属が、図5(a),(b)に示すように、中央部まで成長することにより接合する。なお、接続面積を増やすために、接合後もある程度めっきを継続するものとしている。
全ての電源線パターン11a及び電源線パターン11b同士が接続されたら、最後に置換Auめっき浴中に浸漬し、Ni表面をAuにする。Auは0.05μm〜0.3μm程度に形成する。Au浴はシアンフリータイプを用い、pH6〜8、浴温50℃〜80℃で、1分〜30分間の浸漬を行う。このようにして、双方の電源線パターン11a及び電源線パターン11b上にNi−Auめっき金属を形成する。
以上により、図6に示すように、双方の電源線パターン11a及び電源線パターン11bは、無電解めっきによって成長しためっき金属35,36によって互いに電気的に接続され電源線11が形成されることになる。また、走査線13にも同様にして無電解めっき処理法によりめっき金属を形成する。
電源線11と走査線13との交差部分では、断面的に見ると、走査線13に比べ走査線13の上方で接続される電源線11の方の膜厚が厚くなるため、より多くの電流を電源線11に流すことが可能となるので、膜厚が厚くなる側を電源線にする方が好ましい。
電源線11と走査線13との交差部分では、断面的に見ると、走査線13に比べ走査線13の上方で接続される電源線11の方の膜厚が厚くなるため、より多くの電流を電源線11に流すことが可能となるので、膜厚が厚くなる側を電源線にする方が好ましい。
このように、本実施形態では、電源線パターン11a,11bに挟まれた走査線13aが、エポキシ樹脂により被覆されているので、走査線13を挟んで形成された電源線パターン11a,11bの双方から成長しためっき金属は、走査線13に接触せずに走査線13の上方で接合する。したがって、簡易な方法により、走査線13に交差して形成された電源線パターン11a,11b同士の導通を確実に確保した電源線11を得ることができるため、高い接続信頼性を得た配線基板10を効率良く生産することが可能となる。
また、被膜工程において、成形型31を用いて電源線パターン11a,11bに挟まれた走査線13aにのみ絶縁層30を形成しているため、確実に走査線13と電源線11との導通を防止することが可能となる。さらに、同一平面上で交差配線が実現できるので、電源線11の膜厚を厚くすることが可能であるにもかかわらず、全体の膜厚を厚くしなくて済むことになる。
また、被膜工程において、成形型31を用いて電源線パターン11a,11bに挟まれた走査線13aにのみ絶縁層30を形成しているため、確実に走査線13と電源線11との導通を防止することが可能となる。さらに、同一平面上で交差配線が実現できるので、電源線11の膜厚を厚くすることが可能であるにもかかわらず、全体の膜厚を厚くしなくて済むことになる。
(被膜工程の別の形態)
上記の実施形態においては、UV硬化型エポキシ樹脂からなる絶縁層30に成形型31を押圧することによって、電源線パターン11a,11bに挟まれた走査線13aを被膜している。被膜する方法としては、成形型30に限らず、図7に示すように、絶縁層30にマスクを配置し、マスクを介して露光を行うことにより、電源線パターン11a,11bに挟まれた走査線13aを被膜しても良い。
ここでは、上記実施形態と異なる部分のみを説明し、同一工程、同一構成の説明を簡略化する。
上記の実施形態においては、UV硬化型エポキシ樹脂からなる絶縁層30に成形型31を押圧することによって、電源線パターン11a,11bに挟まれた走査線13aを被膜している。被膜する方法としては、成形型30に限らず、図7に示すように、絶縁層30にマスクを配置し、マスクを介して露光を行うことにより、電源線パターン11a,11bに挟まれた走査線13aを被膜しても良い。
ここでは、上記実施形態と異なる部分のみを説明し、同一工程、同一構成の説明を簡略化する。
まず、図7(a)に示すように、アクリル樹脂からなる絶縁層30を形成した後、電源線パターン11a,11bに挟まれた走査線13aに絶縁材料が形成されるようなパターンを有するマスク40を配置する。さらに、この状態で加熱処理(ベーキング)を施して、アクリル樹脂を仮硬化させる。さらに、マスク40を配置した状態でUV露光を行い、マスクを剥離し、現像を行うことで、図7(b)に示すように、電源線パターン11a,11bに挟まれた走査線13aにのみ絶縁層30が残ることになる。この場合においても、マスク40を用いて電源線パターン11a,11bに挟まれた走査線13aにのみ絶縁層30を形成しているため、確実に走査線13と電源線11との導通を防止することが可能となる。
次に、上記電気光学装置を用いた電子機器として、例えば、有機EL装置を備えた電子機器の例について、図8を用いて説明する。図8は、携帯電話1000の斜視図である。有機EL装置は、上記配線基板からなる有機エレクトロルミネッセンスパネルが用いられている。
本実施形態の配線基板は、前記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等々、種々の電子機器に適用することができる。いずれの電子機器においても、本発明の配線基板を適用することで、高性能な電子機器を効率良く生産することが可能となる。
本実施形態の配線基板は、前記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等々、種々の電子機器に適用することができる。いずれの電子機器においても、本発明の配線基板を適用することで、高性能な電子機器を効率良く生産することが可能となる。
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、本実施形態では、有機エレクトロルミネッセンスパネル1に形成された、走査線13とデータ12との交差部分及び走査線13と電源線11との交差部分について説明したが、これに限ることはなく、導電パターンが交差するところであれば、適用することが可能である。また、図9に示すように、段差がある下地基板51に導電パターン52,53を設けた配線基板50であっても良い。この構成の場合も、導電パターン52a,52bに挟まれた導電パターン53にのみ絶縁層54が残ることになり、簡易な方法により、導電パターン53に交差して形成された導電パターン52a,52b同士の導通を確実に確保することができるため、高い接続信頼性を得た配線基板50を効率良く生産することが可能となる。
例えば、本実施形態では、有機エレクトロルミネッセンスパネル1に形成された、走査線13とデータ12との交差部分及び走査線13と電源線11との交差部分について説明したが、これに限ることはなく、導電パターンが交差するところであれば、適用することが可能である。また、図9に示すように、段差がある下地基板51に導電パターン52,53を設けた配線基板50であっても良い。この構成の場合も、導電パターン52a,52bに挟まれた導電パターン53にのみ絶縁層54が残ることになり、簡易な方法により、導電パターン53に交差して形成された導電パターン52a,52b同士の導通を確実に確保することができるため、高い接続信頼性を得た配線基板50を効率良く生産することが可能となる。
10…配線基板、11…電源線(電力供給線:他方の導電パターン)、12…データ線(信号線:一方の導電パターン)、13…走査線(信号線:一方の導電パターン)、31…成形型、35,36…めっき金属(Niめっき)、マスク…40
Claims (5)
- 同一基板上に、交差する複数の導電パターンを形成する工程を含む配線基板の製造方法であって、
前記複数の導電パターンのうち一方の導電パターンと、該一方の導電パターンから離間するとともに、前記一方の導電パターンを挟むように配置された複数の他方の導電パターンとを形成する工程と、
少なくとも前記他方の導電パターンに挟まれた部分の前記一方の導電パターンを絶縁材料により被覆する工程と、
前記複数の他方の導電パターン間を前記絶縁材料により被覆された箇所の上方で無電解めっきにより電気的に接続する工程とを備えることを特徴とする配線基板の製造方法。 - 前記被覆工程において、前記複数の導電パターン上に前記絶縁材料を塗布する工程と、
少なくとも前記他方の導電パターンに挟まれた前記一方の導電パターン上に絶縁材料が形成されるとともに、前記他方の導電パターンは露出する成形型を押圧する工程とを備えることを特徴とする請求項1に記載の配線基板の製造方法。 - 前記被覆工程において、前記複数の導電パターン上に前記絶縁材料を塗布する工程と、
少なくとも前記他方の導電パターンに挟まれた前記一方の導電パターン上に絶縁材料が形成されるとともに、前記他方の導電パターンは露出するマスクを介して露光を行う工程とを備えることを特徴とする請求項1に記載の配線基板の製造方法。 - 画素を駆動するためのスイッチング素子が配線基板に実装されてなる電気光学装置の製造方法であって、
前記スイッチング素子として半導体素子を用い、該半導体素子が実装される前記配線基板に交差配線を形成する方法として、請求項1から請求項3のいずれか1項に記載の配線基板の製造方法を用いることを特徴とする電気光学装置の製造方法。 - 前記画素が有機エレクトロルミネッセンスにより構成され、前記一方の導電パターンにより信号線を形成し、前記他方の導電パターンにより電力供給線を形成することを特徴とする請求項4に記載の電気光学装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004379200A JP2006186154A (ja) | 2004-12-28 | 2004-12-28 | 配線基板の製造方法及び電気光学装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004379200A JP2006186154A (ja) | 2004-12-28 | 2004-12-28 | 配線基板の製造方法及び電気光学装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006186154A true JP2006186154A (ja) | 2006-07-13 |
Family
ID=36739043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004379200A Withdrawn JP2006186154A (ja) | 2004-12-28 | 2004-12-28 | 配線基板の製造方法及び電気光学装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006186154A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010146645A1 (ja) * | 2009-06-15 | 2010-12-23 | パイオニア株式会社 | 半導体装置および半導体装置の製造方法 |
WO2010146692A1 (ja) * | 2009-06-18 | 2010-12-23 | パイオニア株式会社 | 半導体装置および半導体装置の製造方法 |
CN105023845A (zh) * | 2014-04-23 | 2015-11-04 | 富士电机株式会社 | 半导体装置的制造方法、评价方法以及半导体装置 |
US9847409B2 (en) | 2014-07-16 | 2017-12-19 | Denso Corporation | Semiconductor device and manufacturing method for the same |
-
2004
- 2004-12-28 JP JP2004379200A patent/JP2006186154A/ja not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010146645A1 (ja) * | 2009-06-15 | 2010-12-23 | パイオニア株式会社 | 半導体装置および半導体装置の製造方法 |
WO2010146692A1 (ja) * | 2009-06-18 | 2010-12-23 | パイオニア株式会社 | 半導体装置および半導体装置の製造方法 |
CN105023845A (zh) * | 2014-04-23 | 2015-11-04 | 富士电机株式会社 | 半导体装置的制造方法、评价方法以及半导体装置 |
US9437678B2 (en) | 2014-04-23 | 2016-09-06 | Fuji Electric Co., Ltd. | Fabrication method of semiconductor device, evaluation method of semiconductor device, and semiconductor device |
US9761663B2 (en) | 2014-04-23 | 2017-09-12 | Fuji Electric Co., Ltd. | Semiconductor device |
CN105023845B (zh) * | 2014-04-23 | 2018-05-08 | 富士电机株式会社 | 半导体装置的制造方法、评价方法以及半导体装置 |
US9847409B2 (en) | 2014-07-16 | 2017-12-19 | Denso Corporation | Semiconductor device and manufacturing method for the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10923508B2 (en) | Array substrate and manufacturing method therefor, display panel, and display device | |
WO2020233576A1 (zh) | 显示面板、其制作方法及显示装置 | |
US20080055291A1 (en) | Chip film package and display panel assembly having the same | |
US20200118989A1 (en) | Light emitting device package structure and manufacturing method thereof | |
CN112366220B (zh) | 一种显示基板及其制备方法、显示装置 | |
US10798828B2 (en) | Circuit board structures and methods of fabricating the same | |
CN110993775B (zh) | 一种背板及其制作方法、背光模组、显示面板 | |
JP2006179606A (ja) | 配線回路基板 | |
KR20040014187A (ko) | 배선 기판, 표시 장치, 및 배선 기판의 제조 방법 | |
CN111477589A (zh) | 阵列基板的制造方法、阵列基板和显示装置 | |
KR20070106669A (ko) | 회로기판 및 그 제조방법 | |
CN114156395A (zh) | 阵列基板及其制备方法、显示面板和背光模组 | |
JP2006186154A (ja) | 配線基板の製造方法及び電気光学装置の製造方法 | |
CN112309836A (zh) | 一种背板及其制备方法、背光模组和显示装置 | |
CN116031212A (zh) | 一种基板及其制作方法、显示装置 | |
JPH01195285A (ja) | メタライズガラス基板の製造方法 | |
CN113488457A (zh) | 发光基板及其制备方法 | |
US20210265601A1 (en) | Display substrate and method for preparing the same, and display device | |
JP2006165286A (ja) | 半導体基板の製造方法、半導体基板、半導体素子の製造方法、半導体素子及び電気光学装置の製造方法 | |
US20070045647A1 (en) | Display panel package | |
CN110634925B (zh) | 显示面板及其制造方法、绑定方法、显示装置 | |
WO2023241244A1 (zh) | 掩膜板及电子装置、其制作方法 | |
CN215268840U (zh) | Cof驱动模块及cof显示模组 | |
US11715715B2 (en) | Metal bump structure and manufacturing method thereof and driving substrate | |
US20240178208A1 (en) | Manufacturing method of light-emitting substrate, and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080304 |