JP2002237546A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002237546A JP2002237546A JP2001032963A JP2001032963A JP2002237546A JP 2002237546 A JP2002237546 A JP 2002237546A JP 2001032963 A JP2001032963 A JP 2001032963A JP 2001032963 A JP2001032963 A JP 2001032963A JP 2002237546 A JP2002237546 A JP 2002237546A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pad
- resin member
- wiring pattern
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
る影響により、半導体基板上の配線に電気的不良が発生
しない。 【解決手段】 外部接続電極17に接続されるパッド1
5aと、ウエハー基板31上に配設される配線パターン
15との接続位置を樹脂部材14上に配置したため、回
路基板100へ実装した後に想定される温度サイクル負
荷に対して、樹脂部材14が変形しても、配線パターン
15に生じる歪みによる応力を緩和することができ、良
好な信頼度を有する半導体装置を得ることができる。
Description
密度パッケージに適した半導体装置及びその製造方法に
関する。
されるように、電子機器の小型化及び軽量化に対する要
望が高まっており、それにともなって半導体装置の小型
化及び高密度化が急速に進んでいる。このような現状の
もと、LSIチップを直接回路基板上に搭載するベアチ
ップ実装、半導体装置の形状をLSIチップの形状に極
力近付けることにより小型化を図る、いわゆるCSP
(Chip Size Package)構造の半導体
装置等の技術が提案され、半導体装置の小型化及び高密
度化が図られている。このCSP構造の半導体装置は、
LSIチップの電極配置に多用されているペリフェラル
型電極配置を、再配線の工程によって、多ピン化に有利
なエリアアレイ型電極配置に変換したものである。
る半導体装置を回路基板に実装する各工程を、それぞれ
示す概略断面図である。
(b)及び(c)参照)に実装する際には、まず、図8
(a)に示すように、平板状のベアチップ2の表面上に
複数の外部接続部3を設ける。
は、図8(b)に示すように、ベアチップ2上の複数の
外部接続部3が、平板状の回路基板100上に設けられ
た複数の接続端子101にそれぞれ接続されるように回
路基板100に実装される。
0への実装構造では、半導体装置1の実装後における電
源のオンまたはオフ操作によるデバイス自体の温度上昇
または下降、あるいは外気温度の上昇または下降による
温度サイクル負荷がかかった場合に、ベアチップ2と回
路基板100との熱膨張率の差により、外部接続部3に
熱応力に起因する歪みが発生し、クラックが発生するこ
とで、電気的不良が生じる。
が急速であり、回路基板100の高密度化、搭載部品点
数の増大にともなって、半導体装置1自体の高密度化
(端子の多ピン・挟ピッチ化、大型化、薄型化)が求め
られるようになっており、半導体装置1の回路基板10
0への実装後における信頼性を向上させることが特に重
要になっている。
ように、ベアチップ2と回路基板100との間隙に樹脂
4を充填(アンダーフィル)し、各外部接続部3に生じ
る熱応力を緩和することが行われている。
装置1との間隙にアンダーフィルすれば、半導体装置1
のリペアが非常に困難になるという問題がある。
基板100とベアチップ2との間隙にアンダーフィルす
る工程及び樹脂4を硬化させる工程を付加する必要があ
り、作業工程が増加するために製造効率が低下し、ま
た、コストが上昇するという問題もある。
造では、小型化及び高密度実装化を可能とする実装構造
であるにもかかわらず、半導体装置1のリペアが実質上
不可能になっていること、樹脂4の注入、硬化工程の追
加による作業行程の増加及びそれに伴うコストの上昇、
さらに、ベアチップ2を主構造とし、保護構造を持たな
い半導体装置1自体のハンドリング性の悪さ等の要因に
よって、その普及が妨げられている。
能であり、低コストであって、かつ、パッケージ単体と
なっている回路基板への実装前のみならず、回路基板1
00への実装後においても高い信頼性を維持することが
できる半導体装置が求められている。
11−258460号、特願2000−154788号
において、新たな半導体装置が提案されている。
記載された半導体装置10の実装構造を示す断面図であ
る。
を備えた半導体チップ11と、この半導体チップ11の
所定の位置にそれぞれ設けられた複数のチップ電極12
とを有している。半導体チップ11上には、各チップ電
極12上にそれぞれ開口が形成された絶縁膜13が半導
体チップ11の全面にわたって形成されており、この絶
縁膜13上には、複数の樹脂部材14がそれぞれ独立し
て設けられている。また、絶縁膜13上には、所定形状
にパターニングされた配線パターン15が設けられてい
る。配線パターン15は、各チップ電極12にそれぞれ
接続されるように半導体チップ11上に所定のパターン
に形成されている。半導体チップ11上には、半導体チ
ップ11の表面を保護する保護膜16が設けられてお
り、保護膜16には、樹脂部材14上の配線パターン1
5が露出するように開口部16aがそれぞれ形成されて
いる。保護膜16の各開口部16aから露出した配線パ
ターン15の各表面には、外部接続電極17がそれぞれ
設けられており、各接続電極17によって、配線パター
ン15が回路基板100の接続端子101にそれぞれ接
続されている。
1と回路基板100との間の熱膨張率の差により外部接
続電極17に発生する歪みを、樹脂部材14の弾性によ
って緩和することによって、半導体装置10の信頼性の
向上を図っている。
に記載された半導体装置20を示す上面図である。
の内部に導通する複数のチップ電極12と、回路基板に
接続する外部接続電極(図示せず)が取り付けられた複
数のパッド15aと、各パッド15aから半導体チップ
21表面上に引き出されて所定の直線状パターンによっ
てチップ電極12にそれぞれ接続された配線パターン1
5とを有しており、各配線パターン15の延出方向が、
半導体チップ21が熱応力によって伸縮する方向と一致
しない方向になっている。
特願平11−1482569号の半導体装置10が回路
基板100に実装されている状態を、半導体装置10の
1つの外部接続電極14、配線パターン15、樹脂部材
13の周辺を拡大して示しており、図11(a)は、そ
の断面図、図11(b)は、その平面図を表している。
5は、樹脂部材14上に設けられたパッド15aに接続
されている。パッド15aは、図11(b)のAで示す
円形状の領域内にて外部接続電極17に接触しており、
回路基板100と外部接続電極17との間で発生する熱
応力により、樹脂部材14が変形した場合に、樹脂部材
14の変形に伴って移動される。これに対して、パッド
15aに接続された配線パターン15は、半導体チップ
11上の所定箇所に固定されており、熱応力により樹脂
部材14が変形しても、変形及び移動することなく固定
状態を維持する。
導体装置10の回路基板100への実装後において、熱
応力による歪みが外部接続電極17に加えられて、樹脂
部材14がその弾性により変形した場合に、この樹脂部
材14の変形に伴って、樹脂部材14上のパッド15a
が移動することにより、パッド15aと半導体チップ1
1上に固定された配線パターン15との間の接続部分に
大きな歪みが発生し、図11(a)及び(b)にそれぞ
れCで示すクラックが生じ、電気的不良が発生するおそ
れがある。
は、配線パターン15の延出方向を、半導体チップ11
が熱応力によって伸縮する方向と一致しない方向に制限
されているために、直線状の配線パターン15の引き回
しの自由度が小さくなり、将来的に予測される半導体装
置の高密度化(端子の多ピン化、狭ピッチ化、半導体基
板の大型化、薄型化)に対応できなくなるおそれがあ
る。
であり、回路基板への実装後の熱応力による歪みによる
影響により、半導体基板上の配線に電気的不良が発生し
ない半導体装置及びその製造方法を提供することを目的
とする。
め、本発明の半導体装置は、半導体素子が設けられた半
導体基板上の所定の位置に適当な厚さで突出するように
設けられた樹脂部材と、該樹脂部材上に設けられたパッ
ドと、該パッド上に設けられて回路基板への実装時に該
回路基板に設けられた接続端子に接続される外部接続電
極と、前記半導体素子に導通するように半導体基板上に
設けられたチップ電極と、該チップ電極と前記樹脂部材
上のパッドとを接続するように前記半導体基板上に所定
のパターンにて形成された配線パターンとを有し、前記
パッドと前記配線パターンとの接続位置が、前記樹脂部
材上に形成されていることを特徴とするものである。
の実装後における外部接続電極と回路基板との間に発生
する熱応力を緩和する樹脂部材の変形によって、樹脂部
材上に形成されたパッドと配線パターンとの間に生じる
歪みを効果的に緩和することができる。
線パターンとの接続方向に沿って長く形成されているこ
とが好ましい。
ーンに生じる歪みを緩和する効果を維持しつつ、半導体
装置上の樹脂部材によって覆われる面積を小さくして、
半導体装置上の平坦な部分の面積を大きくすることがで
きる。このため、半導体装置上の配線パターンの引き回
し自由度が増大するので、高密度に配線を配設すること
が可能になる。
は、略楕円形状、または、配線パターンとの接続方向に
突出しており、その幅寸法が突出方向の先端側になるに
つれ順次狭くなっている形状に形成されていれば、半導
体基板上の樹脂部材で覆われる面積を小さくすることが
できるので、半導体装置上の配線パターンの引き回し自
由度が増大し、高密度な配線を配設することが可能とな
る。
材上の配線パターンと、前記外部接続電極と前記パッド
との接続位置との距離が、60μm以上になっているこ
とが好ましい。
との接続位置に発生する歪みを確実に緩和することがで
きる。
が、前記配線パターンとの接続方向に突出しており、そ
の幅寸法が突出方向の先端側になるにつれて順次狭くな
ていることが好ましい。
との接続部分が急に細くならず、滑らかに細くなってい
くので、接続部分に集中する歪みによって、配線パター
ンにクラックが生じて、電気的不良が発生することを防
止することができる。
の長手方向および前記配線パターンの配線方向は、前記
半導体基板が熱応力によって伸縮する方向に対して、略
直交する方向に設けられていることが好ましい。
る歪みによる応力を緩和して、配線切れを防止すること
ができる。
基板上の所定の位置に配設されるパッドと、該パッド上
に設けられて回路基板への実装時に回路基板の接続端子
に接続される外部接続電極と、前記パッドから半導体基
板上に所定のパターンを形成して前記半導体基板内に導
通する前記半導体基板上のチップ電極に接続される配線
パターンとを有する半導体装置であって、前記パッド
は、前記配線パターンとの接続方向に突出しており、そ
の幅寸法が突出方向の先端側になるにつれて順次狭くな
っていることを特徴とするものである。
との熱膨張率の差が小さい等、外部接続電極に発生する
応力が、特に応力を緩和する必要がない程小さい場合
に、好適である。
半導体基板の所定位置にチップ電極を設ける工程と、前
記半導体基板の所定位置に所定高さで突出する樹脂部材
を設ける工程と、前記樹脂部材上にパッドを設けるとと
もに、該パッドに前記樹脂部材上にて接続された配線パ
ターンを前記半導体装置の表面上に所定のパターンで形
成する工程と、を包含することを特徴とするものであ
る。
体装置を製造することができる。
は、半導体装置の所定位置に電極を設ける工程と、前記
半導体装置の所定の位置に前記パッドと、該パッドに接
続されて前記半導体装置の表面上に所定のパターンを形
成して前記電極に接続される配線パターンとを配設する
工程と、前記パッド上に外部接続電極を設ける工程と、
を包含することを特徴とするものである。
半導体装置を製造することができる。
実施の形態1に係る半導体装置及びその製造方法につい
て、図面に基づいて説明する。
造方法の各工程をそれぞれ示す断面図である。
半導体装置にチップ化する前の状態を示している。ウエ
ハー基板31上には、多数のチップ領域が形成されるよ
うになっており、最終的に、ウエハー基板31を各チッ
プ領域の間に設けられたダイシングライン18に沿って
切断することによって、本発明の各半導体装置とされ
る。
(e)を参照して説明する。この半導体装置は、各種の
半導体素子を備えたウエハー基板31上における各チッ
プ領域の側部上の所定の位置に多数のチップ電極12を
それぞれ有しており、ウエハー基板31上には、チップ
電極12上に開口13aをそれぞれ形成した絶縁膜13
がウエハー基板31の全面にわたって形成されている。
この絶縁膜13上には、本実施形態の半導体装置が実装
される回路基板上に配置された複数の接続端子にそれぞ
れ対向するように、半球状の樹脂部材14が設けられて
いる。また、絶縁膜13上には、所定形状にパターニン
グされた配線パターン15が設けられている。
けられて外部接続電極17に接触するパッド15aに接
続されている。そして、パッド15aと配線パターン1
5とが接続される接続位置が、樹脂部材14上に位置す
るように、パッド15a及び配線パターン15がそれぞ
れ配設されている。
されたウエハー基板31の各チップ領域上には、配線パ
ターン15等が配置されたウエハー基板31の各チップ
領域の表面を保護するために、樹脂部材14上の所定の
位置に開口16aが設けられた保護膜16がウエハー基
板31の各チップ領域の全面にわたって形成され、配線
パターン15及びパッド15aが露出された樹脂部材1
4上に、それぞれ球形状の外部接続電極17が設けられ
ている。
方法を、図1(a)〜(e)に示す各工程毎に説明す
る。
基板31における半導体装置が形成される各チップ領域
の所定の位置に、アルミニウム等の導電性部材から形成
されるチップ電極12をそれぞれ設けた後、ウエハー基
板31の表面全体にわたって絶縁膜13を形成し、この
絶縁膜13上におけるチップ電極12上に開口13aを
それぞれ形成する。絶縁膜13は、例えば、ポリイミド
等の樹脂材料をスピンコート等によって、各チップ電極
12を含むウエハー基板31の全面にわたって積層され
る。各チップ電極12上に設けられた絶縁膜13の各開
口13aは、フォトリソグラフィ等によって形成され
る。なお、予め、所定の位置に開口13aが形成された
絶縁膜13をウエハー基板31の表面上に貼り付けるよ
うにしてもよい。
基板31における各チップ領域の所定の位置に、多数の
半球状をした樹脂部材14を設ける。樹脂部材14は、
エポキシ系樹脂、シリコーン系樹脂、ゴム系樹脂等を用
いることができ、使用される材料について、特に限定さ
れない。ただし、低弾性率の特性を有する樹脂を用いれ
ば、半導体装置を回路基板100に実装した後の熱応力
を確実に緩和させることができるために望ましい。ま
た、絶縁膜13及び後の工程で設けられる配線パターン
15との密着性に優れた材質を用いることが望ましい。
樹脂部材14は、例えば、合成ゴム系樹脂(例えば、扇
化学工業(株)製LSA−7701)を用いて、0.1
mm厚程度の金属製ステンシルによってスクリーン印刷
した後に、175℃の加熱条件で1時間にわたって硬化
させることにより形成することができる。樹脂部材14
は、所定の大きさの半球状とされる。
ウエハー基板31の全面に形成されることなく、上記の
印刷法によって、外部接続電極17が形成される位置の
みにそれぞれ独立して形成されており、このため、回路
基板への実装後に発生する熱応力による歪みを効果的に
緩和することができる。なお、樹脂部材14は、上記の
印刷法によるほか、外部接続電極17が形成される位置
のみにそれぞれ独立して形成することができれば、他の
方法により形成してもよい。
材14上に、後の工程で設けられる外部接続電極17に
接続されるパッド15aと、このパッド15aに接続さ
れて、ウエハー基板31上に所定のパターンを形成し
て、各チップ電極12に接続される配線パターン15と
を形成する。このパッド15a及び配線パターン15の
形成方法は、特に限定されず、例えば、公知のリフトオ
フ法により形成される。
れぞれの接続位置が樹脂部材14上になるように、それ
ぞれ形成される。樹脂部材14は、例えば、各外部接続
電極17のピッチが0.8mm、パッド15aの直径が
0.4mm程度の場合に、パッド15aと配線パターン
15との接続位置が樹脂部材14上に設けられるように
するために、0.55〜0.60mm程度の直径である
ことが好ましい。
上に形成される樹脂部材14及び配線パターン15の配
置パターンの一例を示している。
に設けられたパッド15aは、樹脂部材14の各列に沿
って延びる配線パターン15によって、各チップ電極1
2に、それぞれ接続されている。
ーン15及びパッド15aが配置されたウエハー基板3
1の各チップ領域の表面を保護するために、各パッド1
5a上がそれぞれ露出する開口部16aを有する保護膜
16をウエハー基板31上に形成する。この保護膜16
を形成する方法は、特に限定されないが、例えば、印刷
法、感光性樹脂を用いたフォトリソグラフィ法等を用い
ることができる。フォトリソグラフィ法を用いて保護膜
16を形成する場合には、感光性樹脂を用いたスピンコ
ート等によって保護膜16を形成した後、後の工程で外
部接続電極17を配置する箇所にのみ開口16aを形成
する。
6に設けられた各開口部16aから露出したパッド15
a上に、外部接続電極17をそれぞれ設ける。この外部
接続電極17は、例えば、Snをベースとする合金を、
ほぼ均一の大きさのボール状に形成して、フラックスと
ともにパッド15aが露出した保護膜16の開口部16
a上に載せた後、リフローすることにより設けることが
できる。
間に設けられたダイシングライン18に沿ってウエハー
基板31を切断することによりウエハー基板31をチッ
プ化して、所望のチップ状の大きさになった半導体装置
を得る。
する際の信頼性にすぐれた半導体装置を低コストにて製
造することができる。
回路基板に設けられた各接続端子に、外部接続電極17
をそれぞれ接続することにより、回路基板に実装され
る。
ハープロセスについて説明したが、本発明の半導体装置
の製造方法は、このようなウエハープロセスに限定され
ない。
パッド15a及び配線パターン15と樹脂部材14との
位置関係について説明する。
つの外部接続電極17の周辺部分を拡大して示した拡大
図であり、図3(a)は、その断面図、図3(b)は、
その平面図である。
Aにて示す領域で外部接続電極17に接続されており、
配線パターン15における樹脂部材14の端部上からパ
ッド15aにおける外部接続電極17に接続されるAの
領域までの距離をxとして示している。そして、配線パ
ターン15とパッド15aとの接続部分がx内に位置す
るように、配線パターン15及びパッド15aが形成さ
れている。
クル試験によって不良が発生するかを実験した場合にお
ける距離xと時間との関係を示すグラフである。
けて、各樹脂部材14を合成ゴム系樹脂(扇化学工業
(株)製LSA−7701)によって形成し、各樹脂部
材14上に外部接続電極17を0.8mmのピッチで設
置した半導体装置に対して、−40℃から125℃まで
の昇温を1サイクルとして1時間あたりに3サイクルの
昇温を行い、2000サイクルの昇温を行った場合の半
導体装置の中心部分から3.44mmの距離内に存在す
る外部接続電極17の接触状態を判定した。
0μm以上であるとき、配線パターン15に配線切れが
生じなかった。これは配線パターン15とパッド15a
とが接続する接続位置が、樹脂部材14の端部の近辺に
設置された場合には、樹脂部材14の変形によって接続
位置に生じる歪みが大きく、配線切れが生じ易くなって
いるが、距離xが60μm以上であれば、この歪みを緩
和することができるために、配線パターン15の配線切
れが生じなかったと考えられる。したがって、距離x
が、60μm以上であることが好ましい。
31上に形成される樹脂部材14及び配線パターン15
等の他の配置例を示している。
十分であれば、樹脂部材14を小さく形成してもよく、
例えば、図5(a)に示すように、長方形状に形成して
もよい。この場合、パッド15aに対して配線パターン
15が接続される方向に沿うように樹脂部材14の長手
方向を配置して、その長手方向の寸法を、0.55〜
0.6mm程度とし、その長手方向と直交する方向の長
さが、0.4mm〜0.45mm程度とする。このよう
に、樹脂部材14を略長方形状として、その面積を小さ
くしても、パッド15aに対する配線パターン15との
接続方向が長く形成されていれば、配線パターン15と
パッド15aとの接続部分に生じる歪みを緩和すること
ができる。この場合、半導体装置上の平坦な部分の面積
が大きく、配線パターン15の引き回し自由度が大きく
なるため、配線パターン15を高密度にて配線すること
ができる。
0.55〜0.6mm程度、短径が0.4〜0.45m
m程度の略楕円形状に形成して、樹脂部材14の面積を
さらに小さくして、パッド15aに対する配線パターン
15の接続方向を長径方向とすればよい。この場合も、
配線パターン15の引き回し自由度がさらに大きくな
る。
材14の形状を、パッド15aに対して若干大きな円形
状であって、配線パターン15の接続方向に沿って突出
した形状とすることにより、樹脂部材14の面積をさら
に小さくすることができ、配線パターン15の引き回し
自由度を大きくとることができる。この場合、樹脂部材
14は、例えば、配線パターン15の接続方向の長さ
が、0.55〜0.60mm程度、その方向と直交する
直径が、0.40〜0.45mm程度とされる。
態2に係る半導体装置及びその製造方法について、図面
に基づいて説明する。
施の形態1の半導体装置の製造方法と同一であるので、
その説明は省略する。
いて、ウエハー基板31の各チップ領域上の所定の位置
に樹脂部材14を設け、この樹脂部材14上と各チップ
領域の一方の側部上に複数設けられたチップ電極22と
を導通する配線パターン15を配設する工程が終了した
時点におけるウエハー基板31上の1つのチップ領域を
示す上面図である。
部材14をそれぞれ楕円形状とし、各樹脂部材14の長
径方向を、パッド15aに対する配線パターン15の接
続方向とされている。なお、各樹脂部材14の形状は、
上記の楕円形状のほか、長方形状等、配線パターン15
の接続方向に長い形状であれば、他の形状であってもよ
い。そして、各樹脂部材14上に設けられるパッド15
aの形状が、パッド15aに対する配線パターン15の
接続方向に突出しており、その先端側になるにつれて徐
々に細くなっている。このようなパッド15aの形状
は、例えば、外部接続電極17のピッチが、0.8mm
である場合には、配線パターン15の接続方向に沿った
最大の長さが0.50〜0.60mm程度、その方向と
直交する方向の最短の長さが0.40〜0.45mm程
度とされる。
構成と同一であるので、説明は省略する。
により、樹脂部材14の変形による歪みが集中するパッ
ド15aと配線パターン15との接続位置に近接するに
つれて、パッド15aが滑らかに細くなっているため、
樹脂部材14の変形による歪みを緩和することができ
る。
1に記載された半導体装置と同様に、配線パターン15
の接続方向に沿って長くすることにより、パッド15a
に対する配線パターン15の接続位置近傍に発生する応
力を緩和することができ、また、半導体基板上に高密度
の配線パターンを配設することが可能になるので、望ま
しい。
が大きい場合、回路基板100と半導体基板との熱膨張
率の差が小さい場合等、外部接続電極17に発生する応
力が小さく、特に応力を緩和する必要がない場合には、
必ずしも樹脂部材14を設ける必要はない。
態3に係る半導体装置及びその製造方法について、図面
に基づいて説明する。
は、実施の形態1の半導体装置の製造方法と同一である
ので、その説明は省略する。
いて、ウエハー基板31の各チップ領域上の所定の位置
に樹脂部材14を設け、この樹脂部材14上と各チップ
領域に設けられた複数のチップ電極12とを導通する配
線パターン15及びパッド15aを配設する工程が終了
した時点におけるウエハー基板31の1つのチップ領域
の上面図である。
部材14が、ダイシングされて回路基板100に実装さ
れた半導体チップが熱応力で伸縮する方向に対して直交
する方向に長くなった楕円形状にそれぞれ形成されてお
り、また、配線パターン15におけるパッド15aとの
接続部の近傍部分が、半導体装置が熱応力によって伸縮
する方向に対してほぼ直交する方向に延出するように形
成されている。なお、各樹脂部材14は、上記の楕円形
状のほか、半導体チップが伸縮する方向に対して直交す
る方向に長くなる形状であれば、長方形状等の他の形状
であってもよい。
構成と同一であるので、説明は省略する。
では、ウエハー基板31が熱応力によって伸縮する方向
(図7において矢印で表示する方向)に対して直交する
方向に長くなるように樹脂部材14を形成するととも
に、配線パターン15が、パッド15aとの接続部か
ら、ウエハー基板31が熱応力によって伸縮する方向に
対して直交する方向に沿って形成しているので、パッド
15aと配線パターン15とが接続する接続位置での歪
みが小さく、この接続位置でのクラックの発生を低減す
ることができる。このため、本実施の形態3の半導体装
置は、外部接続電極17のピッチが小さい場合、回路基
板100と半導体装置との熱膨張率の差が大きい場合
等、外部接続電極17に発生する応力が大きい場合、信
頼性の基準が厳しい場合にも対応することができ、外部
接続電極17の熱疲労に対する信頼性を維持しながら、
配線パターン15の引出位置の配線不良を防止すること
ができる。
置によれば、外部接続電極に接続されるパッドと、半導
体基板内に配設される配線パターンとの接続位置を樹脂
部材上に配置したため、半導体装置を回路基板へ実装し
た後に想定される温度サイクル負荷に対して、樹脂部材
が変形しても、配線パターンに生じる歪みによる応力を
緩和することができ、信頼度にすぐれた半導体装置を得
ることができる。
方法を工程毎に示した断面図である。
ハー基板31のチップ領域を示す上面図である。
ーンと樹脂部材との位置関係を説明する概略図であり
(a)は、その断面図、(b)は、その平面図である。
ッドと外部接続電極との接続位置までの距離xと、温度
サイクル試験の結果との関係を表わすグラフである。
す工程を終了した時点でのウエハー基板31の樹脂部材
及びパッドの形状の他の例を示す上面図である。
線パターンを形成する工程が終了した時点でのウエハー
基板31のチップ領域を示す上面図である。
線パターンを形成する工程が終了した時点でのウエハー
基板31のチップ領域を示す上面図である。
置の回路基板への実装を示す断面図である。
す断面図である。
ある。
周辺を拡大した図であり、(a)は、その断面図、
(b)は、平面図である。
Claims (11)
- 【請求項1】 半導体素子が設けられた半導体基板上の
所定の位置に適当な厚さで突出するように設けられた樹
脂部材と、該樹脂部材上に設けられたパッドと、該パッ
ド上に設けられて回路基板への実装時に該回路基板に設
けられた接続端子に接続される外部接続電極と、前記半
導体素子に導通するように半導体基板上に設けられたチ
ップ電極と、該チップ電極と前記樹脂部材上のパッドと
を接続するように前記半導体基板上に所定のパターンに
て形成された配線パターンとを有し、 前記パッドと前記配線パターンとの接続位置が、前記樹
脂部材上に形成されていることを特徴とする半導体装
置。 - 【請求項2】 前記樹脂部材は、前記配線パターンとの
接続方向に沿って長く形成されている、請求項1に記載
の半導体装置。 - 【請求項3】 前記樹脂部材は、長方形状に形成されて
いる、請求項2に記載の半導体装置。 - 【請求項4】 前記樹脂部材は、略楕円形状に形成され
ている、請求項2に記載の半導体装置。 - 【請求項5】 前記樹脂部材は、前記配線パターンとの
接続方向に突出しており、その幅寸法が突出方向の先端
側になるにつれて順次狭くなっている、請求項2に記載
の半導体装置。 - 【請求項6】 前記樹脂部材の端部上の配線パターン
と、前記外部接続電極と前記パッドとの接続位置との距
離が、60μm以上になっている、請求項1〜5のいず
れかに記載の半導体装置。 - 【請求項7】 前記パッドが、前記配線パターンとの接
続方向に突出しており、その幅寸法が突出方向の先端側
になるにつれて順次狭くなっている、請求項1〜6のい
ずれかに記載の半導体装置。 - 【請求項8】 前記樹脂部材の長手方向および前記配線
パターンの配線方向は、前記半導体基板が熱応力によっ
て伸縮する方向に対して、略直交する方向に設けられて
いる、請求項2〜7のいずれかに記載の半導体装置。 - 【請求項9】 半導体基板上の所定の位置に配設される
パッドと、該パッド上に設けられて回路基板への実装時
に回路基板の接続端子に接続される外部接続電極と、前
記パッドから半導体基板上に所定のパターンを形成して
前記半導体基板内に導通する前記半導体基板上のチップ
電極に接続される配線パターンとを有する半導体装置で
あって、 前記パッドは、前記配線パターンとの接続方向に突出し
ており、その幅寸法が突出方向の先端側になるにつれて
順次狭くなっていることを特徴とする半導体装置。 - 【請求項10】 請求項1〜8のいずれかに記載の半導
体装置の製造方法であって、 半導体基板の所定位置にチップ電極を設ける工程と、 前記半導体基板の所定位置に所定高さで突出する樹脂部
材を設ける工程と、 前記樹脂部材上にパッドを設けるとともに、該パッドに
前記樹脂部材上にて接続された配線パターンを前記半導
体装置の表面上に所定のパターンで形成する工程と、 を包含することを特徴とする半導体装置の製造方法。 - 【請求項11】 請求項9に記載の半導体装置の製造方
法であって、 半導体装置の所定位置に電極を設ける工程と、 前記半導体装置の所定の位置に前記パッドと、該パッド
に接続されて前記半導体装置の表面上に所定のパターン
を形成して前記電極に接続される配線パターンとを配設
する工程と、 前記パッド上に外部接続電極を設ける工程と、 を包含することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001032963A JP3642414B2 (ja) | 2001-02-08 | 2001-02-08 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001032963A JP3642414B2 (ja) | 2001-02-08 | 2001-02-08 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002237546A true JP2002237546A (ja) | 2002-08-23 |
JP3642414B2 JP3642414B2 (ja) | 2005-04-27 |
Family
ID=18896801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001032963A Expired - Fee Related JP3642414B2 (ja) | 2001-02-08 | 2001-02-08 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3642414B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006525672A (ja) * | 2003-04-10 | 2006-11-09 | フォームファクター, インコーポレイテッド | 層状の超小型電子コンタクトおよびその製造方法 |
US7218008B2 (en) | 2003-06-30 | 2007-05-15 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
JP2008124501A (ja) * | 2005-03-23 | 2008-05-29 | Seiko Epson Corp | 半導体装置の実装方法及び実装構造 |
CN100461396C (zh) * | 2005-06-29 | 2009-02-11 | 精工爱普生株式会社 | 半导体装置及其制造方法 |
US7524700B2 (en) | 2005-03-23 | 2009-04-28 | Seiko Epson Corporation | Method for manufacturing semiconductor device, and method and structure for implementing semicondutor device |
JP2009521818A (ja) * | 2005-12-27 | 2009-06-04 | テッセラ,インコーポレイテッド | コンプライアント端子の取付け具を有する超小型電子素子および該超小型電子素子を作製する方法 |
US7592244B2 (en) | 2005-04-04 | 2009-09-22 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
JP2011035349A (ja) * | 2009-08-06 | 2011-02-17 | Casio Computer Co Ltd | 半導体装置およびその製造方法 |
US9748115B2 (en) | 2014-11-25 | 2017-08-29 | Seiko Epson Corporation | Electronic component and method for producing the same |
-
2001
- 2001-02-08 JP JP2001032963A patent/JP3642414B2/ja not_active Expired - Fee Related
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006525672A (ja) * | 2003-04-10 | 2006-11-09 | フォームファクター, インコーポレイテッド | 層状の超小型電子コンタクトおよびその製造方法 |
US7218008B2 (en) | 2003-06-30 | 2007-05-15 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
US7981792B2 (en) | 2003-06-30 | 2011-07-19 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument |
US7524700B2 (en) | 2005-03-23 | 2009-04-28 | Seiko Epson Corporation | Method for manufacturing semiconductor device, and method and structure for implementing semicondutor device |
US7601626B2 (en) | 2005-03-23 | 2009-10-13 | Seiko Epson Corporation | Method for manufacturing semiconductor device, and method and structure for implementing semiconductor device |
JP2008124501A (ja) * | 2005-03-23 | 2008-05-29 | Seiko Epson Corp | 半導体装置の実装方法及び実装構造 |
US8207056B2 (en) | 2005-03-23 | 2012-06-26 | Seiko Epson Corporation | Method for manufacturing semiconductor device, and method and structure for implementing semiconductor device |
TWI450315B (zh) * | 2005-03-23 | 2014-08-21 | Seiko Epson Corp | 半導體裝置之安裝方法 |
US7592244B2 (en) | 2005-04-04 | 2009-09-22 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
CN100461396C (zh) * | 2005-06-29 | 2009-02-11 | 精工爱普生株式会社 | 半导体装置及其制造方法 |
US7671476B2 (en) | 2005-06-29 | 2010-03-02 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
US7825518B2 (en) | 2005-06-29 | 2010-11-02 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
US7936073B2 (en) | 2005-06-29 | 2011-05-03 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
JP2009521818A (ja) * | 2005-12-27 | 2009-06-04 | テッセラ,インコーポレイテッド | コンプライアント端子の取付け具を有する超小型電子素子および該超小型電子素子を作製する方法 |
JP2011035349A (ja) * | 2009-08-06 | 2011-02-17 | Casio Computer Co Ltd | 半導体装置およびその製造方法 |
US9748115B2 (en) | 2014-11-25 | 2017-08-29 | Seiko Epson Corporation | Electronic component and method for producing the same |
Also Published As
Publication number | Publication date |
---|---|
JP3642414B2 (ja) | 2005-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100385766B1 (ko) | 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스 | |
US7565737B2 (en) | Manufacturing method of package substrate | |
US7319050B2 (en) | Wafer level chip scale packaging structure and method of fabricating the same | |
US6492200B1 (en) | Semiconductor chip package and fabrication method thereof | |
US6587353B2 (en) | Semiconductor device | |
KR20020022557A (ko) | 반도체장치 및 반도체장치의 실장구조체 | |
JPH09260535A (ja) | 半導体集積回路装置およびその製造方法 | |
EP1897138A1 (en) | Semiconductor device and mounting structure thereof | |
JPH07115096A (ja) | バンプ電極 | |
JP2007027287A (ja) | 半導体装置およびその製造方法 | |
JP2002237546A (ja) | 半導体装置およびその製造方法 | |
JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
JP2007294558A (ja) | 半導体装置およびその製造方法 | |
JP2001094228A (ja) | 半導体装置の実装構造 | |
US6229222B1 (en) | Semiconductor device and method of fabricating the same | |
KR20010105641A (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
JPH1187409A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2001237347A (ja) | ベアチップ実装基板およびそれを用いた実装方法 | |
JP4767556B2 (ja) | 半導体装置 | |
JP4817548B2 (ja) | 半導体装置およびその接続構造 | |
JP2002217330A (ja) | 半導体装置及びその製造方法並びにその半導体装置の回路基板への実装構造及び実装方法 | |
JP2001156097A (ja) | 電子回路およびlsiチップ実装構造体並びに半導体装置の製造方法 | |
JP2002313992A (ja) | 半導体装置およびその製造方法 | |
JPH10116930A (ja) | 半導体装置及びその製造方法 | |
JP2005197496A (ja) | 回路基板及び回路基板の製造方法、並びに半導体パッケージ及び半導体パッケージの製造方法。 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050119 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |