JP2008091611A - 半導体装置、電子デバイス、及び、電子デバイスの製造方法 - Google Patents

半導体装置、電子デバイス、及び、電子デバイスの製造方法 Download PDF

Info

Publication number
JP2008091611A
JP2008091611A JP2006270568A JP2006270568A JP2008091611A JP 2008091611 A JP2008091611 A JP 2008091611A JP 2006270568 A JP2006270568 A JP 2006270568A JP 2006270568 A JP2006270568 A JP 2006270568A JP 2008091611 A JP2008091611 A JP 2008091611A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring
semiconductor
substrate
metal bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006270568A
Other languages
English (en)
Inventor
Shuichi Tanaka
秀一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006270568A priority Critical patent/JP2008091611A/ja
Publication of JP2008091611A publication Critical patent/JP2008091611A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H01L2224/14517—Bump connectors having different functions including bump connectors providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】信頼性の高い電子デバイスを効率よく製造することが可能な半導体装置、信頼性の高い電子デバイス、及び、信頼性の高い電子デバイスを効率よく製造する方法を提供する。
【解決手段】半導体装置は、電極１２が形成されている半導体基板１０と、半導体基板１０における電極が形成された面１５に形成された樹脂突起２０と、樹脂突起２０上に配置された電気的接続部３２を有する、電極１２と電気的に接続された配線３０と、面１５に形成された金属バンプ４０と、を有する。
【選択図】図１

Description

本発明は、半導体装置、電子デバイス、及び、電子デバイスの製造方法に関する。
電子デバイスを小型化するためには、半導体装置の外形は小さい方が好ましい。しかし、半導体装置の役割が多様化するにつれ、半導体チップに形成される集積回路の高集積化が進み、これに伴って、半導体チップのピン数の増加が進んでいる。すなわち、現在では、半導体装置の小型化と、集積回路の高集積化及び電極の増加という要求を同時に満たすことが可能な半導体装置の開発が進んでいる。
この要求に応えることができる半導体装置として、半導体チップ上に配線が形成されたタイプの半導体装置が注目を集めている。このタイプの半導体装置では、半導体装置の外形を半導体チップの外形とほぼ同じにすることができるため、半導体装置の小型化が可能である。
特開平２−２７２７３７号公報
半導体装置が小型化、高集積化すれば、これを配線基板等に実装することが困難になる。しかし、電子デバイスの信頼性を確保するためには、実装後においても、半導体装置の信頼性を維持することが重要である。
本発明の目的は、信頼性の高い電子デバイスを効率よく製造することが可能な半導体装置、信頼性の高い電子デバイス、及び、信頼性の高い電子デバイスを効率よく製造する方法を提供することにある。
（１）本発明に係る半導体装置は、
電極が形成されている半導体基板と、
前記半導体基板における前記電極が形成された面に形成された樹脂突起と、
前記樹脂突起上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、
前記面に形成された金属バンプと、
を有する。
本発明によると、半導体基板の電極が形成された面に金属バンプが形成されている。そのため、この半導体装置を配線基板等に実装する際に、金属バンプによって半導体基板と配線基板との間隔を規制することができ、信頼性の高い電子デバイスを製造することが可能になる。すなわち、本発明によると、実装性に優れており、信頼性の高い電子デバイスを製造することが可能な半導体装置を提供することができる。
（２）この半導体装置において、
前記金属バンプは、前記樹脂突起よりも高さが低くてもよい。
（３）この半導体装置において、
前記半導体基板の前記面の外形は矩形であり、
前記金属バンプは、前記面の四隅に配置されていてもよい。
これによると、半導体装置を配線基板に実装する工程で、半導体基板（半導体チップ）の四隅で、半導体基板と配線基板との間隔が規制される。そのため、実装時の圧力等をうけて半導体基板（半導体チップ）に歪みが発生することを防止することができる。また、半導体装置が配線基板と平行になるように、半導体装置を配線基板に搭載することが可能になる。
なお、金属バンプは、半導体チップの前記面のそれぞれの角部の周辺領域に１個配置されていてもよい。ただし、金属バンプは、前記面のそれぞれの角部の周辺領域に複数個配置されていてもよい。
（４）この半導体装置において、
前記半導体基板には集積回路が形成されており、
前記金属バンプは前記集積回路と重複しないように配置されていてもよい。
これによると、実装時に集積回路に大きな圧力がかかることを防止することが可能な、信頼性の高い半導体装置を提供することができる。
（５）この半導体装置において、
前記半導体基板の前記面には導電パッドが形成されており、
前記金属バンプは、前記導電パッド上に形成されていてもよい。
（６）この半導体装置において、
前記半導体基板の前記面には、前記電極を露出させる開口を有するパッシベーション膜が形成されており、
前記金属バンプは、前記パッシベーション膜上に形成されていてもよい。
（７）この半導体装置において、
前記金属バンプは、ニッケルバンプであってもよい。
（８）この半導体装置において、
前記金属バンプは、金バンプであってもよい。
（９）この半導体装置において、
前記金属バンプは、組成の異なる複数の金属層を含んでもよい。
（１０）本発明に係る電子デバイスは、
ベース基板と配線パターンとを有する配線基板と、
電極が形成されている半導体チップと、前記半導体チップにおける前記電極が形成された面に形成された樹脂突起と、前記樹脂突起上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、前記面に形成された金属バンプとを有し、前記電気的接続部が前記配線パターンに接触するように、かつ、前記金属バンプが前記配線基板に接触するように前記配線基板に搭載されている半導体装置と、
前記配線基板と前記半導体装置とを接着する接着剤と、
を含む。
本発明によると、配線基板と半導体装置（半導体チップ）との間隔が、金属バンプによって規制されている。そのため、本発明によると、配線基板と半導体チップとの間隔を設計通りに維持することが可能な、信頼性の高い電子デバイスを提供することができる。
なお、本発明では、金属バンプは、半導体チップの前記面の四隅に配置されていてもよい。これによると、半導体チップの四隅で、半導体チップと配線基板との間隔を規制することができるため、半導体チップの歪みを防止することが可能になる。ここで、金属バンプは、半導体チップの前記面のそれぞれの角部の周辺領域に１個配置されていてもよい。ただし、金属バンプは、前記面のそれぞれの角部の周辺領域に複数個配置されていてもよい。
（１１）この電子デバイスにおいて、
前記金属バンプは、前記ベース基板と接触していてもよい。
（１２）この電子デバイスにおいて、
前記金属バンプは、前記配線パターンと接触していてもよい。
（１３）上記電子デバイスは、パネルモジュールとして構成されていてもよい。
（１４）本発明に係る電子デバイスの製造方法は、
ベース基板と配線パターンとを有する配線基板を用意する工程と、
電極が形成されている半導体チップと、前記半導体チップにおける前記電極が形成された面に形成された樹脂突起と、前記樹脂突起上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、前記面に形成された金属バンプとを有する半導体装置を用意する工程と、
前記配線基板に前記半導体装置を搭載して、前記電気的接続部と前記配線パターンとを接触させて電気的に接続し、前記金属バンプを前記配線基板に接触させる工程と、
を含む。
本発明によると、半導体装置を配線基板に搭載する工程で、金属バンプによって半導体装置（半導体チップ）と配線基板との間隔を規制することができる。そのため、信頼性の高い電子デバイスを製造することができる。
（１５）この電子デバイスの製造方法において、
前記金属バンプは前記樹脂突起よりも高さが低く、
前記半導体装置を前記配線基板に搭載する工程では、前記電気的接続部を前記配線パターンに接触させた後に、前記金属バンプを前記配線基板に接触させてもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明は、以下の内容を自由に組み合わせたものを含むものとする。
１．半導体装置
以下、本発明を適用した実施の形態に係る半導体装置１について説明する。図１（Ａ）〜図４（Ｃ）は、本実施の形態に係る半導体装置の構成、及び、その製造方法について説明するための図である。
（１）半導体装置の構成
以下、本発明を適用した実施の形態に係る半導体装置１の構成について説明する。図１（Ａ）及び図１（Ｂ）は、半導体装置１の構成について説明するための図である。ここで、図１（Ａ）は、半導体装置１の上視図であり、図１（Ｂ）は、図１（Ａ）のIB−IB線断面の一部拡大図である。
本実施の形態に係る半導体装置は、図１（Ａ）及び図１（Ｂ）に示すように、複数の電極１２が形成された半導体基板１０を含む。半導体基板１０は、例えばシリコン基板であってもよい。半導体基板１０は、チップ状をなしていてもよい。この場合、半導体基板１０における電極１２が形成された面１５の外形は、図１（Ａ）に示すように、矩形（長方形又は正方形）であってもよい。ただし、半導体基板１０は、ウエハ状をなしていてもよい（図２（Ａ）参照）。半導体基板１０には、１つ又は複数の（半導体チップには１つの、半導体ウエハには複数の）集積回路１４が形成されていてもよい（図１（Ｂ）参照）。集積回路１４の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。
半導体基板１０には、図１（Ａ）及び図１（Ｂ）に示すように、電極１２が形成されている。電極１２は、半導体基板１０の内部と電気的に接続されていてもよい。電極１２は、集積回路１４と電気的に接続されていてもよい。あるいは、集積回路１４に電気的に接続されていない導電体（導電パッド）を含めて、電極１２と称してもよい。電極１２は、半導体基板の内部配線の一部であってもよい。このとき、電極１２は、半導体基板の内部配線のうち、外部との電気的な接続に利用される部分であってもよい。電極１２は、アルミニウム又は銅等の金属で形成されていてもよい。
半導体基板１０は、図１（Ａ）及び図１（Ｂ）に示すように、導電パッド１６を有していてもよい。導電パッド１６は、半導体基板１０における電極１２が形成されている面１５に形成される。導電パッド１６は、集積回路１４と重複しないように配置されていてもよい。導電パッド１６は、図１（Ａ）に示すように、面１５の四隅に１つずつ配置されていてもよい。導電パッド１６は、集積回路１４と電気的に接続されていてもよいが、集積回路１４に電気的に接続されていなくてもよい。また、導電パッド１６は、電極１２と同じ構成をなしていてもよい。導電パッド１６は、例えばアルミニウムによって形成されていてもよい。
半導体基板１０は、図１（Ｂ）に示すように、パッシベーション膜１８を有していてもよい。パッシベーション膜１８は、電極１２を露出させるように形成される。パッシベーション膜１８は、また、導電パッド１６を露出させるように形成される。すなわち、パッシベーション膜１８には、電極１２及び導電パッド１６を露出させる開口が形成されていてもよい。なお、パッシベーション膜１８は、電極１２及び導電パッド１６を部分的に覆うように形成されていてもよい。パッシベーション膜１８は、図１（Ｂ）に示すように、電極１２及び導電パッド１６の周囲を覆うように形成されていてもよい。パッシベーション膜は、例えば、ＳｉＯ２やＳｉＮ等の無機絶縁膜であってもよい。あるいは、パッシベーション膜１８は、ポリイミド樹脂などの有機絶縁膜であってもよい。
本実施の形態に係る半導体装置は、図１（Ａ）及び図１（Ｂ）に示すように、樹脂突起２０を含む。樹脂突起２０は、半導体基板１０の面１５上に形成されている。樹脂突起２０は、図１（Ｂ）に示すように、パッシベーション膜１８上に形成されていてもよい。
樹脂突起２０の形状は特に限定されるものではない。面１５の外形が矩形をなす場合、樹脂突起２０は、面１５のいずれかの辺に平行に延びる形状をなしていてもよい。例えば、面１５の外形が長方形である場合、樹脂突起２０は、長方形の長辺に沿って延びる形状をなしていてもよい。この場合、樹脂突起２０は、当該長辺の周辺領域に配置されていてもよい。あるいは、樹脂突起２０は、上視図において円形をなしていてもよい。この場合、樹脂突起２０は、半球状をなしていてもよい。なお、ここでいう半球状とは、厳密な半球形状のみならず、これに類する形状を含むものとする。
また、樹脂突起２０の材料は特に限定されず、既に公知となっているいずれかの材料を適用してもよい。例えば、樹脂突起２０は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、シリコーン樹脂、変性ポリイミド樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等の樹脂で形成してもよい。
本実施の形態に係る半導体装置は、図１（Ａ）及び図１（Ｂ）に示すように、配線３０を含む。配線３０は、電極１２と電気的に接続されている。配線３０は、樹脂突起上に配置された電気的接続部３２を含む。すなわち、配線３０のうち、樹脂突起２０上（樹脂突起２０の上面）に配置された領域を指して、電気的接続部３２と称してもよい。なお、電気的接続部３２とは、配線３０のうち、他の電子部品の導電部（配線基板の配線パターンなど）との電気的な接続に利用される部分である。本実施の形態では、配線３０のうち、後述する金属バンプ４０よりも上の領域（金属バンプ４０から突出した領域）を指して、電気的接続部３２と称してもよい。
配線３０に適用可能な材料は特に限定されるものではない。配線３０は、例えば、Ａｕ、ＴｉＷ、Ｃｕ、Ｎｉ、Ｐｄ、Ａｌ、Ｃｒ、Ｔｉ、Ｗ、ＮｉＶ、鉛フリーはんだなどによって構成されていてもよい。また、配線３０の構造も特に限定されるものではない。例えば、配線３０は複数層で形成されていてもよい。このとき、配線３０は、チタンタングステンによって形成された第１の層と、金によって形成された第２の層とを含んでいてもよい（図示せず）。あるいは、配線３０は、単層で形成されていてもよい。配線３０は、パッシベーション膜１８と接触するように形成されていてもよい。配線３０は、電極１２上から樹脂突起２０を越えて、パッシベーション膜１８上に至るように形成されていてもよい。すなわち、配線３０は、樹脂突起２０の両側で、パッシベーション膜１８（面１５）と接触するように形成されていてもよい。
本実施の形態に係る半導体装置は、図１（Ａ）及び図１（Ｂ）に示すように、半導体基板１０の面１５に形成された金属バンプ４０を含む。金属バンプ４０とは、金属で構成された突起であってもよい。金属バンプ４０は、導電パッド１６上に（少なくとも一部が導電パッド１６と重複するように）形成されていてもよい。なお、金属バンプ４０は、図１（Ｂ）に示すように、一部がパッシベーション膜１８上に至るように形成されていてもよい。ただし、金属バンプ４０は、パッシベーション膜１８上に至らないように（パッシベーション膜１８と非接触に）形成されていてもよい。金属バンプ４０は、導電パッド１６と電気的に接続されていてもよい。金属バンプ４０は、また、集積回路１４と電気的に接続されていてもよく、あるいは、集積回路１４と電気的に接続されていなくてもよい。
金属バンプ４０は、図１（Ｂ）に示すように、樹脂突起２０よりも高さが低くてもよい。詳しくは、金属バンプ４０は、樹脂突起２０における配線３０（電気的接続部３２）と重複する部分よりも、高さが低くなっていてもよい。金属バンプ４０の高さは、樹脂突起２０よりも低く、かつ、樹脂突起２０の半分よりも高くなっていてもよい。なお、ここで言う金属バンプ４０の高さとは、金属バンプ４０の、半導体基板１０の厚み方向（面１５と直交する方向）の大きさであってもよい。金属バンプ４０の高さとは、例えば、半導体基板１０の面１５（パッシベーション膜１８の表面）からの高さであってもよい。
金属バンプ４０は、また、集積回路１４上を避けて（集積回路１４と重複しないように）配置されていてもよい。これによると、後述する半導体装置１を配線基板５０に実装する工程で、集積回路１４に大きな圧力が加えられることを防止することができるため、集積回路１４の特性が変化してしまうことを防止することができる。金属バンプ４０は、集積回路１４の形成領域よりも外側の領域に配置されていてもよい。金属バンプ４０は、電極１２（樹脂突起２０）の形成領域よりも外側の領域に配置されていてもよい。ただし、金属バンプ４０は、集積回路１４の形成領域上に配置されていてもよい。
金属バンプ４０は、図１（Ｂ）に示すように、矩形の面１５の四隅に配置されていてもよい。例えば、面１５の各角部の周辺領域に、金属バンプ４０が１つずつ形成されていてもよい。このとき、半導体装置は、４個の金属バンプ４０を含んでいてもよい。ただし、本発明はこれに限られるものではない。例えば、半導体装置は、金属バンプ４０を１つのみ有していてもよい。あるいは、半導体装置は、金属バンプ４０を、２個、又は、３個、あるいは５個以上有していてもよい。なお、複数の金属バンプ４０が形成されている場合、それぞれの金属バンプ４０は同じ高さに形成されていてもよい。
なお、金属バンプ４０の材料は特に限定されるものではない。金属バンプ４０は、例えばニッケルバンプや金バンプであってもよい。金属バンプ４０は、単一の金属材料のみで構成されていてもよいが、複数層の金属層によって構成されていてもよい。
本実施の形態に係る半導体装置１は以上の構成を備えていてもよい。なお、半導体装置１が奏する作用効果については後述する。
（２）半導体装置の製造方法
以下、本実施の形態に係る半導体装置１の製造方法について説明する。図２（Ａ）〜図４（Ｃ）は、半導体装置１を製造する方法について説明するための図である。
本実施の形態に係る半導体装置の製造方法は、図２（Ａ）及び図２（Ｂ）に示す、半導体基板１１を用意することを含む。ここで、図２（Ａ）は半導体基板１１の概略図であり、図２（Ｂ）は半導体基板１１の断面図の一部拡大図である。
半導体基板１１は、図２（Ａ）に示すように、ウエハ状をなす。そして、ウエハ状の半導体基板１１は、複数の半導体チップ（半導体基板１０）となる領域１００を有する。ただし、半導体基板として半導体チップ（図１（Ａ）参照）を用意して以下の各工程を行ってもよい。
半導体基板１１には、図２（Ｂ）に示すように、電極１２が形成されている。また、本実施の形態に係る半導体装置の製造方法では、半導体基板１１は、導電パッド１６を有する。さらに、半導体基板１１は、パッシベーション膜１８を有していてもよい。
本実施の形態に係る半導体装置の製造方法は、図３に示すように、樹脂突起２０を形成することを含む。樹脂突起２０は、例えば、パッシベーション膜１８上に（面１５上に）パターニングされた樹脂材料を配置し、これを硬化（例えば熱硬化）させることによって形成してもよい。なお、樹脂突起２０を形成する工程で、樹脂材料を溶融させ、その後硬化させることによって、表面が曲面になるように樹脂突起２０を形成することができる。
本実施の形態に係る半導体装置の製造方法は、図４（Ａ）〜図４（Ｃ）に示すように、配線３０を形成することを含む。図４（Ａ）〜図４（Ｃ）は、配線３０を形成する工程の一例を説明するための図である。
本工程は、図４（Ａ）に示すように、金属層３５を形成することを含む。金属層３５は、電極１２、導電パッド１６、パッシベーション膜１８、及び、樹脂突起２０を覆うように形成してもよい。金属層３５は、例えばスパッタリングによって形成することができる。金属層３５は、単層の金属層であってもよく、複数層の金属層であってもよい。
そして、図４（Ｂ）に示すように、金属層３５上にマスク３７を形成する。マスク３７は、金属層３５のうち、配線３０となる領域のみを覆うようにパターニングされていてもよい。
そして、図４（Ｃ）に示すように、金属層３５におけるマスク３７からの露出領域を除去することによって、配線３０を形成することができる。
ただし、配線３０を形成する方法はこれに限られるものではなく、既に公知となっているいずれかの方法を適用してもよい。配線３０は、例えば、インクジェット法やメッキ法を適用して形成してもよい。
本実施の形態に係る半導体装置の製造方法は、金属バンプ４０を形成することを含む（図１（Ｂ）参照）。本実施の形態では、金属バンプ４０は、導電パッド１６上に形成する。金属バンプ４０は、例えば、無電解めっき工程で形成してもよい。なお、無電解めっき工程で金属バンプ４０を形成する場合、めっき液の組成や、めっき処理の時間等を調整することによって、金属バンプ４０の高さや形状を制御してもよい。
本実施の形態に係る半導体装置の製造方法は、マスク３７を除去する工程を含む。この工程は、金属バンプ４０を形成する工程の前後のいずれに行ってもよい。
そして、半導体基板１１を切断する工程や、検査工程などをさらに経て、図１（Ａ）及び図１（Ｂ）に示す、半導体装置１を製造することができる。
２．電子デバイス
以下、本発明を適用した実施の形態に係る電子デバイス２について説明する。図５（Ａ）〜図８は、本発明を適用した実施の形態に係る電子デバイス２について説明するための図である。
（１）電子デバイスの製造方法
以下、本発明を適用した実施の形態に係る電子デバイス２の製造方法について説明する。図５（Ａ）〜図５（Ｃ）は、本発明を適用した実施の形態に係る電子デバイスの製造方法について説明するための図である。
本実施の形態に係る電子デバイスの製造方法は、半導体装置１を用意することを含む。半導体装置１は、上述したいずれかの構成をなす。
本実施の形態に係る電子デバイスの製造方法は、配線基板５０を用意することを含む。以下、配線基板５０の構成について説明する。
配線基板５０は、ベース基板５２と、配線パターン５４とを含む。ベース基板５２（配線基板５０）は、電気光学パネル（液晶パネル・エレクトロルミネッセンスパネル等）の一部であってもよい。このとき、ベース基板５２は、例えば、セラミック基板やガラス基板であってもよい。また、配線パターン５４の材料についても特に限定されるものではないが、例えば、ＩＴＯ（Indium Tin Oxide）、Ｃｒ、Ａｌなどの金属膜、金属化合物膜、又は、これらの複合膜によって形成されていてもよい。なお、配線パターン５４は、液晶を駆動する電極（走査電極、信号電極、対向電極等）に電気的に接続されていてもよい。ただし、配線基板５０は、樹脂基板であってもよい。
本実施の形態に係る電子機器の製造方法は、配線基板５０に半導体装置１を搭載することを含む。本工程では、配線基板５０に半導体装置１を搭載して、電気的接続部３２と配線パターン５４とを接触させて電気的に接続させる。また、本工程では、金属バンプ４０を配線基板５０に接触させる。以下、図５（Ａ）〜図５（Ｃ）を参照して、配線基板５０に半導体装置１を搭載する工程について説明する。
はじめに、図５（Ａ）に示すように、半導体装置１と配線基板５０とを間隔をあけて配置して、両者の位置合わせを行う。例えば、半導体装置１を配線基板５０の上方に配置して、半導体装置１の電気的接続部３２（樹脂突起２０）と配線基板５０の配線パターン５４とが対向するように位置合わせをする。
例えば、図示しない治具（ボンディングツール）によって、半導体装置１を保持し、半導体装置１と配線基板５０との位置合わせを行ってもよい。なお、治具にはヒータが内蔵されていてもよく、これにより、半導体装置１を加熱してもよい。半導体装置１を加熱することによって、電気的接続部３２が加熱され、電気的接続部３２と配線パターン５４とを確実に電気的に接続することができる。
なお、半導体装置１と配線基板５０との間には、予め、接着材料７２を設けておいてもよい。接着材料７２は、ペースト状あるいはフィルム状で設けてもよい。接着材料７２は、導電粒子などを含まない絶縁性の材料（ＮＣＰ，ＮＣＦ）であってもよい。接着材料７２は、例えば、配線基板５０上に設けてもよい。
その後、図５（Ｂ）及び図５（Ｃ）に示すように、半導体装置１と配線基板５０とを近接させて電気的接続部３２と配線パターン５４とを接触させて、両者を電気的に接続させ、金属バンプ４０を配線基板５０に接触させる。本工程では、半導体基板１０と配線基板５０とによって樹脂突起２０を押しつぶして、図５（Ｃ）に示すように、樹脂突起２０を弾性変形させてもよい。これによると、樹脂突起２０の弾性力によって、電気的接続部３２と配線パターン５４とを押し付けることができるため、電気的な接続信頼性の高い電子機器を製造することができる。
本工程では、半導体装置１と配線基板５０とを近接させて、図５（Ｂ）に示すように電気的接続部３２と配線パターン５４とを接触させ、その後、半導体装置１と配線基板５０とをさらに近接させて、金属バンプ４０を配線基板５０に接触させてもよい（図５（Ｃ）参照）。このとき、金属バンプ４０は、配線基板５０のベース基板５２に接触させてもよい。ただし、金属バンプ４０は、配線基板５０の配線パターン５４に接触させてもよい（図示せず）。
金属バンプ４０を配線基板５０に接触させることで、半導体基板１０（半導体装置１）と配線基板５０との間隔を規制することができるため、樹脂突起２０の過度の変形を防止することができる。また、金属バンプ４０を配線基板５０に接触させることで、半導体基板１０と配線基板５０とを、容易に平行に配置することができる。そのため、樹脂突起２０を均一に押しつぶすことができ、電気的接続部３２と配線パターン５４とが押し付けられる力を均一に制御することができる。さらに、金属バンプ４０が半導体基板１０（半導体チップ）の四隅に形成されている場合、半導体基板１０の歪みの発生を防止することができる。なお、金属バンプ４０の高さが樹脂突起２０よりも低い場合、電気的接続部３２と配線パターン５４とを確実に接触させることが可能になり、両者の電気的な接続信頼性を高めることができる。
なお、金属バンプ４０が集積回路１４と重複しない領域に配置されている場合、半導体装置１（金属バンプ４０）を配線基板５０に向けて押圧しても、集積回路１４に大きな圧力が加えられることを防止することができる。そのため、集積回路１４の特性を維持することが可能になる。
また、半導体装置１を配線基板５０に搭載する工程では、半導体装置１と配線基板５０とによって、接着材料７２を流動させてもよい（図５（Ｂ）及び図５（Ｃ）参照）。これにより、半導体装置１（半導体基板１０）と配線基板５０との間に、接着材料７２を充填させてもよい。
そして、図５（Ｃ）に示すように、半導体装置１と配線基板５０との間に、接着剤７０を形成する。接着剤７０は、接着材料７２を硬化させることによって形成することができる。接着剤７０によって、半導体装置１と配線基板５０とを接着（固着）する。接着剤７０によって、半導体基板１０と配線基板５０との間隔を維持してもよい。すなわち、接着剤７０によって、樹脂突起２０が弾性変形した状態を維持してもよい。例えば、樹脂突起２０が弾性変形した状態で接着剤７０を形成することで、樹脂突起２０が弾性変形した状態を維持することができる。
以上の工程によって、図５（Ｃ）に示す、電子デバイス２を製造してもよい。
（２）電子デバイス２の構成
電子デバイス２は、配線基板５０を有する。配線基板５０は、ベース基板５２と配線パターン５４とを含む。電子デバイス２は、半導体装置１を有する。そして、電子デバイス２によると、半導体装置１は、配線基板５０に搭載されている。半導体装置１は、電気的接続部３２が配線パターン５４と接触するように、配線基板５０に搭載されている。半導体装置１は、また、金属バンプ４０が配線基板５０と接触するように、配線基板５０に搭載されている。電子デバイス２は、半導体装置１と配線基板５０とを接着する接着剤７０を含んでいてもよい。
なお、電子デバイス２は、表示デバイス（パネルモジュール）であってもよい。そして、図６に、表示デバイスとしての電子デバイス２の概略図を示す。表示デバイスは、例えば液晶表示デバイスやＥＬ（Electrical Luminescence）表示デバイスであってもよい。そして、半導体装置１（半導体チップ）は、表示デバイスを制御するドライバＩＣであってもよい。
また、図７及び図８には、電子デバイス２を有する電子機器の一例として、ノート型パーソナルコンピュータ１０００及び携帯電話２０００を示す。
３．効果
以下、本発明が奏する作用効果について説明する。
先に説明したように、半導体装置１は、金属バンプ４０を有する。金属バンプ４０は樹脂突起２０よりも硬く、変形しにくいため、半導体装置１を配線基板５０に搭載する工程において、金属バンプ４０と配線基板５０とを接触させることで、半導体装置１（半導体基板１０）と配線基板５０との間隔を容易に規制することができる。すなわち、樹脂突起２０を設計通りの高さに変形させることができる。そのため、樹脂突起２０が過剰に変形することによる樹脂突起２０の破壊や、樹脂突起２０の変形が足りないことによる電気的接続部３２と配線パターン５４との電気的な接続信頼性の低下を防止することができる。
また、半導体装置１によると、半導体基板１０が配線基板５０と平行になるように、配線基板５０に実装することが可能になる。
従来、半導体装置を配線基板に搭載する工程では、ボンディングツールの精度や、電気的接続部のレイアウトや、接着材料の流動等の影響を受けて、半導体基板と配線基板を平行に保つことが困難な事態が生じることがあった。半導体基板と配線基板とが傾いていると、すべての電気的接続部３２を均一な力で配線パターン５４に押し付けることが困難になるおそれがある。
これに対して、半導体装置１によると、これを配線基板５０に実装する工程で、半導体基板１０と配線基板５０とが平行になるように調整することができる。以下、この効果について、図面を参照して説明する。
例えば図９（Ａ）に示すように、配線基板５０と半導体装置１とが傾いており、電気的接続部３２Ｌが、電気的接続部３２Ｒよりも先に配線基板５０に接触する場合を考える。この場合、配線基板５０と半導体装置１とが傾いているため、金属バンプ４０がなければ、配線基板５０と半導体装置１とを近接させても、電気的接続部３２Ｌのみが配線パターンと電気的に接続され、電気的接続部３２Ｒが配線パターンと十分に電気的に接続されない事態が生じうる（図９（Ｂ）参照）。あるいは、樹脂突起２０Ｌが樹脂突起２０Ｒに較べて大きく変形し、大きなストレスがかかるおそれがある。
しかし、半導体装置１は、金属バンプ４０を有する。金属バンプ４０は樹脂突起２０よりも硬いため、図９（Ｂ）に示すように金属バンプ４０Ｌが配線基板５０に接触すると、金属バンプ４０Ｌによって半導体装置１と配線基板５０との距離が規制される。そして、半導体装置１と配線基板５０をとさらに押し付けると、半導体装置１及び配線基板５０の傾きが補正される。そして、金属バンプ４０Ｌ及び金属バンプ４０Ｒを配線基板５０に接触させることで、半導体装置１と配線基板５０とを平行にすることができ、電気的接続部３２Ｌと電気的接続部３２Ｒとを、均一な力で配線基板５０に押し付けることが可能になる（図５（Ｃ）参照）。すなわち、半導体装置１によると、電気的な接続信頼性の高い電子モジュールを容易に、かつ、効率よく製造することが可能になる。
なお、図９（Ａ）及び図９（Ｂ）に示すように、半導体装置１（半導体基板１０）と配線基板５０とが傾いた状態で両者を近接させれば、半導体装置１を配線基板５０に搭載する工程で、予め半導体装置１と配線基板５０との間に設けておいた接着材料の流動方向を規制することができる。そのため、接着剤７０の内部に気泡が生成されることを防止することが可能になり、信頼性の高い電子モジュールを製造することができる。
そして、本発明によると、信頼性の高い電子モジュールを容易に、かつ、効率よく製造することが可能な半導体装置、及び、信頼性の高い電子モジュール、並びに、信頼性の高い電子モジュールを容易に、かつ、効率よく製造する方法を提供することができる。
４．変形例
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
例えば、金属バンプ４０は、図１０に示すように、パッシベーション膜１８上に形成されていてもよい。この場合であっても、上述の半導体装置１と同様の効果を奏することができる。また、金属バンプ４０をパッシベーション膜１８上に形成することで、導電パッド１６を利用することなく金属バンプ４０を形成することができるため、金属バンプ４０の形成領域の自由度を高めることができる。
以下、図１１〜図１４を参照して、金属バンプ４０がパッシベーション膜１８上に形成される半導体装置３の製造方法について説明する。
はじめに、図１１に示す、半導体基板８０を用意する。半導体基板８０は、電極１２と、パッシベーション膜１８とを有する。半導体基板８０は、集積回路を含んでいてもよい（図示せず）。すなわち、半導体基板８０の構成は、導電パッド１６を有しない点で、半導体基板１０（半導体基板１１）と異なっていてもよい。
そして、図１２に示すように、半導体基板８０に樹脂突起２０を形成し、金属層３５を形成し、パターニングされたマスク３８を形成する。ここで、マスク３８は、金属層３５における金属バンプ４０を形成する領域が露出するようにパターニングされている。
そして、図１３に示すように、金属層３５におけるマスク３８からの露出領域に、金属バンプ４０を形成する。金属バンプ４０は、例えば、電解メッキ処理によって形成してもよい。
そして、マスク３８をさらにパターニングし（マスク３８の一部を除去し）、図１４に示すように、金属層３５におけるマスク３８からの露出領域を除去して、配線３０を形成する。
そして、マスク３８を除去することによって、図１０に示す半導体装置３を製造することができる。
半導体装置について説明するための図。 半導体装置の製造方法について説明するための図。 半導体装置の製造方法について説明するための図。 半導体装置の製造方法について説明するための図。 電子デバイスの製造方法について説明するための図。 電子デバイスの一例としてのパネルモジュールを示す図。 電子機器の一例。 電子機器の一例。 電子デバイスの製造方法について説明するための図。 変形例に係る半導体装置について説明するための図。 変形例に係る半導体装置の製造方法について説明するための図。 変形例に係る半導体装置の製造方法について説明するための図。 変形例に係る半導体装置の製造方法について説明するための図。 変形例に係る半導体装置の製造方法について説明するための図。
符号の説明
１…半導体装置、 ２…電子デバイス、 ３…半導体装置、 １０…半導体基板、 １１…半導体基板、 １２…電極、 １４…集積回路、 １５…面、 １６…導電パッド、 １８…パッシベーション膜、 ２０…樹脂突起、 ３０…配線、 ３２…電気的接続部、 ３５…金属層、 ３７…マスク、 ３８…マスク、 ４０…金属バンプ、 ５０…配線基板、 ５２…ベース基板、 ５４…配線パターン、 ７０…接着剤、 ７２…接着材料、 ８０…半導体基板、 １００…領域

Claims (15)

  1. 電極が形成されている半導体基板と、
    前記半導体基板における前記電極が形成された面に形成された樹脂突起と、
    前記樹脂突起上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、
    前記面に形成された金属バンプと、
    を有する半導体装置。
  2. 請求項１記載の半導体装置において、
    前記金属バンプは、前記樹脂突起よりも高さが低い半導体装置。
  3. 請求項１又は請求項２記載の半導体装置において、
    前記半導体基板の前記面の外形は矩形であり、
    前記金属バンプは、前記面の四隅に配置されている半導体装置。
  4. 請求項１から請求項３のいずれかに記載の半導体装置において、
    前記半導体基板には集積回路が形成されており、
    前記金属バンプは前記集積回路と重複しないように配置されている半導体装置。
  5. 請求項１から請求項４のいずれかに記載の半導体装置において、
    前記半導体基板の前記面には導電パッドが形成されており、
    前記金属バンプは、前記導電パッド上に形成されている半導体装置。
  6. 請求項１から請求項４のいずれかに記載の半導体装置において、
    前記半導体基板の前記面には、前記電極を露出させる開口を有するパッシベーション膜が形成されており、
    前記金属バンプは、前記パッシベーション膜上に形成されている半導体装置。
  7. 請求項１から請求項６のいずれかに記載の半導体装置において、
    前記金属バンプは、ニッケルバンプである半導体装置。
  8. 請求項１から請求項６のいずれかに記載の半導体装置において、
    前記金属バンプは、金バンプである半導体装置。
  9. 請求項１から請求項８のいずれかに記載の半導体装置において、
    前記金属バンプは、組成の異なる複数の金属層を含む半導体装置。
  10. ベース基板と配線パターンとを有する配線基板と、
    電極が形成されている半導体チップと、前記半導体チップにおける前記電極が形成された面に形成された樹脂突起と、前記樹脂突起上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、前記面に形成された金属バンプとを有し、前記電気的接続部が前記配線パターンに接触するように、かつ、前記金属バンプが前記配線基板に接触するように前記配線基板に搭載されている半導体装置と、
    前記配線基板と前記半導体装置とを接着する接着剤と、
    を含む電子デバイス。
  11. 請求項１０記載の電子デバイスにおいて、
    前記金属バンプは、前記ベース基板と接触している電子デバイス。
  12. 請求項１０記載の電子デバイスにおいて、
    前記金属バンプは、前記配線パターンと接触している電子デバイス。
  13. 請求項１０から請求項１２のいずれかに記載の電子デバイスにおいて、
    パネルモジュールとして構成されている電子デバイス。
  14. ベース基板と配線パターンとを有する配線基板を用意する工程と、
    電極が形成されている半導体チップと、前記半導体チップにおける前記電極が形成された面に形成された樹脂突起と、前記樹脂突起上に配置された電気的接続部を有する、前記電極と電気的に接続された配線と、前記面に形成された金属バンプとを有する半導体装置を用意する工程と、
    前記配線基板に前記半導体装置を搭載して、前記電気的接続部と前記配線パターンとを接触させて電気的に接続し、前記金属バンプを前記配線基板に接触させる工程と、
    を含む電子デバイスの製造方法。
  15. 請求項１４記載の電子デバイスの製造方法において、
    前記金属バンプは前記樹脂突起よりも高さが低く、
    前記半導体装置を前記配線基板に搭載する工程では、前記電気的接続部を前記配線パターンに接触させた後に、前記金属バンプを前記配線基板に接触させる電子デバイスの製造方法。
JP2006270568A 2006-10-02 2006-10-02 半導体装置、電子デバイス、及び、電子デバイスの製造方法 Withdrawn JP2008091611A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006270568A JP2008091611A (ja) 2006-10-02 2006-10-02 半導体装置、電子デバイス、及び、電子デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006270568A JP2008091611A (ja) 2006-10-02 2006-10-02 半導体装置、電子デバイス、及び、電子デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2008091611A true JP2008091611A (ja) 2008-04-17

Family

ID=39375469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006270568A Withdrawn JP2008091611A (ja) 2006-10-02 2006-10-02 半導体装置、電子デバイス、及び、電子デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP2008091611A (ja)

Similar Documents

Publication Publication Date Title
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US9257404B2 (en) Semiconductor device, having through electrodes, a manufacturing method thereof, and an electronic apparatus
JP2005340761A (ja) 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2010182734A (ja) 半導体装置、半導体装置の製造方法、及び電子機器
JP2004327527A (ja) 電子装置及びその製造方法並びに電子機器
JP4061506B2 (ja) 半導体装置の製造方法
JP2004327480A (ja) 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
JP2008218758A (ja) 電子回路実装構造体
JP2008109024A (ja) 半導体装置及び電子デバイス、並びに、電子デバイスの製造方法
JP4888650B2 (ja) 半導体装置及び電子デバイスの製造方法
JP2000306949A (ja) 半導体装置及びその製造方法並びにその実装構造
JP4873144B2 (ja) 電子デバイスの製造方法、及び、半導体装置
JP2002231765A (ja) 半導体装置
JP2008147367A (ja) 半導体装置及びその製造方法
JP2008091611A (ja) 半導体装置、電子デバイス、及び、電子デバイスの製造方法
JP2008171942A (ja) 電子デバイス及びその製造方法
JP2008091691A (ja) 半導体装置、電子デバイス、及び、電子デバイスの製造方法
JP5299626B2 (ja) 半導体装置およびその製造方法、並びに、電子デバイスの製造方法
JP4858161B2 (ja) 半導体装置及び電子デバイスの製造方法
JP2008103584A (ja) 半導体装置及び電子デバイス、並びに、それらの製造方法
JP2000315855A (ja) フェイスダウン実装基板及びフェイスダウン実装方法
JP2008187021A (ja) 半導体装置及び電子デバイス、並びに、それらの製造方法
JP2006173434A (ja) 配線基板、半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080701

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100405

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110404