JP2502794B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2502794B2
JP2502794B2 JP19663890A JP19663890A JP2502794B2 JP 2502794 B2 JP2502794 B2 JP 2502794B2 JP 19663890 A JP19663890 A JP 19663890A JP 19663890 A JP19663890 A JP 19663890A JP 2502794 B2 JP2502794 B2 JP 2502794B2
Authority
JP
Japan
Prior art keywords
wiring
insulating resin
semiconductor element
board
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19663890A
Other languages
English (en)
Other versions
JPH0482241A (ja
Inventor
洋一郎 石田
博昭 藤本
賢造 畑田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP19663890A priority Critical patent/JP2502794B2/ja
Publication of JPH0482241A publication Critical patent/JPH0482241A/ja
Application granted granted Critical
Publication of JP2502794B2 publication Critical patent/JP2502794B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置、特に多端子、狭チップのIC,LSI
のパッケージング構造に関するものである。
従来の技術 従来の技術を第3図、第4図と共に説明する。まず第
3図(a)の様にセラミック、ガラス、ガラスエポキシ
等よりなる配線基板1の基材2の基板配線3を有する面
に、接着用絶縁性樹脂4を塗布する。基板配線3はCr−
Au,Al,Cu,ITO等でありスパッタリング法、蒸着法により
基板配線用金属を形成した後フォト・レジスト法により
レジストを基板配線を形成する部分に残し基板配線用金
属をエッチングするか、又は印刷法を用い形成する。絶
縁性樹脂4は紫外線硬化型又は熱硬化型のエポキシ、シ
リコーン、アクリル等の樹脂である。
次に第3図(b)の様に半導体素子5の突起電極6を
基板配線3と一致させ、半導体素子5を加圧し、配線基
板1の基材2に押し当てる。この時の突起電極6近傍の
状態は第4図の様に、半導体素子5のアルミ電極7上に
電気めっき法等により形成したAu,Ag,Cuより成る突起電
極6は、配線基板1の基板配線3に押し当てられて突起
電極6と基板配線3の間の紫外線硬化型あるいは熱硬化
型の接着用絶縁性樹脂4は押し出され突起電極6と基板
配線3は電気的な接続を得る。
次に、半導体素子5を加圧した状態で接着用絶縁性樹
脂4を紫外線硬化型ならば紫外線を加え熱硬化型ならば
熱を加え硬化させ、その後加圧を解除し半導体素子5を
配線基板1に固着する。この時、半導体素子5の突起電
極6と基板配線3は紫外線硬化型或は熱硬化型の接着用
絶縁性樹脂4の収縮力により、電気的に接触した状態を
保持することが出来ると言うものであった。
発明が解決しようとする課題 以上の様に、従来の技術では半導体素子の突起電極と
基板配線の接続に紫外線硬化型あるいは熱硬化型の絶縁
性樹脂を用いる方式である為、次の様な課題がある。
高温環境での使用時、又はパワーモジュール等の高発
熱の半導体素子の使用時では、絶縁性樹脂が熱的影響を
受け膨張する。そして、絶縁性樹脂の膨張量が硬化時の
絶縁性樹脂の収縮量を上回ると突起電極と基板配線の間
に間隙が生じ、電気的な接続不良が生じる課題があっ
た。
この課題は絶縁性樹脂の膨張係数を小さくすることに
より解決することが出来るが、しかし絶縁性樹脂の膨張
係数を小さくすると、絶縁性樹脂のヤング率は増大し、
半導体素子及び配線基板1に大きなストレスが加わり半
導体素子または配線基板1の破壊が生じると言う課題が
ある。
課題を解決する為の手段 本発明では、上記課題を解決する為に配線基板の基材
と基板配線との間に高弾性率絶縁性樹脂層を形成し半導
体素子の突起電極により基板配線及び絶縁性樹脂層を弾
性変形させた状態で接着用絶縁性樹脂で固着した構成と
するものである。
作用 本発明は、基板配線と配線基板の間の絶縁性樹脂層の
弾性変形を半導体素子の突起電極と基板配線との接続に
利用する方法である為、半導体素子を加圧したとき、微
少な力で基板配線及び絶縁性樹脂層は変形する。又、絶
縁性樹脂層は高弾性率をもつ絶縁性樹脂を利用する為、
容易に弾性回復する。
そして、この弾性回復により常温環境下においては接
着用絶縁性樹脂の収縮力と絶縁性樹脂層の弾性回復力に
より半導体素子の突起電極と基板配線は接触し電気的接
続を得る。又、高温環境下においては接着用絶縁性樹脂
が膨張し、膨張量が収縮量を上回る場合でも基板配線と
配線基板の基材との間の絶縁性樹脂層の弾性回復がある
為、半導体素子の突起電極と基板配線は接触し電気的接
続を得る。
実施例 本発明の一実施例を第1図〜第2図と共に説明する。
まず第1図(a)の様にセラミック、ガラス、ガラスエ
ポキシ等よりなる配線基板10の基材11の後に半導体素子
12が固着される領域に基板配線13及び配線基板10の絶縁
性樹脂層14を含み接着用絶縁性樹脂15を塗布する。この
時、基板配線13及び配線基板10の絶縁性樹脂層14は次の
様にして形成する。まず、配線基板10の基材11の絶縁性
樹脂層14をスピンナー等を用いて塗布し、次に基板配線
13としてCr−Au,Al,Cu,ITO等をスパッタリング法、蒸着
法により基板配線用金属を配線基板10の基材11の絶縁性
樹脂層14の上に堆積した後フォト・リソ技術によりレジ
ストを基板配線13を形成する部分に残し基板配線用金属
をエッチングするか、又は印刷法等の方法を用いて形成
する。絶縁性樹脂14はゴム等の樹脂であり、厚みは、0.
1〜50μm程度である。又、接着用絶縁性樹脂15は紫外
線硬化型又は熱硬化型のゴム、エポキシ、シリコーン、
アクリルポリイミド等の樹脂であり、厚みは0.5〜50μ
m程度である。
次に第1図(b)の様に半導体素子12の突起電極16を
基板配線13と一致させ、半導体素子12を加圧し、配線基
板10の基材11に押し当てる。この時の突起電極16近傍の
状態は第2図(a)の様に、半導体素子12のアルミ電極
17上に電気めっき法等により形成したAu,Ag,Cuより成る
突起電極16は、配線基板10の基材11の基板配線13に押し
当てられて突起電極16と基板配線13の間の紫外線硬化型
あるいは熱硬化型の接着用絶縁性樹脂15は押し出され突
起電極16と基板配線13は電気的な接続を得る。そして、
この時、突起電極16により基板配線13と絶縁性樹脂層14
は押され凹形状に弾性変形する。従来は配線基板の絶縁
性樹脂層が無い為、基板配線と半導体素子の突起電極の
接続は接着用絶縁性樹脂の収縮力のみを使用したもので
あった。
次に第1図(b)に示す様に半導体素子12を加圧し、
基板配線13と絶縁性樹脂層14の変形を保持した状態で接
着用絶縁性樹脂15を紫外線硬化型ならば紫外線を加え熱
硬化型ならば熱を加え硬化させ、その後加圧を解除し半
導体素子12を配線基板10の基材11に固着する。この時、
半導体素子12の突起電極16と基板配線13は常温において
は、第2図(a)に示す様に紫外線硬化型或は熱硬化型
の接着用絶縁性樹脂15の収縮力Sと基板配線13と絶縁性
樹脂層14の変形により発生する弾性回復力Dが働くた
め、電気的に接触した状態を保持することが出来る。
又、高温において接着用絶縁性樹脂15が第2図(b)に
示す様に接着用絶縁性樹脂15の初期厚L0がΔLだけ膨張
したとしたとしても、基板配線13と絶縁性樹脂層14の弾
性回復可能量LdをΔLより大きくすることにより基板配
線13と突起電極16は接触を保持し電気的な接続を保つ。
発明の効果 以上の様に本発明では配線基板の絶縁性樹脂層の上に
基板配線を形成した配線基板を用い、基板配線と絶縁性
樹脂層の弾性回復を基板配線と突起電極との接触に利用
する方法である為、高温環境下で接続用絶縁性樹脂が膨
張しても、基板配線と絶縁性樹脂層の弾性回復量を接続
用絶縁性樹脂の膨張量より大きくすることにより、基板
配線と半導体素子の突起電極は接触し電気的な接続を保
つので、高温環境下での信頼性に非常に有利な方法であ
る。
又、配線基板側の弾性回復を利用する方法である為、
絶縁性樹脂層が配線基板の基材と基板配線との間にある
ことで、配線基板の弾性回復、すなわち基板配線と絶縁
性樹脂層の弾性回復を引きおこす弾性変形を低加重で作
り出すことが可能であり、次の様な効果がある。
(1) 半導体素子へ加わる加重が減り、半導体素子の
信頼性が向上する。
(2) 低加重で接続出来ることから、加圧装置の小型
化及び低コスト化が計れる。
【図面の簡単な説明】
第1図は本発明の一実施例の工程別断面図、第2図は本
発明の接続状態を示す断面図、第3図は従来の技術を示
す工程別断面図、第4図は従来の技術の突起電極近傍の
断面拡大図である。 1,10……配線基板、5,12……半導体素子、2,11……基
材、6,16……突起電極、3,13……基板配線、7,17……ア
ルミ電極、4,15……接着用絶縁性樹脂、14……絶縁性樹
脂層。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】基材の少なくとも一方の面に樹脂層を介し
    導体配線を有する配線基板の前記導体配線と、半導体素
    子の突起電極が合致し、前記突起電極が合致した部分の
    前記導体配線及び樹脂層を凹となる様に弾性変形し、且
    つ前記半導体素子と前記配線基板の間に介在した接着用
    絶縁性樹脂により、前記半導体素子が前記配線基板に固
    着されるとともに、前記半導体素子の突起電極と導体配
    線が電気的に接続されていることを特徴とする半導体装
    置。
JP19663890A 1990-07-24 1990-07-24 半導体装置 Expired - Lifetime JP2502794B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19663890A JP2502794B2 (ja) 1990-07-24 1990-07-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19663890A JP2502794B2 (ja) 1990-07-24 1990-07-24 半導体装置

Publications (2)

Publication Number Publication Date
JPH0482241A JPH0482241A (ja) 1992-03-16
JP2502794B2 true JP2502794B2 (ja) 1996-05-29

Family

ID=16361100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19663890A Expired - Lifetime JP2502794B2 (ja) 1990-07-24 1990-07-24 半導体装置

Country Status (1)

Country Link
JP (1) JP2502794B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
JP2891184B2 (ja) * 1996-06-13 1999-05-17 日本電気株式会社 半導体装置及びその製造方法
JP2870497B2 (ja) * 1996-08-01 1999-03-17 日本電気株式会社 半導体素子の実装方法
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
US6410364B1 (en) 1998-09-30 2002-06-25 Seiko Epson Corporation Semiconductor device, method of connecting a semiconductor chip, circuit board, and electronic equipment
CN1246891C (zh) * 2001-03-26 2006-03-22 西铁城时计株式会社 半导体器件的封装体及其制造方法
JP2004095923A (ja) * 2002-09-02 2004-03-25 Murata Mfg Co Ltd 実装基板およびこの実装基板を用いた電子デバイス
US20070075436A1 (en) 2003-10-06 2007-04-05 Nec Corporation Electronic device and manufacturing method of the same
JP4179312B2 (ja) 2004-09-15 2008-11-12 セイコーエプソン株式会社 半導体装置の実装方法、半導体装置

Also Published As

Publication number Publication date
JPH0482241A (ja) 1992-03-16

Similar Documents

Publication Publication Date Title
JP2891184B2 (ja) 半導体装置及びその製造方法
JP2833326B2 (ja) 電子部品実装接続体およびその製造方法
JP2596960B2 (ja) 接続構造
JP3225062B2 (ja) 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法
JPH0740630B2 (ja) 電子パッケージ
JP2502794B2 (ja) 半導体装置
JP2744476B2 (ja) 半導体装置およびその製造方法
JP2770821B2 (ja) 半導体装置の実装方法および実装構造
WO2000019516A1 (en) Semiconductor device, connection method for semiconductor chip, circuit board and electronic apparatus
US5895971A (en) Semiconductor device with electrical connection between semiconductor chip and substrate less breakable during shrinkage of adhesive compound
JP3052615B2 (ja) 半導体装置およびその製造方法
JP3064998B2 (ja) 半導体装置及びその製造方法
JP2909788B2 (ja) サーマルプリントヘッド
JP2002170839A (ja) 半導体装置とその製造方法及び半導体装置の実装構造とその実装方法
JP2830504B2 (ja) 半導体装置実装用基板
JPH10256304A (ja) 半導体装置の製造方法
JPH03209831A (ja) 半導体装置
JPH01192125A (ja) 半導体装置の実装構造
JP2780499B2 (ja) 半導体装置の実装方法
JPH0752741B2 (ja) 半導体装置
JP3999222B2 (ja) フリップチップ実装方法およびフリップチップ実装構造
JP2943912B2 (ja) 半導体装置及びその製造方法
JPH0583186B2 (ja)
JP3952375B2 (ja) チップ実装体、チップ実装体の製造方法、及び、電子機器
JP3051617B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080313

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090313

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 14

Free format text: PAYMENT UNTIL: 20100313

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 15

Free format text: PAYMENT UNTIL: 20110313

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110313

Year of fee payment: 15