JP2008078463A - 印刷配線板及び半導体装置 - Google Patents

印刷配線板及び半導体装置 Download PDF

Info

Publication number
JP2008078463A
JP2008078463A JP2006257242A JP2006257242A JP2008078463A JP 2008078463 A JP2008078463 A JP 2008078463A JP 2006257242 A JP2006257242 A JP 2006257242A JP 2006257242 A JP2006257242 A JP 2006257242A JP 2008078463 A JP2008078463 A JP 2008078463A
Authority
JP
Japan
Prior art keywords
resonance
parallel plate
plate portion
wiring
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006257242A
Other languages
English (en)
Inventor
Hideo Kikuchi
秀雄 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Circuit Solutions Inc
Original Assignee
NEC Toppan Circuit Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Toppan Circuit Solutions Inc filed Critical NEC Toppan Circuit Solutions Inc
Priority to JP2006257242A priority Critical patent/JP2008078463A/ja
Publication of JP2008078463A publication Critical patent/JP2008078463A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】導体面が対向して形成する平行平板部を有する印刷配線板及び半導体装置において、その平行平板部の導体面間の電磁界の共振を抑制する。
【解決手段】
導体面が対向して形成する平行平板部を有する印刷配線板および半導体装置において、前記平行平板部の前記導体面の間の導体層に前記平行平板部間の電磁界の共振周波数に共振する共振配線を有し、前記共振配線の総面積を前記平行平板部の面積の２％以上で５０％以下にし、前記共振配線を電気抵抗を介して前記平行平板部の辺部の前記導体面に電気接続することにより前記平行平板部間の電磁界の共振を抑制する。
【選択図】図２

Description

本発明は、導体面が対向する平行平板部を有する印刷配線板及び半導体装置に関し、特に、その平行平板部間の電磁界の共振を抑制する印刷配線板及び半導体装置に関する。
従来の、印刷配線板や、グローバル配線層を有する集積回路から成る半導体装置や、あるいは、集積回路パッケージと印刷配線板から成る半導体装置は、電源面、グランド面、その他の幅が広い導体面の、第１の導体面と第２の導体面を有し、それらが対向して平行平板部を形成していた。平行平板部は、例えば第１の導体面の領域が第２の導体面の領域に包含される場合は第１の導体面と、第１の導体面の領域部分の第２の導体面から成る。第２の導体面に包含される第１の導体面が複数ある場合は平行平板部は複数存在する。これらの印刷配線板や半導体装置の配線パターンが平行平板部を貫くビアホールに電気接続することがある。その配線パターンは、電子部品や集積回路チップ中の能動素子などの電子回路の端子に電気接続されるが、電子回路に突発電流が流れると、その突発電流が配線パターンを経て平行平板部を貫くビアホールに流れる。そのため、そのビアホールに流れる突発電流が、平行平板部の導体面間に電磁界の共振を発生させる。そして、その共振電磁界が平行平板部内の他の配線パターンにノイズ信号を混入させ、また、平行平板部間の隙間から外部へ電磁界が放射する放射ノイズ（ＥＭＩ）を発生させた。
従来は、このノイズ信号およびＥＭＩを低減するため、以下の技術が提案されていた。特許文献１では、印刷配線板の上に集積回路チップと並べて金属板のスティフナーが設置された半導体装置で、スティフナーの導体面と印刷配線板の導体面とが平行平板部を形成し、その平行平板部の導体面間で電磁界が共振してノイズおよびＥＭＩを発生させる問題の解決を課題とした。そのために、平行平板部を成すスティフナーと導体面を電気抵抗体で電気接続することで、平行平板部の導体面間の電磁界の共振を抑制した。
また、特許文献２では、印刷配線板で導体面が成す平行平板部の導体面にストリップ線路がある場合に、そのストリップ線路が発生する電磁界が平行平板部の導体面間から、平行平板部の外側に放射するＥＭＩを発生する問題の解決を課題とした。そのために、そのストリップ線路に平行して、それを伝送する信号の基本周波数で共振する共振配線を設置し、ＥＭＩの放出を妨げ、あるいは、その共振配線を抵抗体で形成することで、抵抗体のジュール熱によってエネルギーを消費させることでＥＭＩを低減することが提案されていた。
以下に公知文献を記す。
特開２００５−２２３０５０号公報 特開２００１−３２６４６８号公報
しかし、特許文献１の技術では導体面が成す平行平板部の上下の導体面を電気抵抗体で電気接続するため、その抵抗体に直流電流が流れ発熱しエネルギーを消耗する問題があった。また、特許文献２の技術では、平行平板部の導体面間の導体層面に形成する共振配線は、ストリップ線路の信号の基本周波数によるＥＭＩを低減するために用いられるので、平行平板部間の電磁界の共振による強いノイズおよびＥＭＩを抑制する効果は無かった。すなわち、特許文献２では、平行平板部間の電磁界の共振を抑制するために共振配線に必要な条件や共振配線の電気抵抗に必要な条件が不明であり、平行平板の間の電磁界の強い
共振を抑制するために必要な条件が不明であった。
本発明は、この課題を解決するために、導体面が対向して形成する平行平板部を有する印刷配線板において、前記平行平板部の前記導体面の間の導体層に前記平行平板部間の電磁界の共振周波数に共振する共振配線を有し、前記共振配線の総面積を前記平行平板部の面積の２％以上で５０％以下にし、前記共振配線を電気抵抗を介して前記平行平板部の辺部の前記導体面に電気接続することにより前記平行平板部間の電磁界の共振を抑制することを特徴とする印刷配線板である。
また、本発明は、上記電気抵抗が、終端抵抗部品あるいは終端抵抗素子で形成したことを特徴とする上記の印刷配線板である。
また、本発明は、上記電気抵抗の値を、上記平行平板部の上記導体面間の媒体の比誘電率と前記平行平板部の辺の長さと共振配線の幅の積の平方根で割り算した値に６３を掛け算した値の４倍から４分の１の範囲の値にしたことを特徴とする上記の印刷配線板である。
また、本発明は、上記共振配線がループ状に形成され、１つの上記終端抵抗に接続していることを特徴とする上記の印刷配線板である。
また、本発明は、上記共振配線として抵抗性の共振配線を用いることにより上記電気抵抗を加えたことを特徴とする上記の印刷配線板である。
また、本発明は、上記共振配線の電気抵抗の値を、上記平行平板部の上記導体面間の媒体の比誘電率と前記平行平板部の辺の長さと前記共振配線の幅の積の平方根で割り算した値に２５２を掛け算した値の４倍から４分の１の範囲の値にしたことを特徴とする上記の印刷配線板である。
また、本発明は、上記共振配線を、上記平行平板部の１つの共振周波数あたり複数本設置したことを特徴とする上記の印刷配線板である。
また、本発明は、上記複数本の共振配線を上記抵抗を介して上記平行平板部の角部の上記導体面に電気接続したことを特徴とする上記の印刷配線板である。
また、本発明は、導体面が対向して形成する平行平板部を有する半導体装置において、前記平行平板部の前記導体面の間の導体層に前記平行平板部間の電磁界の共振周波数に共振する共振配線を有し、前記共振配線の総面積を前記平行平板部の面積の２％以上で５０％以下にし、前記共振配線を電気抵抗を介して前記平行平板部の辺部の前記導体面に電気接続することにより前記平行平板部間の電磁界の共振を抑制することを特徴とする半導体装置である。
また、本発明は、上記電気抵抗が、終端抵抗部品あるいは終端抵抗素子で形成したことを特徴とする上記の半導体装置である。
また、本発明は、上記電気抵抗の値を、上記平行平板部の上記導体面間の媒体の比誘電率と前記平行平板部の辺の長さと共振配線の幅の積の平方根で割り算した値に６３を掛け算した値の４倍から４分の１の範囲の値にしたことを特徴とする上記の半導体装置である。
また、本発明は、上記共振配線がループ状に形成され１つの上記終端抵抗に接続していることを特徴とする上記の半導体装置である。
また、本発明は、上記共振配線として抵抗性の共振配線を用いることにより上記電気抵抗を加えたことを特徴とする上記の半導体装置である。
また、本発明は、上記共振配線の電気抵抗の値を、上記平行平板部の上記導体面間の媒体の比誘電率と前記平行平板部の辺の長さと前記共振配線の幅の積の平方根で割り算した値に２５２を掛け算した値の４倍から４分の１の範囲の値にしたことを特徴とする上記の半導体装置である。
また、本発明は、上記共振配線を、上記平行平板部の１つの共振周波数あたり複数本設置したことを特徴とする上記の半導体装置である。
また、本発明は、上記複数の共振配線を上記抵抗を介して上記平行平板部の角部の上記導体面に電気接続したことを特徴とする上記の半導体装置である。
本発明による印刷配線板及び半導体装置は、導体面が対向して成す平行平板部３の導体面の間に平行平板部３の面積の２％以上の面積の共振配線４を形成し、その共振配線４の端部を平行平板部３の辺部の導体面に終端抵抗６を介して終端することで、平行平板部３の導体面の間の電磁界の共振を良く抑制する効果があり、それにより電磁界の平行平板共振によるノイズとＥＭＩを良く抑制する効果がある。
（第１の実施形態）
以下、第１の実施形態の印刷配線板および半導体装置を図１〜図９に基づいて説明する。図１は、本実施形態の印刷配線板の側面の断面図を示す。本発明の印刷配線板は、グランド電位、電源電位、あるいは信号電位の幅広の導体パターンから成る第１の導体面１と第２の導体面２を有し、それらが対向して平行平板部３を形成する。そして、その平行平板部３の導体面の間の導体層に共振配線４の導体パターンを有する。共振配線４の端部をビアホール５に接続し、ビアホール５を終端抵抗６の端子に電気接続する。終端抵抗６は、チップ部品か、印刷配線板に内蔵した印刷抵抗素子を用いる。あるいは、図１６のような半導体集積回路の下層に印刷配線を形成した半導体装置で、半導体集積回路の能動素子で抵抗素子等を形成することで終端抵抗６を設置した半導体装置にも本実施例を適用できる。終端抵抗６の他の端子は平行平板部３の辺部の第１の導体面１に電気接続する。こうして、共振配線４の少なくとも一端を終端抵抗６を介して平行平板部３の導体面に電気接続する。印刷配線板の各導体層の間は絶縁層７で絶縁する。絶縁層７の材料としては、ガラスエポキシ樹脂、ガラス繊維を混入させないエポキシ樹脂やポリイミド樹脂などの熱硬化性樹脂、ポリエーテルエーテルケトン（ＰＥＥＫ）系熱可塑性樹脂、セラミックスあるいはシリコン基板などの絶縁性の絶縁層７を用いることができる。絶縁層７−１の材料としては、主にガラスエポキシ樹脂（比誘電率εr＝４．５，誘電体損失tanδ＝０．０２）を用いる。
印刷配線板の最上層に厚さ２０μｍの銅の配線パターン８を形成する。そして、印刷配線板の表面に、配線パターン８に電気接続する電子部品や半導体集積回路チップなどの電子回路９を設置する。電子回路９の電源端子あるいはグランド端子を、第１の導体面１と第２の導体面２から成る平行平板部３間の絶縁層７を横切るビアホール１０に電気接続し、ビアホール１０は第１の導体面１あるいは第２の導体面２に電気接続する。印刷配線板の配線パターン８の下層には厚さ０．０４ｍｍの絶縁層７−１を形成する。絶縁層７−１
の下層には厚さ２０μｍの銅のグランド電位の第１の導体面１を有する。第１の導体面１の下層に厚さ０．０２ｍｍの絶縁層７−２を有し、その下層の導体層に厚さ２０μｍの銅の共振配線４を形成する。その下層に厚さ０．０２ｍｍの絶縁層７−３を有し、その下層に、厚さ２０μｍの銅から成る第２の導体面２を有する。この第１の導体面１と第２の導体面２が、間隔ｈが０．０４ｍｍの平行平板部３を形成し、平行平板部３の辺部の導体面間の間隔は導体で塞がれず開放されている。第２の導体面２の下層に、厚さ０．０４ｍｍのガラスエポキシの絶縁層７−４を形成し、その下層に、厚さ２０μｍの銅の配線パターン８を形成する。なお、図１は、電子回路９と印刷配線板の実装構造を理解し易くするための断面図であり、図２は、印刷配線板のシミュレーションモデルの平面図であり、図１と図２の各部分は、一対一に対応するようには描いていない。また、本発明は、半導体集積回路チップを有機樹脂あるいはセラミックス等の無機材料の絶縁層７を有する印刷配線板に内蔵した半導体装置にも用いることができ、半導体集積回路のチップにグローバル配線層を形成した半導体装置にも用いることができる。
図２は、シミュレーションモデルの印刷配線板あるいは半導体装置の、平行平板部３の導体面の間の導体層の共振配線４の平面図を示す。図２には、第１の導体面１と第２の導体面２の重なり合う部分の第１の導体面１の部分と第２の導体面２の部分の成す平行平板部３の寸法が横の長さＸ＝１０ｍｍで、幅Ｙ＝９．５ｍｍの場合を示す。第１の導体面１と第２の導体面２の広さが異なり、一方の導体面が他方の導体面を包含し、しかも、第１の導体面１と第２の導体面２の重なり合う領域が複数ある場合は、平行平板部３は１つの印刷配線板内に複数形成される。本実施形態では、平行平板部３内に共振配線４を４本形成し、共振配線４の長さは、式１であらわす平行平板部３の共振周波数ｆの共振配線４上を伝達する電磁波の４分１波長の長さにする。このモデルでは、平行平板部３の導体面の間の媒体の絶縁層７が一様な比誘電率を有するため、共振配線４の長さは、平行平板部３の長さＸ＝１０ｍｍの半分の５ｍｍにする。
共振配線４の長さ＝（共振配線４の信号伝送速度）／（４ｆ）‥‥（式１）
この共振配線４の端部を平行平板部３の角部に設置し、その端部をビアホール５に接続し、そのビアホール５に終端抵抗６の第１の端子を電気接続し、終端抵抗６の第２の端子を第１の導体面１に電気接続する。こうして、平行平板部３の角部に設置した共振配線４の端部を、ビアホール５と終端抵抗６を介して、第１の導体面１に電気接続する。共振配線４の端部は、第１の導体面１に電気接続する場合に限らず、ビアホール５と終端抵抗６を介して、第２の導体面２に電気接続しても良い。電磁界シミュレーションの結果、電磁界の共振の電界強度が最も強くなる平行平板部３の角部あるいは辺部に共振配線４の端部を終端抵抗６を介して電気接続することが最も良く共振を低減した。
図１に示す電子回路９の端子から突発的に大きな電流がビアホール１０に流れると、突発電流が流れるビアホール１０が励振点１１になり、平行平板部３の導体面の間に電磁界の共振を発生する。図２に、平行平板部３の左端の突発電流が流れるビアホール１０の励振点１１を設置し、それをポート１とした。そして、平行平板部３の右端に、第１の導体面１と第２の導体面２を結ぶポート２を設定し、平行平板部３の導体面の間の共振電磁界の電界強度を検出する成る観測点１２とした。電磁界の共振の強度は、ポート１からポート２への信号伝達のS21パラメータ（ポート２の位置での共振電圧）により観測した。ここで、励振点１１のポート１の内部インピーダンスと観測点１２のポート２の内部インピーダンスはともに１ＭΩの高い値にして観測した。この平行平板部３の横の長さＸが１０ｍｍの場合、横の長さＸ＝１０ｍｍの平行平板部３の第１の共振の周波数は約７ＧＨｚになった。
図３から図９には、平行平板部３の導体面間の間隔ｈ、幅Ｙ、長さＸを種々に変えた多数のモデルで、共振配線４の端部と導体面を結ぶ終端抵抗６の抵抗値を種々に変えて、その共振配線４が電磁界の共振を最も良く抑制する最適抵抗値と、平行平板部３の電磁界の
共振の強さを示す。特に、図５から図９のグラフには、シミュレーションにより得た共振低減率と、最適な終端抵抗値を実線で示し、また、以下に示す近似式２と近似式４の計算結果を対比し○印で示す。
共振の低減率の近似式２を以下に示す。
共振の低減率(dB)＝-20Log(1/Q+(Y/W)1.6/40000）+7.8Log(X/Y)+5.9Log(W/X)-2.14‥‥（式２）
１／Ｑ＝tanδ+1／(h・√(πfμσ))+4h／(3X・εr1.5) ‥‥（式３）
共振を最も低減する終端抵抗６の最適な終端抵抗値の近似式４を以下に示す。
Ｒ＝７６ｈ／√（εr・Ｙ・Ｗ） ‥‥（式４）
式２で、Ｑは、平行平板部３の無負荷Ｑ値である。式３で、誘電体損失（tanδ）は、平行平板部３間の絶縁層７の誘電体損失、ｆは共振周波数、μは透磁率、σは、平行平板部３を成す金属の導電率、εrは比誘電率であり、式３の第３項は平行平板部３の電磁放射による損失をあらわす。
図３に、このモデルの４分の１波長の共振配線４の片端と導体面を０．６５Ωの終端抵抗６で結んだ場合のシミュレーション結果のS21パラメータを、平行平板部３のみで共振配線４が無い場合のS21パラメータと比較し示す。幅Ｗが０．５ｍｍの共振配線４を４本設置することにより、７ＧＨｚの共振のピークが１８ｄＢ低減された。
図４に、終端抵抗６の値Ｒを種々の値に変えた場合の、共振のピークの高さの低減量のシミュレーション結果を示す。Ｒが０．６５Ωが最も共振を低減する最適抵抗値である。Ｒがその最適抵抗値の約７分の１の０．１Ωでは、共振の低減量が８ｄＢほど悪化し共振強度が８ｄＢ大きくなる。Ｒが最適抵抗値の約５倍の３Ωでは、共振の低減量が９ｄＢほど悪化し共振強度が９ｄＢ大きくなる。これらの結果から、終端抵抗６の値Ｒは、最適抵抗値から３分の１から３倍以内の範囲内の値とすることが望ましい。
図５（ａ）に、共振配線４の終端抵抗６の値Ｒを最適に調整した場合の共振低減率を、平行平板部３の導体面間の間隔ｈを横軸にし、間隔ｈの関数としてあらわす。図５（ｂ）に、共振を最も低減する終端抵抗６の最適抵抗値Ｒを示す。シミュレーション結果と式２の計算結果は良く一致した。ここで、共振配線４の幅Ｗは０．５ｍｍとし、平行平板部３の縦幅Ｙは９．５ｍｍとし、平行平板部３の横の長さＸは１０ｍｍとした。式２および式３から、共振の低減率は、平行平板部３の導体面間の間隔ｈが増すと大きくなる傾向があったが、それは、平行平板部３の導体面間の間隔ｈが増すと平行平板部３の共振のＱ値が増すため、そのＱ値に比例して共振電圧が増し、共振エネルギーがＱ値の二乗に比例して増すため共振が大きくなるためである。また、導体面間の間隔ｈが０．４ｍｍの場合に共振低減率が下がったが、これは、間隔ｈが高くなるにつれて電磁界放射が大きくなるため、平行平板部３の共振のＱ値が低下するためである。このように、本発明の共振配線４は、ｈが高くなる場合に無負荷Ｑが大きくなり過剰に発生する共振を良く低減することができる効果がある。
図６（ａ）に、共振の低減率を、横軸の平行平板部３の縦幅Ｙの関数としてあらわし、図６（ｂ）に、最適な終端抵抗６の値Ｒを、平行平板部３の縦幅Ｙの関数としてあらわす。シミュレーション結果と式２と式４の計算結果は良く一致した。ここで、共振配線４の幅Ｗは０．５ｍｍとし、平行平板部３の導体面間の間隔ｈは０．０４ｍｍとし、平行平板部３の横の長さＸは１０ｍｍとした。図６（ａ）から、本発明の共振配線４は、平行平板部３の幅Ｙが小さいほど、すなわち、共振配線４の幅Ｗの平行平板部３の幅Ｙに対する比が大きいほど、共振低減効果が大きくなる。
図７（ａ）に、共振低減率を、横軸の平行平板部３の横の長さＸの関数としてあらわし、図７（ｂ）に、最適な終端抵抗６の値Ｒを、平行平板部３の横の長さＸの関数としてあらわす。シミュレーション結果と式２と式４の計算結果は良く一致した。ここで、共振配線４の幅Ｗは０．５ｍｍとし、平行平板部３の導体面間の間隔ｈは０．０４ｍｍとし、平行平板部３の縦幅Ｙは９．５ｍｍとした。図７（ａ）から、平行平板部３の長さＸによっては、共振低減効果はあまり変わらない。
図８（ａ）に、共振低減率を、横軸の共振配線４の幅Ｗの関数としてあらわし、図８（ｂ）に、最適な終端抵抗６の値Ｒを、共振配線４の幅Ｗの関数としてあらわす。シミュレーション結果と式２と式４の計算結果は良く一致した。ここで、平行平板部３の導体面間の間隔ｈは０．０４ｍｍとし、平行平板部３の縦幅Ｙは９．５ｍｍとし、平行平板部３の横の長さＸは１０ｍｍとした。図６（ａ）と図７（ａ）と図８（ａ）のグラフから、共振の低減率は、共振配線４の幅Ｗが０．２ｍｍで平行平板部３の幅Ｙが２０ｍｍの場合でも、１０ｄＢ程度の共振の低減率が得られる。その場合の４本の４分の１波長の共振配線の総面積は平行平板部３の面積の２％程度である。すなわち、共振配線４の総面積を平行平板部３の面積の２％以上にすることで、十分な共振低減率が得られる効果がある。
図９（ａ）に、平行平板部３の共振低減率を、絶縁層７の誘電体損失（tanδ）及び導体面の金属の導体損失が変わる場合に変わる無負荷Ｑ値の関数としてあらわし、図９（ｂ）に、最適な終端抵抗６の値Ｒを、その無負荷Ｑ値の関数としてあらわす。シミュレーション結果と式の計算結果は良く一致した。ここで、平行平板部３の導体面間の間隔ｈは０．０４ｍｍとし、平行平板部３の縦幅Ｙは９．５ｍｍとし、平行平板部３の横の長さＸは１０ｍｍとし、共振配線４の幅Ｗは０．５ｍｍとした。最適な終端抵抗６の値Ｒは、無負荷Ｑ値の値によってはあまり変わらない。共振の低減率は、絶縁層７の誘電体損失（tanδ）及び導体面の金属の導体損失が小さくなることで無負荷Ｑ値が大きくなると、大きくなる。それは、無負荷Ｑ値が大きくなる場合には平行平板部３の電磁界の共振が大きくなるためである。例えば、絶縁層７として誘電体損失（tanδ）が小さいセラミックスや有機樹脂を用いる場合には、平行平板部３の共振の強度が大きくなり、特に本発明による共振低減効果が大きくなる。このように、本発明の共振配線４は、無負荷Ｑが大きい場合に発生する過剰な共振を良く低減することができる効果がある。
（第２の実施形態）
図１０に、第２の実施形態の印刷配線板および半導体装置の、共振配線４の平面図を示す。幅Ｗが０．５ｍｍの２本の４分の１波長の共振配線４を、Ｘ＝１０ｍｍ、Ｙ＝９．５ｍｍの平行平板部３の右側の２つの角部に端部を置き、その共振配線４の端部を終端抵抗６を介して平行平板部３の角部の導体面に電気接続する。図１１に、このモデルの終端抵抗６の抵抗値を０．４４Ωとした場合のシミュレーション結果のS21パラメータを示し、共振配線４が無い平行平板部３のみの場合と比較して示す。図１１から、この２本の共振配線４により、平行平板部３の７ＧＨｚの電磁界の共振のピークが１５ｄＢ低減され、大きな共振低減効果がある。
図１０のモデルの、共振の低減率の近似式５を以下に示す。
共振の低減率(dB)＝-20Log(1/Q+(Y/W)1.6/28570）+7.3Log(X/Y)+5.8Log(W/X)-4.93‥‥（式５）
図１０のモデルの、共振を最も低減する終端抵抗６の最適な終端抵抗値の近似式６を以下に示す。
Ｒ＝５０ｈ／√（εr・Ｙ・Ｗ）‥‥（式６）
この式６から、第２の実施形態でも、共振配線４の総面積を平行平板部３の面積の２％以上にすることで、大きな共振低減率が得られる効果がある。
（比較例１）
第２の実施形態との比較のため、図１０の共振配線４の左側の端部を終端抵抗６を介して導体面に接続し共振配線４の右側の端部を開放した場合をシミュレーションした。すな
わち、共振配線４を、平行平板部３の左右の端の辺部では無く、Ｘ座標の中心位置に終端抵抗６を介して導体面に電気接続した。シミュレーションの結果、左右に電流を流す共振モードの共振は、この構成ではほとんど低減されなかった。すなわち、共振配線４の端部を終端抵抗６を介して導体面に接続する位置は、平行平板部３の共振において電界が強くなる辺部の位置で接続すべきである。
（第３の実施形態）
第３の実施形態の印刷配線板および半導体装置では、その平行平板部３の導体面間の導体層に、平行平板部３の電磁界の共振波長の４分の１の長さの１本の共振配線４を設置し、平行平板部３の右端の辺の中央部の位置で共振配線４の右端部を終端抵抗６を介して第１の導体面１に接続する。その共振配線４の左端部は開放する。第３の実施形態の平行平板共振の低減率の近似式７を以下に示す。
共振の低減率(dB)＝-20Log(1/Q+(Y/W)1.6/22220）+6.8Log(X/Y)+5.6Log(W/X)-7.13‥‥（式７）
第３の実施形態の、、共振を最も低減する終端抵抗６の最適な終端抵抗値の近似式８を以下に示す。
Ｒ＝６４ｈ／√（εr・Ｙ・Ｗ）‥‥（式８）
この式８から、第３の実施形態でも、共振配線４の総面積を平行平板部３の面積の２％以上にすることで、大きな共振低減率が得られる効果がある。
平行平板部３に共振配線４を１本のみ設置する場合において、共振配線４の端部の設置位置が平行平板部３の右辺の右上端部に設置する場合は、共振配線４の端部の設置位置を平行平板部３の右辺の中央位置に設置した場合に比べ、共振の低減率が８ｄＢほど悪化する。そのため、共振配線４を１本のみ設置する場合は、平行平板部３の辺の中央部で終端すべきである。
（共振低減率の近似式）
以上の第１の実施形態から第３の実施形態から得られた知見は、共振の４分の１波長の共振配線４の端部を平行平板部３の共振の電界が強い辺部に置き、その共振配線４の端部を、終端抵抗６を介して、平行平板部３の片方の導体面に電気接続する。その共振配線４の他の端部は開放する。ここで、共振配線を終端する位置は、平行平板部３の角部が共振時の電界が最も強いので、最も望ましい位置である。平行平板部３の１つの共振周波数あたり平行平板部３の４つの角に共振配線４を接続することが望ましい。平行平板部３の形状が長方形に限らない複雑な形状でその角が多い場合は、少なくとも４つの角部に対応させて４つの共振配線４を設置し、各共振配線４の端部をその角部の導体面に終端抵抗６の電気抵抗を介して電気接続することが望ましい。
また、図４からは、終端抵抗６の抵抗値を、式４、式６、式８で計算される最適な値からズレた抵抗値にした場合は、最適な抵抗値の３倍以下で３分の１以上の範囲内であれば共振低減率の悪化は５ｄＢ以内に留まるという知見が得られた。そのため、終端抵抗６の抵抗値はその範囲以内に設定することが望ましい。特に、式４と式６と式８の計算結果の違いはプラスマイナス２０％程度で、その値が近いため、抵抗値の範囲の条件を、式９のように１つにまとめることができる。ここで、式９のＲoは、式１０で定義される。すなわち、終端抵抗６の抵抗値Ｒの範囲の条件は、式４、式６、式８の平均値を目安にし、その４倍から４分の１以上の範囲内の値が望ましい。結局、平行平板部３の導体面間の間隔ｈを絶縁層の比誘電率εrと平行平板部３の辺の長さＹと共振配線の幅Ｗの積の平方根で割り算した値に６３を掛け算した値の４倍から４分の１の範囲の値の抵抗値Ｒを有する終端抵抗６を用いることが望ましい。
Ｒo／４＜ Ｒ ＜４Ｒo‥‥（式９）
Ｒo＝６３ｈ／√（εr・Ｙ・Ｗ）‥‥（式１０）。
図１２に、平行平板部３の縦幅Ｙが９．５ｍｍで、平行平板部３の横の長さＸが１０ｍｍで、平行平板部３の導体面の間の絶縁層７の比誘電率εrが４．５で誘電体損失（tanδ）が０．０２の場合の、共振配線４が４本の場合（式２）、共振配線４が２本の場合（式６）、共振配線４が１本の場合（式８）の横軸を共振配線４の配線幅Ｗとした場合の共振低減率の計算結果を示す。このうち、図１２（ａ）は、平行平板部３の導体面間の間隔ｈが０．０４ｍｍの場合の共振低減率を示し、図１２（ｂ）は、導体面間の間隔ｈが０．１２ｍｍの場合の結果を示す。図１２から、共振配線４の数が増すほど共振低減率が大きくなることがわかる。これは、共振配線４の総面積が大きくなるためである。共振配線４が４本設置される場合は、その共振配線の幅Ｗが０．１ｍｍ以上の場合に共振が約１０ｄＢ程度低減されることがわかる。０．１ｍｍの共振配線４の幅Ｗは、平行平板部３の縦幅Ｙ＝９．５ｍｍの約１％であり、その長さは平行平板部３の横の長さＸ＝１０ｍｍの半分である。その共振配線４本の総面積は、平行平板部３の面積の２％である。また、共振配線の数を２本のみ設置した場合に、共振配線４の幅Ｗを、平行平板部３の縦幅Ｙの約２％にすることで約１０ｄＢの共振低減率が得られる。この場合の２本の共振配線の総面積は平行平板部３の面積の２％である。更に、共振配線の数を１本のみ設置した場合に、共振配線４の幅Ｗを、平行平板部３の縦幅Ｙの約４％にすることで約１０ｄＢの共振低減率が得られる。この場合の１本の共振配線の面積は平行平板部３の面積の２％である。結局、共振配線の数にかかわりなく、共振配線の面積を平行平板部３の面積の２％以上にすることで１０ｄＢの良好な共振低減率が得られる効果がある。
図１３に、図１２の平行平板部３の縦幅Ｙが約半分の５ｍｍで、それ以外は同じ寸法の場合の計算結果を示す。図１３（ａ）は、平行平板部３の導体面間の間隔ｈが０．０４ｍｍの場合の共振低減率を示し、図１３（ｂ）は、導体面間の間隔ｈが０．１２ｍｍの場合の結果を示す。図１３から、共振配線４が４本設置される場合は、共振配線４の幅Ｗが０．０６ｍｍ以上の場合に共振が１０ｄＢ程度低減され、概ね良く共振が低減される。０．０６ｍｍの共振配線４の幅Ｗは、この場合の平行平板部３の縦幅Ｙ＝５ｍｍの約１％である。また、共振配線の数を４本より少ないｎ本設置した場合に、共振配線４の幅Ｗを、平行平板部３の縦幅Ｙの約４／ｎ[％]にすることで約１０ｄＢの共振低減率が得られる。結局、平行平板部３の導体面間の間隔ｈが異なり０．１２ｍｍである場合も、共振配線の数にかかわりなく、共振配線の面積を平行平板部３の面積の２％以上にすることで１０ｄＢ以上の良好な共振低減率が得られる効果がある。
図１４に、図１２の平行平板部３の導体面の間の絶縁層７の誘電体損失（tanδ）が図１２の場合より十分小さい０．００１の場合を示す。図１４（ａ）は、平行平板部３の導体面間の間隔ｈが０．０４ｍｍの場合の共振低減率を示し、図１４（ｂ）は、導体面間の間隔ｈが０．１２ｍｍの場合の結果を示す。図１４から、４本の共振配線４の幅Ｗが平行平板部３の縦幅Ｙの約１％の０．１ｍｍ以上の場合に、共振が約１０ｄＢ低減される。また、共振配線の数を４本より少ないｎ本設置した場合に、共振配線４の幅Ｗを、平行平板部３の縦幅Ｙの約４／ｎ[％]にすることで約１０ｄＢの共振低減率が得られ、結局、共振配線の面積を平行平板部３の面積の２％以上にすることで１０ｄＢ以上の良好な共振低減率が得られる効果がある。
図１５に、図１２の平行平板部３の縦幅Ｙと平行平板部３の横の長さＸの寸法が４０倍の場合と、と５分の１の場合の式２の計算結果を示す。図１５（ａ）は、平行平板部３の縦幅Ｙが４００ｍｍで平行平板部３の横の長さＸの寸法が４００ｍｍで、平行平板部３の導体面間の間隔ｈが０．４ｍｍの場合の共振低減率を示し、図１５（ｂ）に、平行平板部３の縦幅Ｙが２ｍｍで平行平板部３の横の長さＸの寸法が２ｍｍで、平行平板部３の導体面間の間隔ｈが０．０４ｍｍの場合の結果を示す。これらの図のグラフは横軸を共振配線４の配線幅Ｗとしてあらわした。図１５（ａ）では、共振配線４の幅Ｗが平行平板部３の
縦幅Ｙ＝４００ｍｍの約１％の４ｍｍ以上の場合に共振が約１０ｄＢ低減され。図１５（ｂ）では、共振配線４の幅Ｗが平行平板部３の縦幅Ｙ＝２ｍｍの約１％の０．０２ｍｍ以上の場合に共振が約１０ｄＢ低減される。また、共振配線の数を４本より少ないｎ本設置した場合に、共振配線４の幅Ｗを、平行平板部３の縦幅Ｙの約４／ｎ[％]にすることで約１０ｄＢの共振低減率が得られ、結局、共振配線の面積を平行平板部３の面積の２％以上にすることで１０ｄＢ以上の良好な共振低減率が得られる効果がある。
このように、式２、式５、式７による計算の結果、平行平板部３の寸法が２ｍｍから４００ｍｍまでの範囲で、複数の共振配線４の総面積を平行平板部３の面積の２％以上にすることにより、共振が１０ｄＢ以上低減される良好な共振低減率が得られる効果がある。そのため、本発明は、寸法が２ｍｍから４００ｍｍまでの平行平板部３において、共振配線４の総面積を平行平板部３の面積の２％以上に形成する。一方、共振配線４を屈曲させるために、共振配線４の幅Ｗを平行平板部３の縦幅Ｙの４分の１以下にする。すなわち、共振配線４の総面積が平行平板部３の面積の５０％以下にする。そして共振配線４の片端を開放し、共振配線４の他端を、式４で計算される抵抗値Ｒ（から３分の１から３倍の値）の終端抵抗６を介して、平行平板部３の辺部の導体面に電気接続する。これにより、平行平板部３の導体面の間の電磁界の共振を良好に抑制する効果がある。
（第４の実施形態）
図１６に、第４の実施形態の半導体装置の断面図を示す。第４の実施形態が他の実施形態と異なる点は、共振配線４の端部を、終端抵抗６を介さずに、ビアホール５により平行平板部３の端部の導体面に直接電気接続する。第４の実施形態では、共振配線４を、式２、式６、式８で計算される最適な終端抵抗６の値の４倍程度の抵抗を有する抵抗性の共振配線４で形成することで電気抵抗を共振配線に内在させる。すなわち、終端抵抗６の代わりに抵抗性の共振配線４を用いる。第４の実施形態の平面図は、図１０とほぼ同じであり、平行平板部３の寸法はＸ＝１０ｍｍ、Ｙ＝９．５ｍｍであり、平行平板部３の導体面間の間隔ｈは０．０４ｍｍである。また、共振配線４の形は、幅Ｗが０．５ｍｍで長さが５ｍｍである。
図１６は、半導体集積回路チップの電子回路９の表面にエポキシ樹脂、ポリイミド樹脂、ベンゾシクロブテン等の樹脂で絶縁層７−１を形成し、絶縁層７−１に穴を形成し電子回路９の端子を露出させ、その端子に金属めっきすることで配線パターン８およびビアホール１０を接続した構造を有する半導体装置を示す。ビアホール１０が第１の導体面１を貫通し第２の導体面２に電気接続することで、第１の導体面１と第２の導体面２が成す平行平板部３の導体面の間に電磁界を発生させる励振点１１となる。本実施形態は、半導体集積回路チップの電子回路９の上にグローバル配線層の印刷配線が形成された半導体装置の場合に適用できる。また、本実施形態は、図１６の電子回路９が電子部品であり、その下層に印刷配線板が設置されている場合にも適用できる。
図１７は、第４の実施形態のシミュレーション結果を示す。図１７の結果を、図１１の終端抵抗６を用いた結果と比較する。図１１の終端抵抗６の最適な抵抗値が０．４４Ωであったことに対応して、図１７の共振配線４の抵抗値は、その４倍の１．７６Ωの場合に、平行平板共振を最も良く低減する。第４の実施形態では、第１の実施形態の終端抵抗６の代わりに、抵抗性の共振配線４に電気抵抗を持たせ、それをビアホール５で第１の導体面１の辺部に電気接続することで、第１の導体面１と第２の導体面２の平行平板部３の導体面の間に発生する電磁界の共振を良好に低減できる効果がある。
第４の実施形態の、最適な抵抗値の１．７６Ωを、幅Ｗが０．５ｍｍで長さが５ｍｍの共振配線４で実現するためには、この共振配線４の面積抵抗率を０．１７６Ω／□にする。そのために、この抵抗性の共振配線４を銅で形成する場合は、銅の体積抵抗率が１．７２μΩ・ｃｍであることから、厚さが約０．１μｍの銅により約０．１７６Ω／□の面積抵抗率を有する共振配線４を形成することで実現する。厚さが０．１μｍの銅の共振配線４は、無電界銅めっきで形成できる。あるいは、銅のスパッタリング等によりこの厚さの銅の共振配線４を形成することができる。銅と異なる体積抵抗率の金属あるいは導電性プラスチック等で共振配線４を形成することもでき、その場合は、その導体の体積抵抗率に応じて適切な厚さの共振配線４を形成する。
図１７の結果とそれ以外にシミュレーションした結果から、第４の実施例における、抵抗が共振配線４全体に分布している抵抗性の共振配線４の抵抗値は、式４、式６、式８で計算される最適な終端抵抗６の抵抗値の４倍の抵抗値が最適である知見を得た。この共振配線４の電気抵抗値Ｒnは、先の実施例の式４、式６、式８の４倍であり、その抵抗値Ｒnは、式１１に示すように、平行平板部３の導体面間の間隔ｈを絶縁層の比誘電率εrと平行平板部３の辺の長さＹと共振配線の幅Ｗの積の平方根で割り算した値に２５２を掛け算した値の４倍から４分の１の範囲の値の抵抗値にすることが望ましい。ここで、式１１のＲoは、式１０で定義される。
Ｒo＜ Ｒn ＜１６Ｒo‥‥（式１１）。
（第５の実施形態）
第５の実施形態の印刷配線板あるいは半導体装置の共振配線４の平面図を図１８に示す。この実施形態では、印刷配線板あるいは半導体装置内の導体面が対向して形成される平行平板部３の複数の共振周波数の共振を低減する。そのために、それぞれの共振の周波数の４分の１波長の共振配線４を平行平板部３間の導体層に形成し、平行平板部３の角部あるいは辺部の導体面に終端抵抗６を介して電気接続する。図１８には、このモデルの共振の励振点１１の位置を変えた２つのモデルを、図１８（ａ）と図１８（ｂ）に示す。このモデルは、銅の第１の導体面１と銅の第２の導体面２を有し、両導体面の寸法が縦横９．５ｍｍ×６．５ｍｍで、両導体面間の間隔ｈが０．０４ｍｍの平行平板部３を成し、平行平板部３間の絶縁層７の比誘電率εr が４．５であり、誘電体損失（tanδ）が０．０２のモデルである。共振配線４は、この平行平板部３の導体面の間の導体層に形成する。この平行平板部３は、７．３ＧＨｚと１０．６５ＧＨｚと１４．７ＧＨｚの３つの共振周波数を有する。そのうち、７．３ＧＨｚと１０．６５ＧＨｚの共振周波数毎に、それぞれの共振の４分の１波長で幅Ｗが０．５ｍｍの共振配線４を平行平板部３の４つの角部に設置し、各共振配線４の片端を終端抵抗６を介して平行平板部３の角部の導体面に電気接続する。こうして、この２つの共振周波数では、合計８本の共振配線４を設置する。なお、ここで、各角部毎に、２つの共振周波数に対応する２つの共振配線４に１つの終端抵抗６を共有させている。この終端抵抗の抵抗値は０．６Ωにする。更に、１４．７ＧＨｚの共振の４分の１の波長の共振配線４を、平行平板部３の右側の短辺の中央に０．８Ωの終端抵抗６で接続し、もう１本を左側の短辺の中央の第１の導体面１に同じく０．８Ωの終端抵抗６で接続し、合計２本設置する。図１９に、このモデルのシミュレーション結果の共振の強度を、共振配線４を設置しない場合と比較して示す。７．３ＧＨｚと１０．６５ＧＨｚと１４．７ＧＨｚの３つの共振が１５ｄＢ以上低減され、良好な共振低減率が得られる効果がある。
（第６の実施形態）
第６の実施形態の印刷配線板あるいは半導体装置の共振配線４の平面図を図２０に示す。この実施形態では、印刷配線板あるいは半導体装置内の導体面が対向して形成される平行平板部３の共振を低減するために、２分の１波長の共振配線４を用いる点が先の実施形態と異なる。図２０に示すこのモデルは、銅の第１の導体面１と銅の第２の導体面２を有し、両導体面の寸法が縦横９．５ｍｍ×６．５ｍｍで、両導体面間の間隔ｈが０．０４ｍｍの平行平板部３を成し、平行平板部３間の絶縁層７の比誘電率εr が４．５であり、誘電体損失（tanδ）が０．０２であるモデルである。共振配線４は、この平行平板部３
の導体面の間の導体層に形成する。この平行平板部３には、７．３ＧＨｚの共振周波数の２分の１波長で幅が０．５ｍｍの共振配線４を４箇所に設置する。図２０では、２分の１波長の共振配線４を、その両端を接続したループ状の形に形成し、１つの終端抵抗６をその共振配線４に電気接続する。その共振配線４を平行平板部３の角部で、１つの終端抵抗６を介して平行平板部３の片側の導体面に電気接続する。終端抵抗６の抵抗値は０．６Ωにする。第６の実施形態の共振配線４は２分の１波長の共振配線４を用いる点が第１から第５の実施形態と異なるが、共振配線４の幅は第５の実施形態と同じであり、共振配線４の総面積は第５の実施形態の２倍ある。
図２１に、このモデルのシミュレーション結果の共振の強度を、共振配線４を設置しない場合と比較して示す。第６の実施形態により、７．３ＧＨｚの共振が２２ｄＢ程度低減され、良好な共振低減率が得られる効果がある。この場合の終端抵抗６の抵抗値は、平行平板部３の電磁界の共振を最も低減する最適な抵抗値は第５の実施形態（０．６Ω）とあまり変わらなかったが、この値は最適値から２倍から２分の１程度の誤差がある。また、ループ状の形の２分の１波長の共振配線４の１箇所で終端する終端抵抗６の最適な抵抗値は、そのループの形を折りたたんで２本の平行な配線にし、次に、隣接する内辺を接合して配線幅Ｗの２倍の幅の４分の１波長共振配線４にしても、同じ抵抗値が最適な抵抗値である。その最適な抵抗値を式４で計算すると、その配線幅Ｗが２倍なので、√２分の１倍になり、すなわち、０．７倍になる。また、２分の１波長の共振配線４をループ状にはせず、共振配線４の両端を異なる終端抵抗６で終端する場合は、その終端抵抗６の最適な抵抗値は、ループ状にした場合の２倍の値になる。いずれの形でも、共振配線４の終端抵抗６を接続する平行平板部３の導体面の位置は平行平板部３の角部にすることが大切なポイントである。終端抵抗６の位置を平行平板部３の中央部近くに設置し、その終端抵抗６の端子を共振配線４と導体面に電気接続する場合には、共振の低減率が著しく悪化するからである。図２１の結果、第６の実施形態では共振配線４の総面積が第５の実施形態より大きいため、共振の低減率が第５の実施形態より大きい。第６の実施形態も、共振配線の面積を平行平板部３の面積の２％以上にすることで良い共振低減率が得られる効果がある。
（第７の実施形態）
図２２に、第７の実施形態の半導体装置の断面図を示す。この半導体装置は、半導体パッケージ１３と印刷配線板から成る。半導体パッケージ１３は、半導体集積回路の電子回路９とその下層の印刷配線から成る。第７の実施形態が他の実施形態と異なる点は、半導体パッケージ１３の導体面と印刷配線板の導体面とで形成する平行平板部３の導体面の間の電磁界の共振を、印刷配線板上の共振配線４あるいは半導体パッケージ１３側の共振配線により抑制する点である。すなわち、本実施形態では、半導体集積回路チップの電子回路９の表面にエポキシ樹脂やポリイミド樹脂等の樹脂の絶縁層７−１を形成し、その絶縁層７−１の下層に第１の導体面１を形成し、第１の導体面の下層に絶縁層７−２を形成し、絶縁層７−２の下層に配線パターン８と電極端子を形成し、その電極端子にはんだボールや金端子等のバンプ１４を設置した半導体パッケージ１３を作製する。そのバンプ１４を印刷配線板上の電極端子に電気接続し、半導体パッケージ１３を印刷配線板と一体にして成る半導体装置を形成する。印刷配線板は、表面の導体層に抵抗性の共振配線４と、配線パターン８と電極端子を形成する。印刷配線板の表層の導体層の下層に絶縁層７−３を形成し、その絶縁層の下層に第２の導体面２を形成する。この第２の導体面２と半導体パッケージ１３の第１の導体面１とが平行平板部３を形成する。印刷配線板上の共振配線４の端部を平行平板部３の端辺部で、ビアホール５を介して、印刷配線板の下層の第２の導体面２に電気接続する。
共振配線４は、半導体パッケージ１３側の配線パターン８の導体層に形成しても良い。その場合は、共振配線４の端部を、バンプ１４とビアホール５を介して印刷配線板の下層の第２の導体面２に電気接続する。また、共振配線４の端部を半導体パッケージ１３側の
導体面に電気接続しても良い。共振配線４の長さは、導体面が対向して形成する平行平板部３の共振周波数に共振する配線長とする。４分の１波長の共振配線４の場合、その長さは、平行平板部３間の媒体の比誘電率が一様な場合は、平行平板部３が２分の１波長共振をする場合、平行平板部３の長さＸの２分の１の長さの共振配線４を形成する。しかし、図２２に示すように平行平板部３間に絶縁層７−２と空気層と絶縁層７−３があり、平行平板部３間の媒体の比誘電率が一様で無い場合は、共振配線４の長さが異なる。すなわち、共振配線４が電気接続する導体面との間の媒体である絶縁層７−３の実効的比誘電率と、平行平板部３間の媒体の実効的比誘電率が異なる場合は、平行平板部３と同じ共振周波数の共振配線４の長さは平行平板部３の長さの２分の１にはならない。共振配線４の長さは、その実効的比誘電率の違いを補正した長さに形成する。また、抵抗性の共振配線４を形成する材料は、金属に限定されず、金属含有有機樹脂ペーストの印刷物、あるいは、インジウムトリス２，４−ペンタンジオナート（あるいは、トリスアセトアセトナートインジウム）、インジウムトリスヘキサフルオロペンタンジオナート、メチルトリメチルアセトキシインジウム、等の有機金属化合物、あるいは、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）やＧａＰやＡｌＧａＡｓ等の半導体材料を用いても良い。
本実施形態の、バンプ１４の上層の第１の導体面１とバンプ１４の下層の第２の導体面２の成す平行平板部３は、平行平板部３の導体面の間に空気層があり無負荷Ｑ値が大きい。更に平行平板部３の導体面間の間隔ｈも１ｍｍから０．２ｍｍ程度で大きいので、共振の無負荷Ｑ値が大きくなるため共振強度が大きくなる。一方、本発明は、このように無負荷Ｑ値が大きいほど共振の低減率が大きくなる効果がある。本実施形態は、特許文献１に示された、スティフナーが、グランド電位あるいは電源電位の導体面とで平行平板部３を形成し、その平行平板部３の導体面の間の電磁界が共振してノイズおよびＥＭＩを発生させる場合に適用できる。この平行平板部３の導体面の間に共振配線４を設置しその共振配線４の端部を電気抵抗を介して平行平板部３の辺部の導体面に終端することで、その平行平板部３の導体面の間の電磁界の共振を抑制できる効果がある。
本発明の第１の実施形態から第３の実施形態の印刷配線板の側面の断面図である。 本発明の第１の実施形態の平行平板部と共振配線の形状の平面図である。 本発明の第１の実施形態の平行平板部の電磁界の共振強度のグラフである。 本発明の第１の実施形態の共振配線の終端抵抗値と平行平板部の電磁界の共振強度の関係を示すグラフである。 本発明の第１の実施形態の平行平板部の導体面間の間隔ｈに関する、終端抵抗の最適な抵抗値と平行平板部の共振低減率のグラフである。 本発明の第１の実施形態の平行平板部幅Ｙに関する、終端抵抗の最適な抵抗値と平行平板部の共振低減率のグラフである。 本発明の第１の実施形態の平行平板部長さＸに関する、終端抵抗の最適な抵抗値と平行平板部の共振低減率のグラフである。 本発明の第１の実施形態の共振配線幅Ｗに関する、終端抵抗の最適な抵抗値と平行平板部の共振低減率のグラフである。 本発明の第１の実施形態の平行平板部の無負荷Ｑ値に関する、終端抵抗の最適な抵抗値と平行平板部の共振低減率のグラフである。 本発明の第２の実施形態の平行平板部と共振配線の形状の平面図である。 本発明の第２の実施形態の平行平板部の電磁界の共振強度のグラフである。 本発明の第１の実施形態から第３の実施形態の、長さＸが１０ｍｍで幅Ｙが９．５ｍｍの平行平板部で絶縁層の誘電体損失（tanδ）が０．０２の場合の共振低減率のグラフである。 本発明の第１の実施形態から第３の実施形態の、長さＸが１０ｍｍで幅Ｙが５ｍｍの平行平板部の共振低減率のグラフである。 本発明の第１の実施形態から第３の実施形態の、長さＸが１０ｍｍで幅Ｙが９．５ｍｍの平行平板部で絶縁層の誘電体損失（tanδ）が０．００１の場合の共振低減率のグラフである。 本発明の第１の実施形態から第３の実施形態の、長さＸと幅Ｙが２ｍｍから４００ｍｍまでの平行平板部の共振低減率のグラフである。 本発明の第４の実施形態の半導体装置の側面の断面図である。 本発明の第４の実施形態の平行平板部の電磁界の共振強度のグラフである。 本発明の第５の実施形態の平行平板部と共振配線の形状の平面図である。 本発明の第５の実施形態の平行平板部の電磁界の共振強度のグラフである。 本発明の第１の実施形態の平行平板部と共振配線の形状の平面図である。 本発明の第６の実施形態の平行平板部の電磁界の共振強度のグラフである。 本発明の第７の実施形態の半導体装置の側面の断面図である。
符号の説明
１・・・第１の導体面
２・・・第２の導体面
３・・・平行平板部
４・・・共振配線
５・・・ビアホール
６・・・終端抵抗
７、７−１、７−２、７−３、７−４・・・絶縁層
８・・・配線パターン
９・・・電子回路
１０・・・ビアホール
１１・・・励振点
１２・・・観測点
１３・・・半導体パッケージ
１４・・・バンプ

Claims (16)

  1. 導体面が対向して形成する平行平板部を有する印刷配線板において、前記平行平板部の前記導体面の間の導体層に前記平行平板部間の電磁界の共振周波数に共振する共振配線を有し、前記共振配線の総面積を前記平行平板部の面積の２％以上で５０％以下にし、前記共振配線を電気抵抗を介して前記平行平板部の辺部の前記導体面に電気接続することにより前記平行平板部間の電磁界の共振を抑制することを特徴とする印刷配線板。
  2. 前記電気抵抗が、終端抵抗部品あるいは終端抵抗素子で形成したことを特徴とする請求項１記載の印刷配線板。
  3. 前記電気抵抗の値を、前記平行平板部の前記導体面間の媒体の比誘電率と前記平行平板部の辺の長さと共振配線の幅の積の平方根で割り算した値に６３を掛け算した値の４倍から４分の１の範囲の値にしたことを特徴とする請求項２記載の印刷配線板。
  4. 前記共振配線がループ状に形成され、１つの前記終端抵抗に接続していることを特徴とする請求項１乃至３の何れか一項に記載の印刷配線板。
  5. 前記共振配線として抵抗性の共振配線を用いることにより前記電気抵抗を加えたことを特徴とする請求項１記載の印刷配線板。
  6. 前記共振配線の電気抵抗の値を、前記平行平板部の前記導体面間の媒体の比誘電率と前記平行平板部の辺の長さと前記共振配線の幅の積の平方根で割り算した値に２５２を掛け算した値の４倍から４分の１の範囲の値にしたことを特徴とする請求項５記載の印刷配線板。
  7. 前記共振配線を、前記平行平板部の１つの共振周波数あたり複数本設置したことを特徴とする請求項１乃至６の何れか一項に記載の印刷配線板。
  8. 前記複数本の共振配線を前記抵抗を介して前記平行平板部の角部の前記導体面に電気接続したことを特徴とする請求項７記載の印刷配線板。
  9. 導体面が対向して形成する平行平板部を有する半導体装置において、前記平行平板部の前記導体面の間の導体層に前記平行平板部間の電磁界の共振周波数に共振する共振配線を有し、前記共振配線の総面積を前記平行平板部の面積の２％以上で５０％以下にし、前記共振配線を電気抵抗を介して前記平行平板部の辺部の前記導体面に電気接続することにより前記平行平板部間の電磁界の共振を抑制することを特徴とする半導体装置。
  10. 前記電気抵抗が、終端抵抗部品あるいは終端抵抗素子で形成したことを特徴とする請求項９記載の半導体装置。
  11. 前記電気抵抗の値を、前記平行平板部の前記導体面間の媒体の比誘電率と前記平行平板部の辺の長さと共振配線の幅の積の平方根で割り算した値に６３を掛け算した値の４倍から４分の１の範囲の値にしたことを特徴とする請求項１０記載の半導体装置。
  12. 前記共振配線がループ状に形成され１つの前記終端抵抗に接続していることを特徴とする請求項９乃至１１の何れか一項に記載の半導体装置。
  13. 前記共振配線として抵抗性の共振配線を用いることにより前記電気抵抗を加えたことを特徴とする請求項９記載の半導体装置。
  14. 前記共振配線の電気抵抗の値を、前記平行平板部の前記導体面間の媒体の比誘電率と前記平行平板部の辺の長さと前記共振配線の幅の積の平方根で割り算した値に２５２を掛け算した値の４倍から４分の１の範囲の値にしたことを特徴とする請求項１３記載の半導体装置。
  15. 前記共振配線を、前記平行平板部の１つの共振周波数あたり複数本設置したことを特徴とする請求項９乃至１４の何れか一項に記載の半導体装置。
  16. 前記複数の共振配線を前記抵抗を介して前記平行平板部の角部の前記導体面に電気接続したことを特徴とする請求項１５記載の半導体装置。
JP2006257242A 2006-09-22 2006-09-22 印刷配線板及び半導体装置 Pending JP2008078463A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006257242A JP2008078463A (ja) 2006-09-22 2006-09-22 印刷配線板及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006257242A JP2008078463A (ja) 2006-09-22 2006-09-22 印刷配線板及び半導体装置

Publications (1)

Publication Number Publication Date
JP2008078463A true JP2008078463A (ja) 2008-04-03

Family

ID=39350207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006257242A Pending JP2008078463A (ja) 2006-09-22 2006-09-22 印刷配線板及び半導体装置

Country Status (1)

Country Link
JP (1) JP2008078463A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278152A (ja) * 2009-05-27 2010-12-09 Mitsubishi Electric Corp 多層高周波パッケージ基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283974A (ja) * 1996-04-19 1997-10-31 Hitachi Ltd 低ｅｍｉ多層回路基板、及びこれを用いた電子装置
JP2001326468A (ja) * 2000-05-17 2001-11-22 Canon Inc 多層プリント配線板及び電子機器
JP2002185091A (ja) * 2000-12-14 2002-06-28 Nec Corp 回路基板、回路基板のｅｍｉ低減方法およびその回路基板を用いた電子装置のｅｍｉ低減方法
JP2005039586A (ja) * 2003-07-16 2005-02-10 Toppan Printing Co Ltd 高周波伝送線路
JP2006049496A (ja) * 2004-08-03 2006-02-16 Nec Toppan Circuit Solutions Inc 印刷配線板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283974A (ja) * 1996-04-19 1997-10-31 Hitachi Ltd 低ｅｍｉ多層回路基板、及びこれを用いた電子装置
JP2001326468A (ja) * 2000-05-17 2001-11-22 Canon Inc 多層プリント配線板及び電子機器
JP2002185091A (ja) * 2000-12-14 2002-06-28 Nec Corp 回路基板、回路基板のｅｍｉ低減方法およびその回路基板を用いた電子装置のｅｍｉ低減方法
JP2005039586A (ja) * 2003-07-16 2005-02-10 Toppan Printing Co Ltd 高周波伝送線路
JP2006049496A (ja) * 2004-08-03 2006-02-16 Nec Toppan Circuit Solutions Inc 印刷配線板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278152A (ja) * 2009-05-27 2010-12-09 Mitsubishi Electric Corp 多層高周波パッケージ基板

Similar Documents

Publication Publication Date Title
JP5645118B2 (ja) アンテナ装置
JP5176736B2 (ja) プリント配線基板
WO2010013610A1 (ja) 平面アンテナ
US6476465B2 (en) Integrated circuit package for mounting
US6717494B2 (en) Printed-circuit board, coaxial cable, and electronic device
JP4830539B2 (ja) 多層プリント回路基板
JP4910335B2 (ja) 印刷配線板及び半導体集積回路装置
TWI582931B (zh) 半導體裝置
JP4494714B2 (ja) プリント配線板
JP3878795B2 (ja) 多層配線基板
JP2008078463A (ja) 印刷配線板及び半導体装置
JP5817999B2 (ja) アンテナ装置
WO2012043795A1 (ja) 回路基板、電源構造体、回路基板の製造方法、および電源構造体の製造方法
JP5729559B2 (ja) アンテナ装置
CN106449042A (zh) 一种高效率平面变压器
JP2004153607A (ja) チップ状アンテナ素子及びアンテナ実装プリント配線基板
JP2006049496A (ja) 印刷配線板
JP5286694B2 (ja) 電子装置
JP4130883B2 (ja) 回路基板
JP7361600B2 (ja) 共振構造体の製造方法
JP2013074583A (ja) アンテナ装置
JP2006114623A (ja) 基板モジュール及び印刷配線板並びにこれを用いた電子装置
JP4540493B2 (ja) プリント配線基板
JP6011328B2 (ja) アンテナ装置
JP3784244B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111011