JP2008078463A - 印刷配線板及び半導体装置 - Google Patents
印刷配線板及び半導体装置 Download PDFInfo
- Publication number
- JP2008078463A JP2008078463A JP2006257242A JP2006257242A JP2008078463A JP 2008078463 A JP2008078463 A JP 2008078463A JP 2006257242 A JP2006257242 A JP 2006257242A JP 2006257242 A JP2006257242 A JP 2006257242A JP 2008078463 A JP2008078463 A JP 2008078463A
- Authority
- JP
- Japan
- Prior art keywords
- resonance
- parallel plate
- plate portion
- wiring
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【課題】導体面が対向して形成する平行平板部を有する印刷配線板及び半導体装置において、その平行平板部の導体面間の電磁界の共振を抑制する。
【解決手段】
導体面が対向して形成する平行平板部を有する印刷配線板および半導体装置において、前記平行平板部の前記導体面の間の導体層に前記平行平板部間の電磁界の共振周波数に共振する共振配線を有し、前記共振配線の総面積を前記平行平板部の面積の2%以上で50%以下にし、前記共振配線を電気抵抗を介して前記平行平板部の辺部の前記導体面に電気接続することにより前記平行平板部間の電磁界の共振を抑制する。
【選択図】図2
【解決手段】
導体面が対向して形成する平行平板部を有する印刷配線板および半導体装置において、前記平行平板部の前記導体面の間の導体層に前記平行平板部間の電磁界の共振周波数に共振する共振配線を有し、前記共振配線の総面積を前記平行平板部の面積の2%以上で50%以下にし、前記共振配線を電気抵抗を介して前記平行平板部の辺部の前記導体面に電気接続することにより前記平行平板部間の電磁界の共振を抑制する。
【選択図】図2
Description
本発明は、導体面が対向する平行平板部を有する印刷配線板及び半導体装置に関し、特に、その平行平板部間の電磁界の共振を抑制する印刷配線板及び半導体装置に関する。
従来の、印刷配線板や、グローバル配線層を有する集積回路から成る半導体装置や、あるいは、集積回路パッケージと印刷配線板から成る半導体装置は、電源面、グランド面、その他の幅が広い導体面の、第1の導体面と第2の導体面を有し、それらが対向して平行平板部を形成していた。平行平板部は、例えば第1の導体面の領域が第2の導体面の領域に包含される場合は第1の導体面と、第1の導体面の領域部分の第2の導体面から成る。第2の導体面に包含される第1の導体面が複数ある場合は平行平板部は複数存在する。これらの印刷配線板や半導体装置の配線パターンが平行平板部を貫くビアホールに電気接続することがある。その配線パターンは、電子部品や集積回路チップ中の能動素子などの電子回路の端子に電気接続されるが、電子回路に突発電流が流れると、その突発電流が配線パターンを経て平行平板部を貫くビアホールに流れる。そのため、そのビアホールに流れる突発電流が、平行平板部の導体面間に電磁界の共振を発生させる。そして、その共振電磁界が平行平板部内の他の配線パターンにノイズ信号を混入させ、また、平行平板部間の隙間から外部へ電磁界が放射する放射ノイズ(EMI)を発生させた。
従来は、このノイズ信号およびEMIを低減するため、以下の技術が提案されていた。特許文献1では、印刷配線板の上に集積回路チップと並べて金属板のスティフナーが設置された半導体装置で、スティフナーの導体面と印刷配線板の導体面とが平行平板部を形成し、その平行平板部の導体面間で電磁界が共振してノイズおよびEMIを発生させる問題の解決を課題とした。そのために、平行平板部を成すスティフナーと導体面を電気抵抗体で電気接続することで、平行平板部の導体面間の電磁界の共振を抑制した。
また、特許文献2では、印刷配線板で導体面が成す平行平板部の導体面にストリップ線路がある場合に、そのストリップ線路が発生する電磁界が平行平板部の導体面間から、平行平板部の外側に放射するEMIを発生する問題の解決を課題とした。そのために、そのストリップ線路に平行して、それを伝送する信号の基本周波数で共振する共振配線を設置し、EMIの放出を妨げ、あるいは、その共振配線を抵抗体で形成することで、抵抗体のジュール熱によってエネルギーを消費させることでEMIを低減することが提案されていた。
以下に公知文献を記す。
特開2005−223050号公報
特開2001−326468号公報
しかし、特許文献1の技術では導体面が成す平行平板部の上下の導体面を電気抵抗体で電気接続するため、その抵抗体に直流電流が流れ発熱しエネルギーを消耗する問題があった。また、特許文献2の技術では、平行平板部の導体面間の導体層面に形成する共振配線は、ストリップ線路の信号の基本周波数によるEMIを低減するために用いられるので、平行平板部間の電磁界の共振による強いノイズおよびEMIを抑制する効果は無かった。すなわち、特許文献2では、平行平板部間の電磁界の共振を抑制するために共振配線に必要な条件や共振配線の電気抵抗に必要な条件が不明であり、平行平板の間の電磁界の強い
共振を抑制するために必要な条件が不明であった。
共振を抑制するために必要な条件が不明であった。
本発明は、この課題を解決するために、導体面が対向して形成する平行平板部を有する印刷配線板において、前記平行平板部の前記導体面の間の導体層に前記平行平板部間の電磁界の共振周波数に共振する共振配線を有し、前記共振配線の総面積を前記平行平板部の面積の2%以上で50%以下にし、前記共振配線を電気抵抗を介して前記平行平板部の辺部の前記導体面に電気接続することにより前記平行平板部間の電磁界の共振を抑制することを特徴とする印刷配線板である。
また、本発明は、上記電気抵抗が、終端抵抗部品あるいは終端抵抗素子で形成したことを特徴とする上記の印刷配線板である。
また、本発明は、上記電気抵抗の値を、上記平行平板部の上記導体面間の媒体の比誘電率と前記平行平板部の辺の長さと共振配線の幅の積の平方根で割り算した値に63を掛け算した値の4倍から4分の1の範囲の値にしたことを特徴とする上記の印刷配線板である。
また、本発明は、上記共振配線がループ状に形成され、1つの上記終端抵抗に接続していることを特徴とする上記の印刷配線板である。
また、本発明は、上記共振配線として抵抗性の共振配線を用いることにより上記電気抵抗を加えたことを特徴とする上記の印刷配線板である。
また、本発明は、上記共振配線の電気抵抗の値を、上記平行平板部の上記導体面間の媒体の比誘電率と前記平行平板部の辺の長さと前記共振配線の幅の積の平方根で割り算した値に252を掛け算した値の4倍から4分の1の範囲の値にしたことを特徴とする上記の印刷配線板である。
また、本発明は、上記共振配線を、上記平行平板部の1つの共振周波数あたり複数本設置したことを特徴とする上記の印刷配線板である。
また、本発明は、上記複数本の共振配線を上記抵抗を介して上記平行平板部の角部の上記導体面に電気接続したことを特徴とする上記の印刷配線板である。
また、本発明は、導体面が対向して形成する平行平板部を有する半導体装置において、前記平行平板部の前記導体面の間の導体層に前記平行平板部間の電磁界の共振周波数に共振する共振配線を有し、前記共振配線の総面積を前記平行平板部の面積の2%以上で50%以下にし、前記共振配線を電気抵抗を介して前記平行平板部の辺部の前記導体面に電気接続することにより前記平行平板部間の電磁界の共振を抑制することを特徴とする半導体装置である。
また、本発明は、上記電気抵抗が、終端抵抗部品あるいは終端抵抗素子で形成したことを特徴とする上記の半導体装置である。
また、本発明は、上記電気抵抗の値を、上記平行平板部の上記導体面間の媒体の比誘電率と前記平行平板部の辺の長さと共振配線の幅の積の平方根で割り算した値に63を掛け算した値の4倍から4分の1の範囲の値にしたことを特徴とする上記の半導体装置である。
また、本発明は、上記共振配線がループ状に形成され1つの上記終端抵抗に接続していることを特徴とする上記の半導体装置である。
また、本発明は、上記共振配線として抵抗性の共振配線を用いることにより上記電気抵抗を加えたことを特徴とする上記の半導体装置である。
また、本発明は、上記共振配線の電気抵抗の値を、上記平行平板部の上記導体面間の媒体の比誘電率と前記平行平板部の辺の長さと前記共振配線の幅の積の平方根で割り算した値に252を掛け算した値の4倍から4分の1の範囲の値にしたことを特徴とする上記の半導体装置である。
また、本発明は、上記共振配線を、上記平行平板部の1つの共振周波数あたり複数本設置したことを特徴とする上記の半導体装置である。
また、本発明は、上記複数の共振配線を上記抵抗を介して上記平行平板部の角部の上記導体面に電気接続したことを特徴とする上記の半導体装置である。
本発明による印刷配線板及び半導体装置は、導体面が対向して成す平行平板部3の導体面の間に平行平板部3の面積の2%以上の面積の共振配線4を形成し、その共振配線4の端部を平行平板部3の辺部の導体面に終端抵抗6を介して終端することで、平行平板部3の導体面の間の電磁界の共振を良く抑制する効果があり、それにより電磁界の平行平板共振によるノイズとEMIを良く抑制する効果がある。
(第1の実施形態)
以下、第1の実施形態の印刷配線板および半導体装置を図1〜図9に基づいて説明する。図1は、本実施形態の印刷配線板の側面の断面図を示す。本発明の印刷配線板は、グランド電位、電源電位、あるいは信号電位の幅広の導体パターンから成る第1の導体面1と第2の導体面2を有し、それらが対向して平行平板部3を形成する。そして、その平行平板部3の導体面の間の導体層に共振配線4の導体パターンを有する。共振配線4の端部をビアホール5に接続し、ビアホール5を終端抵抗6の端子に電気接続する。終端抵抗6は、チップ部品か、印刷配線板に内蔵した印刷抵抗素子を用いる。あるいは、図16のような半導体集積回路の下層に印刷配線を形成した半導体装置で、半導体集積回路の能動素子で抵抗素子等を形成することで終端抵抗6を設置した半導体装置にも本実施例を適用できる。終端抵抗6の他の端子は平行平板部3の辺部の第1の導体面1に電気接続する。こうして、共振配線4の少なくとも一端を終端抵抗6を介して平行平板部3の導体面に電気接続する。印刷配線板の各導体層の間は絶縁層7で絶縁する。絶縁層7の材料としては、ガラスエポキシ樹脂、ガラス繊維を混入させないエポキシ樹脂やポリイミド樹脂などの熱硬化性樹脂、ポリエーテルエーテルケトン(PEEK)系熱可塑性樹脂、セラミックスあるいはシリコン基板などの絶縁性の絶縁層7を用いることができる。絶縁層7−1の材料としては、主にガラスエポキシ樹脂(比誘電率εr=4.5,誘電体損失tanδ=0.02)を用いる。
以下、第1の実施形態の印刷配線板および半導体装置を図1〜図9に基づいて説明する。図1は、本実施形態の印刷配線板の側面の断面図を示す。本発明の印刷配線板は、グランド電位、電源電位、あるいは信号電位の幅広の導体パターンから成る第1の導体面1と第2の導体面2を有し、それらが対向して平行平板部3を形成する。そして、その平行平板部3の導体面の間の導体層に共振配線4の導体パターンを有する。共振配線4の端部をビアホール5に接続し、ビアホール5を終端抵抗6の端子に電気接続する。終端抵抗6は、チップ部品か、印刷配線板に内蔵した印刷抵抗素子を用いる。あるいは、図16のような半導体集積回路の下層に印刷配線を形成した半導体装置で、半導体集積回路の能動素子で抵抗素子等を形成することで終端抵抗6を設置した半導体装置にも本実施例を適用できる。終端抵抗6の他の端子は平行平板部3の辺部の第1の導体面1に電気接続する。こうして、共振配線4の少なくとも一端を終端抵抗6を介して平行平板部3の導体面に電気接続する。印刷配線板の各導体層の間は絶縁層7で絶縁する。絶縁層7の材料としては、ガラスエポキシ樹脂、ガラス繊維を混入させないエポキシ樹脂やポリイミド樹脂などの熱硬化性樹脂、ポリエーテルエーテルケトン(PEEK)系熱可塑性樹脂、セラミックスあるいはシリコン基板などの絶縁性の絶縁層7を用いることができる。絶縁層7−1の材料としては、主にガラスエポキシ樹脂(比誘電率εr=4.5,誘電体損失tanδ=0.02)を用いる。
印刷配線板の最上層に厚さ20μmの銅の配線パターン8を形成する。そして、印刷配線板の表面に、配線パターン8に電気接続する電子部品や半導体集積回路チップなどの電子回路9を設置する。電子回路9の電源端子あるいはグランド端子を、第1の導体面1と第2の導体面2から成る平行平板部3間の絶縁層7を横切るビアホール10に電気接続し、ビアホール10は第1の導体面1あるいは第2の導体面2に電気接続する。印刷配線板の配線パターン8の下層には厚さ0.04mmの絶縁層7−1を形成する。絶縁層7−1
の下層には厚さ20μmの銅のグランド電位の第1の導体面1を有する。第1の導体面1の下層に厚さ0.02mmの絶縁層7−2を有し、その下層の導体層に厚さ20μmの銅の共振配線4を形成する。その下層に厚さ0.02mmの絶縁層7−3を有し、その下層に、厚さ20μmの銅から成る第2の導体面2を有する。この第1の導体面1と第2の導体面2が、間隔hが0.04mmの平行平板部3を形成し、平行平板部3の辺部の導体面間の間隔は導体で塞がれず開放されている。第2の導体面2の下層に、厚さ0.04mmのガラスエポキシの絶縁層7−4を形成し、その下層に、厚さ20μmの銅の配線パターン8を形成する。なお、図1は、電子回路9と印刷配線板の実装構造を理解し易くするための断面図であり、図2は、印刷配線板のシミュレーションモデルの平面図であり、図1と図2の各部分は、一対一に対応するようには描いていない。また、本発明は、半導体集積回路チップを有機樹脂あるいはセラミックス等の無機材料の絶縁層7を有する印刷配線板に内蔵した半導体装置にも用いることができ、半導体集積回路のチップにグローバル配線層を形成した半導体装置にも用いることができる。
の下層には厚さ20μmの銅のグランド電位の第1の導体面1を有する。第1の導体面1の下層に厚さ0.02mmの絶縁層7−2を有し、その下層の導体層に厚さ20μmの銅の共振配線4を形成する。その下層に厚さ0.02mmの絶縁層7−3を有し、その下層に、厚さ20μmの銅から成る第2の導体面2を有する。この第1の導体面1と第2の導体面2が、間隔hが0.04mmの平行平板部3を形成し、平行平板部3の辺部の導体面間の間隔は導体で塞がれず開放されている。第2の導体面2の下層に、厚さ0.04mmのガラスエポキシの絶縁層7−4を形成し、その下層に、厚さ20μmの銅の配線パターン8を形成する。なお、図1は、電子回路9と印刷配線板の実装構造を理解し易くするための断面図であり、図2は、印刷配線板のシミュレーションモデルの平面図であり、図1と図2の各部分は、一対一に対応するようには描いていない。また、本発明は、半導体集積回路チップを有機樹脂あるいはセラミックス等の無機材料の絶縁層7を有する印刷配線板に内蔵した半導体装置にも用いることができ、半導体集積回路のチップにグローバル配線層を形成した半導体装置にも用いることができる。
図2は、シミュレーションモデルの印刷配線板あるいは半導体装置の、平行平板部3の導体面の間の導体層の共振配線4の平面図を示す。図2には、第1の導体面1と第2の導体面2の重なり合う部分の第1の導体面1の部分と第2の導体面2の部分の成す平行平板部3の寸法が横の長さX=10mmで、幅Y=9.5mmの場合を示す。第1の導体面1と第2の導体面2の広さが異なり、一方の導体面が他方の導体面を包含し、しかも、第1の導体面1と第2の導体面2の重なり合う領域が複数ある場合は、平行平板部3は1つの印刷配線板内に複数形成される。本実施形態では、平行平板部3内に共振配線4を4本形成し、共振配線4の長さは、式1であらわす平行平板部3の共振周波数fの共振配線4上を伝達する電磁波の4分1波長の長さにする。このモデルでは、平行平板部3の導体面の間の媒体の絶縁層7が一様な比誘電率を有するため、共振配線4の長さは、平行平板部3の長さX=10mmの半分の5mmにする。
共振配線4の長さ=(共振配線4の信号伝送速度)/(4f)‥‥(式1)
この共振配線4の端部を平行平板部3の角部に設置し、その端部をビアホール5に接続し、そのビアホール5に終端抵抗6の第1の端子を電気接続し、終端抵抗6の第2の端子を第1の導体面1に電気接続する。こうして、平行平板部3の角部に設置した共振配線4の端部を、ビアホール5と終端抵抗6を介して、第1の導体面1に電気接続する。共振配線4の端部は、第1の導体面1に電気接続する場合に限らず、ビアホール5と終端抵抗6を介して、第2の導体面2に電気接続しても良い。電磁界シミュレーションの結果、電磁界の共振の電界強度が最も強くなる平行平板部3の角部あるいは辺部に共振配線4の端部を終端抵抗6を介して電気接続することが最も良く共振を低減した。
共振配線4の長さ=(共振配線4の信号伝送速度)/(4f)‥‥(式1)
この共振配線4の端部を平行平板部3の角部に設置し、その端部をビアホール5に接続し、そのビアホール5に終端抵抗6の第1の端子を電気接続し、終端抵抗6の第2の端子を第1の導体面1に電気接続する。こうして、平行平板部3の角部に設置した共振配線4の端部を、ビアホール5と終端抵抗6を介して、第1の導体面1に電気接続する。共振配線4の端部は、第1の導体面1に電気接続する場合に限らず、ビアホール5と終端抵抗6を介して、第2の導体面2に電気接続しても良い。電磁界シミュレーションの結果、電磁界の共振の電界強度が最も強くなる平行平板部3の角部あるいは辺部に共振配線4の端部を終端抵抗6を介して電気接続することが最も良く共振を低減した。
図1に示す電子回路9の端子から突発的に大きな電流がビアホール10に流れると、突発電流が流れるビアホール10が励振点11になり、平行平板部3の導体面の間に電磁界の共振を発生する。図2に、平行平板部3の左端の突発電流が流れるビアホール10の励振点11を設置し、それをポート1とした。そして、平行平板部3の右端に、第1の導体面1と第2の導体面2を結ぶポート2を設定し、平行平板部3の導体面の間の共振電磁界の電界強度を検出する成る観測点12とした。電磁界の共振の強度は、ポート1からポート2への信号伝達のS21パラメータ(ポート2の位置での共振電圧)により観測した。ここで、励振点11のポート1の内部インピーダンスと観測点12のポート2の内部インピーダンスはともに1MΩの高い値にして観測した。この平行平板部3の横の長さXが10mmの場合、横の長さX=10mmの平行平板部3の第1の共振の周波数は約7GHzになった。
図3から図9には、平行平板部3の導体面間の間隔h、幅Y、長さXを種々に変えた多数のモデルで、共振配線4の端部と導体面を結ぶ終端抵抗6の抵抗値を種々に変えて、その共振配線4が電磁界の共振を最も良く抑制する最適抵抗値と、平行平板部3の電磁界の
共振の強さを示す。特に、図5から図9のグラフには、シミュレーションにより得た共振低減率と、最適な終端抵抗値を実線で示し、また、以下に示す近似式2と近似式4の計算結果を対比し○印で示す。
共振の低減率の近似式2を以下に示す。
共振の低減率(dB)=-20Log(1/Q+(Y/W)1.6/40000)+7.8Log(X/Y)+5.9Log(W/X)-2.14‥‥(式2)
1/Q=tanδ+1/(h・√(πfμσ))+4h/(3X・εr1.5) ‥‥(式3)
共振を最も低減する終端抵抗6の最適な終端抵抗値の近似式4を以下に示す。
R=76h/√(εr・Y・W) ‥‥(式4)
式2で、Qは、平行平板部3の無負荷Q値である。式3で、誘電体損失(tanδ)は、平行平板部3間の絶縁層7の誘電体損失、fは共振周波数、μは透磁率、σは、平行平板部3を成す金属の導電率、εrは比誘電率であり、式3の第3項は平行平板部3の電磁放射による損失をあらわす。
共振の強さを示す。特に、図5から図9のグラフには、シミュレーションにより得た共振低減率と、最適な終端抵抗値を実線で示し、また、以下に示す近似式2と近似式4の計算結果を対比し○印で示す。
共振の低減率の近似式2を以下に示す。
共振の低減率(dB)=-20Log(1/Q+(Y/W)1.6/40000)+7.8Log(X/Y)+5.9Log(W/X)-2.14‥‥(式2)
1/Q=tanδ+1/(h・√(πfμσ))+4h/(3X・εr1.5) ‥‥(式3)
共振を最も低減する終端抵抗6の最適な終端抵抗値の近似式4を以下に示す。
R=76h/√(εr・Y・W) ‥‥(式4)
式2で、Qは、平行平板部3の無負荷Q値である。式3で、誘電体損失(tanδ)は、平行平板部3間の絶縁層7の誘電体損失、fは共振周波数、μは透磁率、σは、平行平板部3を成す金属の導電率、εrは比誘電率であり、式3の第3項は平行平板部3の電磁放射による損失をあらわす。
図3に、このモデルの4分の1波長の共振配線4の片端と導体面を0.65Ωの終端抵抗6で結んだ場合のシミュレーション結果のS21パラメータを、平行平板部3のみで共振配線4が無い場合のS21パラメータと比較し示す。幅Wが0.5mmの共振配線4を4本設置することにより、7GHzの共振のピークが18dB低減された。
図4に、終端抵抗6の値Rを種々の値に変えた場合の、共振のピークの高さの低減量のシミュレーション結果を示す。Rが0.65Ωが最も共振を低減する最適抵抗値である。Rがその最適抵抗値の約7分の1の0.1Ωでは、共振の低減量が8dBほど悪化し共振強度が8dB大きくなる。Rが最適抵抗値の約5倍の3Ωでは、共振の低減量が9dBほど悪化し共振強度が9dB大きくなる。これらの結果から、終端抵抗6の値Rは、最適抵抗値から3分の1から3倍以内の範囲内の値とすることが望ましい。
図5(a)に、共振配線4の終端抵抗6の値Rを最適に調整した場合の共振低減率を、平行平板部3の導体面間の間隔hを横軸にし、間隔hの関数としてあらわす。図5(b)に、共振を最も低減する終端抵抗6の最適抵抗値Rを示す。シミュレーション結果と式2の計算結果は良く一致した。ここで、共振配線4の幅Wは0.5mmとし、平行平板部3の縦幅Yは9.5mmとし、平行平板部3の横の長さXは10mmとした。式2および式3から、共振の低減率は、平行平板部3の導体面間の間隔hが増すと大きくなる傾向があったが、それは、平行平板部3の導体面間の間隔hが増すと平行平板部3の共振のQ値が増すため、そのQ値に比例して共振電圧が増し、共振エネルギーがQ値の二乗に比例して増すため共振が大きくなるためである。また、導体面間の間隔hが0.4mmの場合に共振低減率が下がったが、これは、間隔hが高くなるにつれて電磁界放射が大きくなるため、平行平板部3の共振のQ値が低下するためである。このように、本発明の共振配線4は、hが高くなる場合に無負荷Qが大きくなり過剰に発生する共振を良く低減することができる効果がある。
図6(a)に、共振の低減率を、横軸の平行平板部3の縦幅Yの関数としてあらわし、図6(b)に、最適な終端抵抗6の値Rを、平行平板部3の縦幅Yの関数としてあらわす。シミュレーション結果と式2と式4の計算結果は良く一致した。ここで、共振配線4の幅Wは0.5mmとし、平行平板部3の導体面間の間隔hは0.04mmとし、平行平板部3の横の長さXは10mmとした。図6(a)から、本発明の共振配線4は、平行平板部3の幅Yが小さいほど、すなわち、共振配線4の幅Wの平行平板部3の幅Yに対する比が大きいほど、共振低減効果が大きくなる。
図7(a)に、共振低減率を、横軸の平行平板部3の横の長さXの関数としてあらわし、図7(b)に、最適な終端抵抗6の値Rを、平行平板部3の横の長さXの関数としてあらわす。シミュレーション結果と式2と式4の計算結果は良く一致した。ここで、共振配線4の幅Wは0.5mmとし、平行平板部3の導体面間の間隔hは0.04mmとし、平行平板部3の縦幅Yは9.5mmとした。図7(a)から、平行平板部3の長さXによっては、共振低減効果はあまり変わらない。
図8(a)に、共振低減率を、横軸の共振配線4の幅Wの関数としてあらわし、図8(b)に、最適な終端抵抗6の値Rを、共振配線4の幅Wの関数としてあらわす。シミュレーション結果と式2と式4の計算結果は良く一致した。ここで、平行平板部3の導体面間の間隔hは0.04mmとし、平行平板部3の縦幅Yは9.5mmとし、平行平板部3の横の長さXは10mmとした。図6(a)と図7(a)と図8(a)のグラフから、共振の低減率は、共振配線4の幅Wが0.2mmで平行平板部3の幅Yが20mmの場合でも、10dB程度の共振の低減率が得られる。その場合の4本の4分の1波長の共振配線の総面積は平行平板部3の面積の2%程度である。すなわち、共振配線4の総面積を平行平板部3の面積の2%以上にすることで、十分な共振低減率が得られる効果がある。
図9(a)に、平行平板部3の共振低減率を、絶縁層7の誘電体損失(tanδ)及び導体面の金属の導体損失が変わる場合に変わる無負荷Q値の関数としてあらわし、図9(b)に、最適な終端抵抗6の値Rを、その無負荷Q値の関数としてあらわす。シミュレーション結果と式の計算結果は良く一致した。ここで、平行平板部3の導体面間の間隔hは0.04mmとし、平行平板部3の縦幅Yは9.5mmとし、平行平板部3の横の長さXは10mmとし、共振配線4の幅Wは0.5mmとした。最適な終端抵抗6の値Rは、無負荷Q値の値によってはあまり変わらない。共振の低減率は、絶縁層7の誘電体損失(tanδ)及び導体面の金属の導体損失が小さくなることで無負荷Q値が大きくなると、大きくなる。それは、無負荷Q値が大きくなる場合には平行平板部3の電磁界の共振が大きくなるためである。例えば、絶縁層7として誘電体損失(tanδ)が小さいセラミックスや有機樹脂を用いる場合には、平行平板部3の共振の強度が大きくなり、特に本発明による共振低減効果が大きくなる。このように、本発明の共振配線4は、無負荷Qが大きい場合に発生する過剰な共振を良く低減することができる効果がある。
(第2の実施形態)
図10に、第2の実施形態の印刷配線板および半導体装置の、共振配線4の平面図を示す。幅Wが0.5mmの2本の4分の1波長の共振配線4を、X=10mm、Y=9.5mmの平行平板部3の右側の2つの角部に端部を置き、その共振配線4の端部を終端抵抗6を介して平行平板部3の角部の導体面に電気接続する。図11に、このモデルの終端抵抗6の抵抗値を0.44Ωとした場合のシミュレーション結果のS21パラメータを示し、共振配線4が無い平行平板部3のみの場合と比較して示す。図11から、この2本の共振配線4により、平行平板部3の7GHzの電磁界の共振のピークが15dB低減され、大きな共振低減効果がある。
図10のモデルの、共振の低減率の近似式5を以下に示す。
共振の低減率(dB)=-20Log(1/Q+(Y/W)1.6/28570)+7.3Log(X/Y)+5.8Log(W/X)-4.93‥‥(式5)
図10のモデルの、共振を最も低減する終端抵抗6の最適な終端抵抗値の近似式6を以下に示す。
R=50h/√(εr・Y・W)‥‥(式6)
この式6から、第2の実施形態でも、共振配線4の総面積を平行平板部3の面積の2%以上にすることで、大きな共振低減率が得られる効果がある。
図10に、第2の実施形態の印刷配線板および半導体装置の、共振配線4の平面図を示す。幅Wが0.5mmの2本の4分の1波長の共振配線4を、X=10mm、Y=9.5mmの平行平板部3の右側の2つの角部に端部を置き、その共振配線4の端部を終端抵抗6を介して平行平板部3の角部の導体面に電気接続する。図11に、このモデルの終端抵抗6の抵抗値を0.44Ωとした場合のシミュレーション結果のS21パラメータを示し、共振配線4が無い平行平板部3のみの場合と比較して示す。図11から、この2本の共振配線4により、平行平板部3の7GHzの電磁界の共振のピークが15dB低減され、大きな共振低減効果がある。
図10のモデルの、共振の低減率の近似式5を以下に示す。
共振の低減率(dB)=-20Log(1/Q+(Y/W)1.6/28570)+7.3Log(X/Y)+5.8Log(W/X)-4.93‥‥(式5)
図10のモデルの、共振を最も低減する終端抵抗6の最適な終端抵抗値の近似式6を以下に示す。
R=50h/√(εr・Y・W)‥‥(式6)
この式6から、第2の実施形態でも、共振配線4の総面積を平行平板部3の面積の2%以上にすることで、大きな共振低減率が得られる効果がある。
(比較例1)
第2の実施形態との比較のため、図10の共振配線4の左側の端部を終端抵抗6を介して導体面に接続し共振配線4の右側の端部を開放した場合をシミュレーションした。すな
わち、共振配線4を、平行平板部3の左右の端の辺部では無く、X座標の中心位置に終端抵抗6を介して導体面に電気接続した。シミュレーションの結果、左右に電流を流す共振モードの共振は、この構成ではほとんど低減されなかった。すなわち、共振配線4の端部を終端抵抗6を介して導体面に接続する位置は、平行平板部3の共振において電界が強くなる辺部の位置で接続すべきである。
第2の実施形態との比較のため、図10の共振配線4の左側の端部を終端抵抗6を介して導体面に接続し共振配線4の右側の端部を開放した場合をシミュレーションした。すな
わち、共振配線4を、平行平板部3の左右の端の辺部では無く、X座標の中心位置に終端抵抗6を介して導体面に電気接続した。シミュレーションの結果、左右に電流を流す共振モードの共振は、この構成ではほとんど低減されなかった。すなわち、共振配線4の端部を終端抵抗6を介して導体面に接続する位置は、平行平板部3の共振において電界が強くなる辺部の位置で接続すべきである。
(第3の実施形態)
第3の実施形態の印刷配線板および半導体装置では、その平行平板部3の導体面間の導体層に、平行平板部3の電磁界の共振波長の4分の1の長さの1本の共振配線4を設置し、平行平板部3の右端の辺の中央部の位置で共振配線4の右端部を終端抵抗6を介して第1の導体面1に接続する。その共振配線4の左端部は開放する。第3の実施形態の平行平板共振の低減率の近似式7を以下に示す。
共振の低減率(dB)=-20Log(1/Q+(Y/W)1.6/22220)+6.8Log(X/Y)+5.6Log(W/X)-7.13‥‥(式7)
第3の実施形態の、、共振を最も低減する終端抵抗6の最適な終端抵抗値の近似式8を以下に示す。
R=64h/√(εr・Y・W)‥‥(式8)
この式8から、第3の実施形態でも、共振配線4の総面積を平行平板部3の面積の2%以上にすることで、大きな共振低減率が得られる効果がある。
第3の実施形態の印刷配線板および半導体装置では、その平行平板部3の導体面間の導体層に、平行平板部3の電磁界の共振波長の4分の1の長さの1本の共振配線4を設置し、平行平板部3の右端の辺の中央部の位置で共振配線4の右端部を終端抵抗6を介して第1の導体面1に接続する。その共振配線4の左端部は開放する。第3の実施形態の平行平板共振の低減率の近似式7を以下に示す。
共振の低減率(dB)=-20Log(1/Q+(Y/W)1.6/22220)+6.8Log(X/Y)+5.6Log(W/X)-7.13‥‥(式7)
第3の実施形態の、、共振を最も低減する終端抵抗6の最適な終端抵抗値の近似式8を以下に示す。
R=64h/√(εr・Y・W)‥‥(式8)
この式8から、第3の実施形態でも、共振配線4の総面積を平行平板部3の面積の2%以上にすることで、大きな共振低減率が得られる効果がある。
平行平板部3に共振配線4を1本のみ設置する場合において、共振配線4の端部の設置位置が平行平板部3の右辺の右上端部に設置する場合は、共振配線4の端部の設置位置を平行平板部3の右辺の中央位置に設置した場合に比べ、共振の低減率が8dBほど悪化する。そのため、共振配線4を1本のみ設置する場合は、平行平板部3の辺の中央部で終端すべきである。
(共振低減率の近似式)
以上の第1の実施形態から第3の実施形態から得られた知見は、共振の4分の1波長の共振配線4の端部を平行平板部3の共振の電界が強い辺部に置き、その共振配線4の端部を、終端抵抗6を介して、平行平板部3の片方の導体面に電気接続する。その共振配線4の他の端部は開放する。ここで、共振配線を終端する位置は、平行平板部3の角部が共振時の電界が最も強いので、最も望ましい位置である。平行平板部3の1つの共振周波数あたり平行平板部3の4つの角に共振配線4を接続することが望ましい。平行平板部3の形状が長方形に限らない複雑な形状でその角が多い場合は、少なくとも4つの角部に対応させて4つの共振配線4を設置し、各共振配線4の端部をその角部の導体面に終端抵抗6の電気抵抗を介して電気接続することが望ましい。
以上の第1の実施形態から第3の実施形態から得られた知見は、共振の4分の1波長の共振配線4の端部を平行平板部3の共振の電界が強い辺部に置き、その共振配線4の端部を、終端抵抗6を介して、平行平板部3の片方の導体面に電気接続する。その共振配線4の他の端部は開放する。ここで、共振配線を終端する位置は、平行平板部3の角部が共振時の電界が最も強いので、最も望ましい位置である。平行平板部3の1つの共振周波数あたり平行平板部3の4つの角に共振配線4を接続することが望ましい。平行平板部3の形状が長方形に限らない複雑な形状でその角が多い場合は、少なくとも4つの角部に対応させて4つの共振配線4を設置し、各共振配線4の端部をその角部の導体面に終端抵抗6の電気抵抗を介して電気接続することが望ましい。
また、図4からは、終端抵抗6の抵抗値を、式4、式6、式8で計算される最適な値からズレた抵抗値にした場合は、最適な抵抗値の3倍以下で3分の1以上の範囲内であれば共振低減率の悪化は5dB以内に留まるという知見が得られた。そのため、終端抵抗6の抵抗値はその範囲以内に設定することが望ましい。特に、式4と式6と式8の計算結果の違いはプラスマイナス20%程度で、その値が近いため、抵抗値の範囲の条件を、式9のように1つにまとめることができる。ここで、式9のRoは、式10で定義される。すなわち、終端抵抗6の抵抗値Rの範囲の条件は、式4、式6、式8の平均値を目安にし、その4倍から4分の1以上の範囲内の値が望ましい。結局、平行平板部3の導体面間の間隔hを絶縁層の比誘電率εrと平行平板部3の辺の長さYと共振配線の幅Wの積の平方根で割り算した値に63を掛け算した値の4倍から4分の1の範囲の値の抵抗値Rを有する終端抵抗6を用いることが望ましい。
Ro/4< R <4Ro‥‥(式9)
Ro=63h/√(εr・Y・W)‥‥(式10)。
Ro/4< R <4Ro‥‥(式9)
Ro=63h/√(εr・Y・W)‥‥(式10)。
図12に、平行平板部3の縦幅Yが9.5mmで、平行平板部3の横の長さXが10mmで、平行平板部3の導体面の間の絶縁層7の比誘電率εrが4.5で誘電体損失(tanδ)が0.02の場合の、共振配線4が4本の場合(式2)、共振配線4が2本の場合(式6)、共振配線4が1本の場合(式8)の横軸を共振配線4の配線幅Wとした場合の共振低減率の計算結果を示す。このうち、図12(a)は、平行平板部3の導体面間の間隔hが0.04mmの場合の共振低減率を示し、図12(b)は、導体面間の間隔hが0.12mmの場合の結果を示す。図12から、共振配線4の数が増すほど共振低減率が大きくなることがわかる。これは、共振配線4の総面積が大きくなるためである。共振配線4が4本設置される場合は、その共振配線の幅Wが0.1mm以上の場合に共振が約10dB程度低減されることがわかる。0.1mmの共振配線4の幅Wは、平行平板部3の縦幅Y=9.5mmの約1%であり、その長さは平行平板部3の横の長さX=10mmの半分である。その共振配線4本の総面積は、平行平板部3の面積の2%である。また、共振配線の数を2本のみ設置した場合に、共振配線4の幅Wを、平行平板部3の縦幅Yの約2%にすることで約10dBの共振低減率が得られる。この場合の2本の共振配線の総面積は平行平板部3の面積の2%である。更に、共振配線の数を1本のみ設置した場合に、共振配線4の幅Wを、平行平板部3の縦幅Yの約4%にすることで約10dBの共振低減率が得られる。この場合の1本の共振配線の面積は平行平板部3の面積の2%である。結局、共振配線の数にかかわりなく、共振配線の面積を平行平板部3の面積の2%以上にすることで10dBの良好な共振低減率が得られる効果がある。
図13に、図12の平行平板部3の縦幅Yが約半分の5mmで、それ以外は同じ寸法の場合の計算結果を示す。図13(a)は、平行平板部3の導体面間の間隔hが0.04mmの場合の共振低減率を示し、図13(b)は、導体面間の間隔hが0.12mmの場合の結果を示す。図13から、共振配線4が4本設置される場合は、共振配線4の幅Wが0.06mm以上の場合に共振が10dB程度低減され、概ね良く共振が低減される。0.06mmの共振配線4の幅Wは、この場合の平行平板部3の縦幅Y=5mmの約1%である。また、共振配線の数を4本より少ないn本設置した場合に、共振配線4の幅Wを、平行平板部3の縦幅Yの約4/n[%]にすることで約10dBの共振低減率が得られる。結局、平行平板部3の導体面間の間隔hが異なり0.12mmである場合も、共振配線の数にかかわりなく、共振配線の面積を平行平板部3の面積の2%以上にすることで10dB以上の良好な共振低減率が得られる効果がある。
図14に、図12の平行平板部3の導体面の間の絶縁層7の誘電体損失(tanδ)が図12の場合より十分小さい0.001の場合を示す。図14(a)は、平行平板部3の導体面間の間隔hが0.04mmの場合の共振低減率を示し、図14(b)は、導体面間の間隔hが0.12mmの場合の結果を示す。図14から、4本の共振配線4の幅Wが平行平板部3の縦幅Yの約1%の0.1mm以上の場合に、共振が約10dB低減される。また、共振配線の数を4本より少ないn本設置した場合に、共振配線4の幅Wを、平行平板部3の縦幅Yの約4/n[%]にすることで約10dBの共振低減率が得られ、結局、共振配線の面積を平行平板部3の面積の2%以上にすることで10dB以上の良好な共振低減率が得られる効果がある。
図15に、図12の平行平板部3の縦幅Yと平行平板部3の横の長さXの寸法が40倍の場合と、と5分の1の場合の式2の計算結果を示す。図15(a)は、平行平板部3の縦幅Yが400mmで平行平板部3の横の長さXの寸法が400mmで、平行平板部3の導体面間の間隔hが0.4mmの場合の共振低減率を示し、図15(b)に、平行平板部3の縦幅Yが2mmで平行平板部3の横の長さXの寸法が2mmで、平行平板部3の導体面間の間隔hが0.04mmの場合の結果を示す。これらの図のグラフは横軸を共振配線4の配線幅Wとしてあらわした。図15(a)では、共振配線4の幅Wが平行平板部3の
縦幅Y=400mmの約1%の4mm以上の場合に共振が約10dB低減され。図15(b)では、共振配線4の幅Wが平行平板部3の縦幅Y=2mmの約1%の0.02mm以上の場合に共振が約10dB低減される。また、共振配線の数を4本より少ないn本設置した場合に、共振配線4の幅Wを、平行平板部3の縦幅Yの約4/n[%]にすることで約10dBの共振低減率が得られ、結局、共振配線の面積を平行平板部3の面積の2%以上にすることで10dB以上の良好な共振低減率が得られる効果がある。
縦幅Y=400mmの約1%の4mm以上の場合に共振が約10dB低減され。図15(b)では、共振配線4の幅Wが平行平板部3の縦幅Y=2mmの約1%の0.02mm以上の場合に共振が約10dB低減される。また、共振配線の数を4本より少ないn本設置した場合に、共振配線4の幅Wを、平行平板部3の縦幅Yの約4/n[%]にすることで約10dBの共振低減率が得られ、結局、共振配線の面積を平行平板部3の面積の2%以上にすることで10dB以上の良好な共振低減率が得られる効果がある。
このように、式2、式5、式7による計算の結果、平行平板部3の寸法が2mmから400mmまでの範囲で、複数の共振配線4の総面積を平行平板部3の面積の2%以上にすることにより、共振が10dB以上低減される良好な共振低減率が得られる効果がある。そのため、本発明は、寸法が2mmから400mmまでの平行平板部3において、共振配線4の総面積を平行平板部3の面積の2%以上に形成する。一方、共振配線4を屈曲させるために、共振配線4の幅Wを平行平板部3の縦幅Yの4分の1以下にする。すなわち、共振配線4の総面積が平行平板部3の面積の50%以下にする。そして共振配線4の片端を開放し、共振配線4の他端を、式4で計算される抵抗値R(から3分の1から3倍の値)の終端抵抗6を介して、平行平板部3の辺部の導体面に電気接続する。これにより、平行平板部3の導体面の間の電磁界の共振を良好に抑制する効果がある。
(第4の実施形態)
図16に、第4の実施形態の半導体装置の断面図を示す。第4の実施形態が他の実施形態と異なる点は、共振配線4の端部を、終端抵抗6を介さずに、ビアホール5により平行平板部3の端部の導体面に直接電気接続する。第4の実施形態では、共振配線4を、式2、式6、式8で計算される最適な終端抵抗6の値の4倍程度の抵抗を有する抵抗性の共振配線4で形成することで電気抵抗を共振配線に内在させる。すなわち、終端抵抗6の代わりに抵抗性の共振配線4を用いる。第4の実施形態の平面図は、図10とほぼ同じであり、平行平板部3の寸法はX=10mm、Y=9.5mmであり、平行平板部3の導体面間の間隔hは0.04mmである。また、共振配線4の形は、幅Wが0.5mmで長さが5mmである。
図16に、第4の実施形態の半導体装置の断面図を示す。第4の実施形態が他の実施形態と異なる点は、共振配線4の端部を、終端抵抗6を介さずに、ビアホール5により平行平板部3の端部の導体面に直接電気接続する。第4の実施形態では、共振配線4を、式2、式6、式8で計算される最適な終端抵抗6の値の4倍程度の抵抗を有する抵抗性の共振配線4で形成することで電気抵抗を共振配線に内在させる。すなわち、終端抵抗6の代わりに抵抗性の共振配線4を用いる。第4の実施形態の平面図は、図10とほぼ同じであり、平行平板部3の寸法はX=10mm、Y=9.5mmであり、平行平板部3の導体面間の間隔hは0.04mmである。また、共振配線4の形は、幅Wが0.5mmで長さが5mmである。
図16は、半導体集積回路チップの電子回路9の表面にエポキシ樹脂、ポリイミド樹脂、ベンゾシクロブテン等の樹脂で絶縁層7−1を形成し、絶縁層7−1に穴を形成し電子回路9の端子を露出させ、その端子に金属めっきすることで配線パターン8およびビアホール10を接続した構造を有する半導体装置を示す。ビアホール10が第1の導体面1を貫通し第2の導体面2に電気接続することで、第1の導体面1と第2の導体面2が成す平行平板部3の導体面の間に電磁界を発生させる励振点11となる。本実施形態は、半導体集積回路チップの電子回路9の上にグローバル配線層の印刷配線が形成された半導体装置の場合に適用できる。また、本実施形態は、図16の電子回路9が電子部品であり、その下層に印刷配線板が設置されている場合にも適用できる。
図17は、第4の実施形態のシミュレーション結果を示す。図17の結果を、図11の終端抵抗6を用いた結果と比較する。図11の終端抵抗6の最適な抵抗値が0.44Ωであったことに対応して、図17の共振配線4の抵抗値は、その4倍の1.76Ωの場合に、平行平板共振を最も良く低減する。第4の実施形態では、第1の実施形態の終端抵抗6の代わりに、抵抗性の共振配線4に電気抵抗を持たせ、それをビアホール5で第1の導体面1の辺部に電気接続することで、第1の導体面1と第2の導体面2の平行平板部3の導体面の間に発生する電磁界の共振を良好に低減できる効果がある。
第4の実施形態の、最適な抵抗値の1.76Ωを、幅Wが0.5mmで長さが5mmの共振配線4で実現するためには、この共振配線4の面積抵抗率を0.176Ω/□にする。そのために、この抵抗性の共振配線4を銅で形成する場合は、銅の体積抵抗率が1.72μΩ・cmであることから、厚さが約0.1μmの銅により約0.176Ω/□の面積抵抗率を有する共振配線4を形成することで実現する。厚さが0.1μmの銅の共振配線4は、無電界銅めっきで形成できる。あるいは、銅のスパッタリング等によりこの厚さの銅の共振配線4を形成することができる。銅と異なる体積抵抗率の金属あるいは導電性プラスチック等で共振配線4を形成することもでき、その場合は、その導体の体積抵抗率に応じて適切な厚さの共振配線4を形成する。
図17の結果とそれ以外にシミュレーションした結果から、第4の実施例における、抵抗が共振配線4全体に分布している抵抗性の共振配線4の抵抗値は、式4、式6、式8で計算される最適な終端抵抗6の抵抗値の4倍の抵抗値が最適である知見を得た。この共振配線4の電気抵抗値Rnは、先の実施例の式4、式6、式8の4倍であり、その抵抗値Rnは、式11に示すように、平行平板部3の導体面間の間隔hを絶縁層の比誘電率εrと平行平板部3の辺の長さYと共振配線の幅Wの積の平方根で割り算した値に252を掛け算した値の4倍から4分の1の範囲の値の抵抗値にすることが望ましい。ここで、式11のRoは、式10で定義される。
Ro< Rn <16Ro‥‥(式11)。
Ro< Rn <16Ro‥‥(式11)。
(第5の実施形態)
第5の実施形態の印刷配線板あるいは半導体装置の共振配線4の平面図を図18に示す。この実施形態では、印刷配線板あるいは半導体装置内の導体面が対向して形成される平行平板部3の複数の共振周波数の共振を低減する。そのために、それぞれの共振の周波数の4分の1波長の共振配線4を平行平板部3間の導体層に形成し、平行平板部3の角部あるいは辺部の導体面に終端抵抗6を介して電気接続する。図18には、このモデルの共振の励振点11の位置を変えた2つのモデルを、図18(a)と図18(b)に示す。このモデルは、銅の第1の導体面1と銅の第2の導体面2を有し、両導体面の寸法が縦横9.5mm×6.5mmで、両導体面間の間隔hが0.04mmの平行平板部3を成し、平行平板部3間の絶縁層7の比誘電率εr が4.5であり、誘電体損失(tanδ)が0.02のモデルである。共振配線4は、この平行平板部3の導体面の間の導体層に形成する。この平行平板部3は、7.3GHzと10.65GHzと14.7GHzの3つの共振周波数を有する。そのうち、7.3GHzと10.65GHzの共振周波数毎に、それぞれの共振の4分の1波長で幅Wが0.5mmの共振配線4を平行平板部3の4つの角部に設置し、各共振配線4の片端を終端抵抗6を介して平行平板部3の角部の導体面に電気接続する。こうして、この2つの共振周波数では、合計8本の共振配線4を設置する。なお、ここで、各角部毎に、2つの共振周波数に対応する2つの共振配線4に1つの終端抵抗6を共有させている。この終端抵抗の抵抗値は0.6Ωにする。更に、14.7GHzの共振の4分の1の波長の共振配線4を、平行平板部3の右側の短辺の中央に0.8Ωの終端抵抗6で接続し、もう1本を左側の短辺の中央の第1の導体面1に同じく0.8Ωの終端抵抗6で接続し、合計2本設置する。図19に、このモデルのシミュレーション結果の共振の強度を、共振配線4を設置しない場合と比較して示す。7.3GHzと10.65GHzと14.7GHzの3つの共振が15dB以上低減され、良好な共振低減率が得られる効果がある。
第5の実施形態の印刷配線板あるいは半導体装置の共振配線4の平面図を図18に示す。この実施形態では、印刷配線板あるいは半導体装置内の導体面が対向して形成される平行平板部3の複数の共振周波数の共振を低減する。そのために、それぞれの共振の周波数の4分の1波長の共振配線4を平行平板部3間の導体層に形成し、平行平板部3の角部あるいは辺部の導体面に終端抵抗6を介して電気接続する。図18には、このモデルの共振の励振点11の位置を変えた2つのモデルを、図18(a)と図18(b)に示す。このモデルは、銅の第1の導体面1と銅の第2の導体面2を有し、両導体面の寸法が縦横9.5mm×6.5mmで、両導体面間の間隔hが0.04mmの平行平板部3を成し、平行平板部3間の絶縁層7の比誘電率εr が4.5であり、誘電体損失(tanδ)が0.02のモデルである。共振配線4は、この平行平板部3の導体面の間の導体層に形成する。この平行平板部3は、7.3GHzと10.65GHzと14.7GHzの3つの共振周波数を有する。そのうち、7.3GHzと10.65GHzの共振周波数毎に、それぞれの共振の4分の1波長で幅Wが0.5mmの共振配線4を平行平板部3の4つの角部に設置し、各共振配線4の片端を終端抵抗6を介して平行平板部3の角部の導体面に電気接続する。こうして、この2つの共振周波数では、合計8本の共振配線4を設置する。なお、ここで、各角部毎に、2つの共振周波数に対応する2つの共振配線4に1つの終端抵抗6を共有させている。この終端抵抗の抵抗値は0.6Ωにする。更に、14.7GHzの共振の4分の1の波長の共振配線4を、平行平板部3の右側の短辺の中央に0.8Ωの終端抵抗6で接続し、もう1本を左側の短辺の中央の第1の導体面1に同じく0.8Ωの終端抵抗6で接続し、合計2本設置する。図19に、このモデルのシミュレーション結果の共振の強度を、共振配線4を設置しない場合と比較して示す。7.3GHzと10.65GHzと14.7GHzの3つの共振が15dB以上低減され、良好な共振低減率が得られる効果がある。
(第6の実施形態)
第6の実施形態の印刷配線板あるいは半導体装置の共振配線4の平面図を図20に示す。この実施形態では、印刷配線板あるいは半導体装置内の導体面が対向して形成される平行平板部3の共振を低減するために、2分の1波長の共振配線4を用いる点が先の実施形態と異なる。図20に示すこのモデルは、銅の第1の導体面1と銅の第2の導体面2を有し、両導体面の寸法が縦横9.5mm×6.5mmで、両導体面間の間隔hが0.04mmの平行平板部3を成し、平行平板部3間の絶縁層7の比誘電率εr が4.5であり、誘電体損失(tanδ)が0.02であるモデルである。共振配線4は、この平行平板部3
の導体面の間の導体層に形成する。この平行平板部3には、7.3GHzの共振周波数の2分の1波長で幅が0.5mmの共振配線4を4箇所に設置する。図20では、2分の1波長の共振配線4を、その両端を接続したループ状の形に形成し、1つの終端抵抗6をその共振配線4に電気接続する。その共振配線4を平行平板部3の角部で、1つの終端抵抗6を介して平行平板部3の片側の導体面に電気接続する。終端抵抗6の抵抗値は0.6Ωにする。第6の実施形態の共振配線4は2分の1波長の共振配線4を用いる点が第1から第5の実施形態と異なるが、共振配線4の幅は第5の実施形態と同じであり、共振配線4の総面積は第5の実施形態の2倍ある。
第6の実施形態の印刷配線板あるいは半導体装置の共振配線4の平面図を図20に示す。この実施形態では、印刷配線板あるいは半導体装置内の導体面が対向して形成される平行平板部3の共振を低減するために、2分の1波長の共振配線4を用いる点が先の実施形態と異なる。図20に示すこのモデルは、銅の第1の導体面1と銅の第2の導体面2を有し、両導体面の寸法が縦横9.5mm×6.5mmで、両導体面間の間隔hが0.04mmの平行平板部3を成し、平行平板部3間の絶縁層7の比誘電率εr が4.5であり、誘電体損失(tanδ)が0.02であるモデルである。共振配線4は、この平行平板部3
の導体面の間の導体層に形成する。この平行平板部3には、7.3GHzの共振周波数の2分の1波長で幅が0.5mmの共振配線4を4箇所に設置する。図20では、2分の1波長の共振配線4を、その両端を接続したループ状の形に形成し、1つの終端抵抗6をその共振配線4に電気接続する。その共振配線4を平行平板部3の角部で、1つの終端抵抗6を介して平行平板部3の片側の導体面に電気接続する。終端抵抗6の抵抗値は0.6Ωにする。第6の実施形態の共振配線4は2分の1波長の共振配線4を用いる点が第1から第5の実施形態と異なるが、共振配線4の幅は第5の実施形態と同じであり、共振配線4の総面積は第5の実施形態の2倍ある。
図21に、このモデルのシミュレーション結果の共振の強度を、共振配線4を設置しない場合と比較して示す。第6の実施形態により、7.3GHzの共振が22dB程度低減され、良好な共振低減率が得られる効果がある。この場合の終端抵抗6の抵抗値は、平行平板部3の電磁界の共振を最も低減する最適な抵抗値は第5の実施形態(0.6Ω)とあまり変わらなかったが、この値は最適値から2倍から2分の1程度の誤差がある。また、ループ状の形の2分の1波長の共振配線4の1箇所で終端する終端抵抗6の最適な抵抗値は、そのループの形を折りたたんで2本の平行な配線にし、次に、隣接する内辺を接合して配線幅Wの2倍の幅の4分の1波長共振配線4にしても、同じ抵抗値が最適な抵抗値である。その最適な抵抗値を式4で計算すると、その配線幅Wが2倍なので、√2分の1倍になり、すなわち、0.7倍になる。また、2分の1波長の共振配線4をループ状にはせず、共振配線4の両端を異なる終端抵抗6で終端する場合は、その終端抵抗6の最適な抵抗値は、ループ状にした場合の2倍の値になる。いずれの形でも、共振配線4の終端抵抗6を接続する平行平板部3の導体面の位置は平行平板部3の角部にすることが大切なポイントである。終端抵抗6の位置を平行平板部3の中央部近くに設置し、その終端抵抗6の端子を共振配線4と導体面に電気接続する場合には、共振の低減率が著しく悪化するからである。図21の結果、第6の実施形態では共振配線4の総面積が第5の実施形態より大きいため、共振の低減率が第5の実施形態より大きい。第6の実施形態も、共振配線の面積を平行平板部3の面積の2%以上にすることで良い共振低減率が得られる効果がある。
(第7の実施形態)
図22に、第7の実施形態の半導体装置の断面図を示す。この半導体装置は、半導体パッケージ13と印刷配線板から成る。半導体パッケージ13は、半導体集積回路の電子回路9とその下層の印刷配線から成る。第7の実施形態が他の実施形態と異なる点は、半導体パッケージ13の導体面と印刷配線板の導体面とで形成する平行平板部3の導体面の間の電磁界の共振を、印刷配線板上の共振配線4あるいは半導体パッケージ13側の共振配線により抑制する点である。すなわち、本実施形態では、半導体集積回路チップの電子回路9の表面にエポキシ樹脂やポリイミド樹脂等の樹脂の絶縁層7−1を形成し、その絶縁層7−1の下層に第1の導体面1を形成し、第1の導体面の下層に絶縁層7−2を形成し、絶縁層7−2の下層に配線パターン8と電極端子を形成し、その電極端子にはんだボールや金端子等のバンプ14を設置した半導体パッケージ13を作製する。そのバンプ14を印刷配線板上の電極端子に電気接続し、半導体パッケージ13を印刷配線板と一体にして成る半導体装置を形成する。印刷配線板は、表面の導体層に抵抗性の共振配線4と、配線パターン8と電極端子を形成する。印刷配線板の表層の導体層の下層に絶縁層7−3を形成し、その絶縁層の下層に第2の導体面2を形成する。この第2の導体面2と半導体パッケージ13の第1の導体面1とが平行平板部3を形成する。印刷配線板上の共振配線4の端部を平行平板部3の端辺部で、ビアホール5を介して、印刷配線板の下層の第2の導体面2に電気接続する。
図22に、第7の実施形態の半導体装置の断面図を示す。この半導体装置は、半導体パッケージ13と印刷配線板から成る。半導体パッケージ13は、半導体集積回路の電子回路9とその下層の印刷配線から成る。第7の実施形態が他の実施形態と異なる点は、半導体パッケージ13の導体面と印刷配線板の導体面とで形成する平行平板部3の導体面の間の電磁界の共振を、印刷配線板上の共振配線4あるいは半導体パッケージ13側の共振配線により抑制する点である。すなわち、本実施形態では、半導体集積回路チップの電子回路9の表面にエポキシ樹脂やポリイミド樹脂等の樹脂の絶縁層7−1を形成し、その絶縁層7−1の下層に第1の導体面1を形成し、第1の導体面の下層に絶縁層7−2を形成し、絶縁層7−2の下層に配線パターン8と電極端子を形成し、その電極端子にはんだボールや金端子等のバンプ14を設置した半導体パッケージ13を作製する。そのバンプ14を印刷配線板上の電極端子に電気接続し、半導体パッケージ13を印刷配線板と一体にして成る半導体装置を形成する。印刷配線板は、表面の導体層に抵抗性の共振配線4と、配線パターン8と電極端子を形成する。印刷配線板の表層の導体層の下層に絶縁層7−3を形成し、その絶縁層の下層に第2の導体面2を形成する。この第2の導体面2と半導体パッケージ13の第1の導体面1とが平行平板部3を形成する。印刷配線板上の共振配線4の端部を平行平板部3の端辺部で、ビアホール5を介して、印刷配線板の下層の第2の導体面2に電気接続する。
共振配線4は、半導体パッケージ13側の配線パターン8の導体層に形成しても良い。その場合は、共振配線4の端部を、バンプ14とビアホール5を介して印刷配線板の下層の第2の導体面2に電気接続する。また、共振配線4の端部を半導体パッケージ13側の
導体面に電気接続しても良い。共振配線4の長さは、導体面が対向して形成する平行平板部3の共振周波数に共振する配線長とする。4分の1波長の共振配線4の場合、その長さは、平行平板部3間の媒体の比誘電率が一様な場合は、平行平板部3が2分の1波長共振をする場合、平行平板部3の長さXの2分の1の長さの共振配線4を形成する。しかし、図22に示すように平行平板部3間に絶縁層7−2と空気層と絶縁層7−3があり、平行平板部3間の媒体の比誘電率が一様で無い場合は、共振配線4の長さが異なる。すなわち、共振配線4が電気接続する導体面との間の媒体である絶縁層7−3の実効的比誘電率と、平行平板部3間の媒体の実効的比誘電率が異なる場合は、平行平板部3と同じ共振周波数の共振配線4の長さは平行平板部3の長さの2分の1にはならない。共振配線4の長さは、その実効的比誘電率の違いを補正した長さに形成する。また、抵抗性の共振配線4を形成する材料は、金属に限定されず、金属含有有機樹脂ペーストの印刷物、あるいは、インジウムトリス2,4−ペンタンジオナート(あるいは、トリスアセトアセトナートインジウム)、インジウムトリスヘキサフルオロペンタンジオナート、メチルトリメチルアセトキシインジウム、等の有機金属化合物、あるいは、ITO(Indium Tin Oxide)やGaPやAlGaAs等の半導体材料を用いても良い。
導体面に電気接続しても良い。共振配線4の長さは、導体面が対向して形成する平行平板部3の共振周波数に共振する配線長とする。4分の1波長の共振配線4の場合、その長さは、平行平板部3間の媒体の比誘電率が一様な場合は、平行平板部3が2分の1波長共振をする場合、平行平板部3の長さXの2分の1の長さの共振配線4を形成する。しかし、図22に示すように平行平板部3間に絶縁層7−2と空気層と絶縁層7−3があり、平行平板部3間の媒体の比誘電率が一様で無い場合は、共振配線4の長さが異なる。すなわち、共振配線4が電気接続する導体面との間の媒体である絶縁層7−3の実効的比誘電率と、平行平板部3間の媒体の実効的比誘電率が異なる場合は、平行平板部3と同じ共振周波数の共振配線4の長さは平行平板部3の長さの2分の1にはならない。共振配線4の長さは、その実効的比誘電率の違いを補正した長さに形成する。また、抵抗性の共振配線4を形成する材料は、金属に限定されず、金属含有有機樹脂ペーストの印刷物、あるいは、インジウムトリス2,4−ペンタンジオナート(あるいは、トリスアセトアセトナートインジウム)、インジウムトリスヘキサフルオロペンタンジオナート、メチルトリメチルアセトキシインジウム、等の有機金属化合物、あるいは、ITO(Indium Tin Oxide)やGaPやAlGaAs等の半導体材料を用いても良い。
本実施形態の、バンプ14の上層の第1の導体面1とバンプ14の下層の第2の導体面2の成す平行平板部3は、平行平板部3の導体面の間に空気層があり無負荷Q値が大きい。更に平行平板部3の導体面間の間隔hも1mmから0.2mm程度で大きいので、共振の無負荷Q値が大きくなるため共振強度が大きくなる。一方、本発明は、このように無負荷Q値が大きいほど共振の低減率が大きくなる効果がある。本実施形態は、特許文献1に示された、スティフナーが、グランド電位あるいは電源電位の導体面とで平行平板部3を形成し、その平行平板部3の導体面の間の電磁界が共振してノイズおよびEMIを発生させる場合に適用できる。この平行平板部3の導体面の間に共振配線4を設置しその共振配線4の端部を電気抵抗を介して平行平板部3の辺部の導体面に終端することで、その平行平板部3の導体面の間の電磁界の共振を抑制できる効果がある。
1・・・第1の導体面
2・・・第2の導体面
3・・・平行平板部
4・・・共振配線
5・・・ビアホール
6・・・終端抵抗
7、7−1、7−2、7−3、7−4・・・絶縁層
8・・・配線パターン
9・・・電子回路
10・・・ビアホール
11・・・励振点
12・・・観測点
13・・・半導体パッケージ
14・・・バンプ
2・・・第2の導体面
3・・・平行平板部
4・・・共振配線
5・・・ビアホール
6・・・終端抵抗
7、7−1、7−2、7−3、7−4・・・絶縁層
8・・・配線パターン
9・・・電子回路
10・・・ビアホール
11・・・励振点
12・・・観測点
13・・・半導体パッケージ
14・・・バンプ
Claims (16)
- 導体面が対向して形成する平行平板部を有する印刷配線板において、前記平行平板部の前記導体面の間の導体層に前記平行平板部間の電磁界の共振周波数に共振する共振配線を有し、前記共振配線の総面積を前記平行平板部の面積の2%以上で50%以下にし、前記共振配線を電気抵抗を介して前記平行平板部の辺部の前記導体面に電気接続することにより前記平行平板部間の電磁界の共振を抑制することを特徴とする印刷配線板。
- 前記電気抵抗が、終端抵抗部品あるいは終端抵抗素子で形成したことを特徴とする請求項1記載の印刷配線板。
- 前記電気抵抗の値を、前記平行平板部の前記導体面間の媒体の比誘電率と前記平行平板部の辺の長さと共振配線の幅の積の平方根で割り算した値に63を掛け算した値の4倍から4分の1の範囲の値にしたことを特徴とする請求項2記載の印刷配線板。
- 前記共振配線がループ状に形成され、1つの前記終端抵抗に接続していることを特徴とする請求項1乃至3の何れか一項に記載の印刷配線板。
- 前記共振配線として抵抗性の共振配線を用いることにより前記電気抵抗を加えたことを特徴とする請求項1記載の印刷配線板。
- 前記共振配線の電気抵抗の値を、前記平行平板部の前記導体面間の媒体の比誘電率と前記平行平板部の辺の長さと前記共振配線の幅の積の平方根で割り算した値に252を掛け算した値の4倍から4分の1の範囲の値にしたことを特徴とする請求項5記載の印刷配線板。
- 前記共振配線を、前記平行平板部の1つの共振周波数あたり複数本設置したことを特徴とする請求項1乃至6の何れか一項に記載の印刷配線板。
- 前記複数本の共振配線を前記抵抗を介して前記平行平板部の角部の前記導体面に電気接続したことを特徴とする請求項7記載の印刷配線板。
- 導体面が対向して形成する平行平板部を有する半導体装置において、前記平行平板部の前記導体面の間の導体層に前記平行平板部間の電磁界の共振周波数に共振する共振配線を有し、前記共振配線の総面積を前記平行平板部の面積の2%以上で50%以下にし、前記共振配線を電気抵抗を介して前記平行平板部の辺部の前記導体面に電気接続することにより前記平行平板部間の電磁界の共振を抑制することを特徴とする半導体装置。
- 前記電気抵抗が、終端抵抗部品あるいは終端抵抗素子で形成したことを特徴とする請求項9記載の半導体装置。
- 前記電気抵抗の値を、前記平行平板部の前記導体面間の媒体の比誘電率と前記平行平板部の辺の長さと共振配線の幅の積の平方根で割り算した値に63を掛け算した値の4倍から4分の1の範囲の値にしたことを特徴とする請求項10記載の半導体装置。
- 前記共振配線がループ状に形成され1つの前記終端抵抗に接続していることを特徴とする請求項9乃至11の何れか一項に記載の半導体装置。
- 前記共振配線として抵抗性の共振配線を用いることにより前記電気抵抗を加えたことを特徴とする請求項9記載の半導体装置。
- 前記共振配線の電気抵抗の値を、前記平行平板部の前記導体面間の媒体の比誘電率と前記平行平板部の辺の長さと前記共振配線の幅の積の平方根で割り算した値に252を掛け算した値の4倍から4分の1の範囲の値にしたことを特徴とする請求項13記載の半導体装置。
- 前記共振配線を、前記平行平板部の1つの共振周波数あたり複数本設置したことを特徴とする請求項9乃至14の何れか一項に記載の半導体装置。
- 前記複数の共振配線を前記抵抗を介して前記平行平板部の角部の前記導体面に電気接続したことを特徴とする請求項15記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006257242A JP2008078463A (ja) | 2006-09-22 | 2006-09-22 | 印刷配線板及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006257242A JP2008078463A (ja) | 2006-09-22 | 2006-09-22 | 印刷配線板及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008078463A true JP2008078463A (ja) | 2008-04-03 |
Family
ID=39350207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006257242A Pending JP2008078463A (ja) | 2006-09-22 | 2006-09-22 | 印刷配線板及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008078463A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010278152A (ja) * | 2009-05-27 | 2010-12-09 | Mitsubishi Electric Corp | 多層高周波パッケージ基板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09283974A (ja) * | 1996-04-19 | 1997-10-31 | Hitachi Ltd | 低emi多層回路基板、及びこれを用いた電子装置 |
JP2001326468A (ja) * | 2000-05-17 | 2001-11-22 | Canon Inc | 多層プリント配線板及び電子機器 |
JP2002185091A (ja) * | 2000-12-14 | 2002-06-28 | Nec Corp | 回路基板、回路基板のemi低減方法およびその回路基板を用いた電子装置のemi低減方法 |
JP2005039586A (ja) * | 2003-07-16 | 2005-02-10 | Toppan Printing Co Ltd | 高周波伝送線路 |
JP2006049496A (ja) * | 2004-08-03 | 2006-02-16 | Nec Toppan Circuit Solutions Inc | 印刷配線板 |
-
2006
- 2006-09-22 JP JP2006257242A patent/JP2008078463A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09283974A (ja) * | 1996-04-19 | 1997-10-31 | Hitachi Ltd | 低emi多層回路基板、及びこれを用いた電子装置 |
JP2001326468A (ja) * | 2000-05-17 | 2001-11-22 | Canon Inc | 多層プリント配線板及び電子機器 |
JP2002185091A (ja) * | 2000-12-14 | 2002-06-28 | Nec Corp | 回路基板、回路基板のemi低減方法およびその回路基板を用いた電子装置のemi低減方法 |
JP2005039586A (ja) * | 2003-07-16 | 2005-02-10 | Toppan Printing Co Ltd | 高周波伝送線路 |
JP2006049496A (ja) * | 2004-08-03 | 2006-02-16 | Nec Toppan Circuit Solutions Inc | 印刷配線板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010278152A (ja) * | 2009-05-27 | 2010-12-09 | Mitsubishi Electric Corp | 多層高周波パッケージ基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5645118B2 (ja) | アンテナ装置 | |
JP5176736B2 (ja) | プリント配線基板 | |
WO2010013610A1 (ja) | 平面アンテナ | |
US6476465B2 (en) | Integrated circuit package for mounting | |
US6717494B2 (en) | Printed-circuit board, coaxial cable, and electronic device | |
JP4830539B2 (ja) | 多層プリント回路基板 | |
JP4910335B2 (ja) | 印刷配線板及び半導体集積回路装置 | |
TWI582931B (zh) | 半導體裝置 | |
JP4494714B2 (ja) | プリント配線板 | |
JP3878795B2 (ja) | 多層配線基板 | |
JP2008078463A (ja) | 印刷配線板及び半導体装置 | |
JP5817999B2 (ja) | アンテナ装置 | |
WO2012043795A1 (ja) | 回路基板、電源構造体、回路基板の製造方法、および電源構造体の製造方法 | |
JP5729559B2 (ja) | アンテナ装置 | |
CN106449042A (zh) | 一种高效率平面变压器 | |
JP2004153607A (ja) | チップ状アンテナ素子及びアンテナ実装プリント配線基板 | |
JP2006049496A (ja) | 印刷配線板 | |
JP5286694B2 (ja) | 電子装置 | |
JP4130883B2 (ja) | 回路基板 | |
JP7361600B2 (ja) | 共振構造体の製造方法 | |
JP2013074583A (ja) | アンテナ装置 | |
JP2006114623A (ja) | 基板モジュール及び印刷配線板並びにこれを用いた電子装置 | |
JP4540493B2 (ja) | プリント配線基板 | |
JP6011328B2 (ja) | アンテナ装置 | |
JP3784244B2 (ja) | 多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111011 |