JP2010278152A

JP2010278152A - 多層高周波パッケージ基板

Info

Publication number: JP2010278152A
Application number: JP2009128141A
Authority: JP
Inventors: Kosuke Yasooka; 興祐八十岡
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2009-05-27
Filing date: 2009-05-27
Publication date: 2010-12-09
Anticipated expiration: 2029-05-27
Also published as: JP5334686B2

Abstract

【課題】占有部分が小さな共振抑制回路を多層誘電体基板に形成することで、配線構造のレイアウトが容易な多層高周波パッケージ基板を得ること。
【解決手段】多層誘電体基板１上にキャビティ２０を形成し、このキャビティ２０内にＭＭＩＣ２を実装する多層高周波パッケージ基板において、多層誘電体基板１内に形成され、線路パターン及び／又はビアで構成される先端開放の導体伝送路３０と、導体伝送路３０の先端開放端から、信号波の基板内実効波長の略１／４の長さ位置に配される抵抗体４０とを備える。
【選択図】図１

Description

本発明は、多層誘電体基板上に高周波帯で動作する半導体デバイスを搭載するための電磁シールドされた空間（以下、キャビティとする）を形成した多層高周波パッケージ基板に関するものである。

マイクロ波帯、ミリ波帯などの高周波帯で動作する半導体デバイスが搭載される多層高周波パッケージにおいては、その耐環境性と、動作安定性を踏まえて、多層誘電体基板上に、カバー、シールリング、接地導体などによって形成したキャビティ内に高周波半導体デバイスが搭載されることが多い。

しかしながら、この種の多層高周波パッケージでは、キャビティの寸法と、半導体デバイスで使用される信号周波数に対応する伝搬波長の寸法が接近してくるため、キャビティ内で共振が発生し、半導体デバイスの動作や伝送線路の特性が不安定になる可能性がある。

この問題を解決するため特許文献１においては、キャビティに結合する終端導波路を導波管によって多層誘電体基板内に形成することで、擬似的にカバーのない開放状態と等価な状態を作り出し、キャビティ共振を抑制するようにしている。具体的には、信号波の基板内実効波長λの１／４の長さを有する先端短絡の誘電体導波管のショート点からλ／４のオープン点に抵抗体を設け、共振周波数を終端している。

再表２００６−００１３８９号公報

上記従来の技術では、このキャビティ共振を抑える為に多層誘電体基板内に共振抑圧回路（終端回路）を設けているが、従来はこの終端回路を導波管構造で形成しているため、多層基板内のある層において大部分の領域を占有してしまう問題がある。多層基板内にはＭＭＩＣへバイアス電流を供給する配線や、高周波信号を送受信するための同軸構造や導波管構造が必要であるが、共振抑圧回路がある層において大部分を占有してしまうと、その層にはバイアス配線や高周波信号用の同軸構造や導波管構造を形成する領域が狭くなってしまい、配線構造のレイアウトが煩雑になるという問題がある。

本発明は、上記に鑑みてなされたものであって、占有部分が小さな共振抑制回路を多層誘電体基板に形成することで、配線構造のレイアウトが容易な多層高周波パッケージ基板を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、多層誘電体基板上にキャビティを形成し、このキャビティ内に半導体デバイスを実装する多層高周波パッケージ基板において、前記多層誘電体基板内に形成され、線路パターン及び／又はビアで構成される先端開放の導体伝送路と、前記導体伝送路の先端開放端から、信号波の基板内実効波長の略１／４の奇数倍の長さの位置に配される抵抗体とを備えることを特徴とする。

本発明によれば、導体伝送路の先端開放端から、信号波の基板内実効波長の略１／４の奇数倍の長さの位置（電流最大位置）に抵抗体を配するようにしたので、少ない専有面積で、効率よく共振波を減衰、吸収する共振抑制回路を多層誘電体基板内に形成することが可能となる。

図１は、本発明の実施の形態を示す断面図である。

以下に、本発明にかかる多層高周波パッケージ基板の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

図１は、本発明にかかる多層高周波パッケージ基板の実施の形態の構成を示す断面図である。図１に示すように、多層誘電体基板１上には、１〜複数の高周波半導体デバイス（ＭＭＩＣ）２が搭載されている。ＭＭＩＣ２は、例えば、マイクロ波帯、ミリ波帯などの高周波帯で動作するものである。多層高周波パッケージ基板が、ＦＭ−ＣＷレーダに適用された場合、ＭＭＩＣ２には、例えば、発振器（ＶＣＯ）、複数の増幅器、電力分配器、逓倍器、ミクサなどの高周波回路が含まれる。

ＭＭＩＣ２は、多層誘電体基板１上の接地導体１０と、電磁シールド部材としてのシールリング３および蓋体４とによって囲繞される、気密または、ほぼ気密で電気的にシールドされた空間である、キャビティ２０内に収容されている。多層誘電体基板１の表層には、接地導体１０が形成され、この接地導体１０上に、金属製の枠形状の壁体としてのシールリング３が半田などによって接合され、さらにシールリング３上には蓋体としての金属製のカバー４が溶接などによって接合されている。なお、上記では、キャビティ２０を形成するための多層誘電体基板１側の電磁シールドの構成として、便宜上、表層の接地導体１０のみを示したが、表層の接地導体１０の他に、内層の接地導体や、接地された複数のビアによって多層誘電体基板１側の電磁シールドを構成することも可能である。

図１の場合は、多層誘電体基板１上には、凹部６が形成されており、凹部６にＭＭＩＣ２が搭載されている。勿論、平坦な多層誘電体基板１の表層に、ＭＭＩＣ２を搭載してもよい。図１では、図示を省略するが、ＭＭＩＣ２は、ワイヤボンディング接続されたワイヤ、導体パッド、多層誘電体基板１に形成された表層線路、ビア、内層線路などを介してキャビティ２０の外部の電気回路、制御基板などに接続されている。

多層誘電体基板１内には、従来技術のような導波管ではなく、導体伝送路３０と、抵抗体４０によって共振抑圧回路が構成されている。導体伝送路３０は、線路パターン３１と、層間の線路パターン３１を接続するビア３２によって構成されている。この実施の形態では、表層の線路パターン（または導体パッド）３１ａ、ビア３２ａ、内層の線路パターン３１ｂ、ビア３２ｂ、オープン端を形成する内層の線路パターン３１ｃによって、導体伝送路３０が構成されている。これら線路パターン３１とビア３２によって構成される導体伝送路３０は、表層の接地導体１０あるいは内層の接地導体１１と接続されていない。

線路パターン３１ｃによって構成されるオープン端から、ＭＭＩＣ２で使用する信号波の基板内実効波長λの略１／４の長さの位置（ショート点）に、抵抗体（抵抗膜）４０を形成している。オープン端では電圧は最大で、電流は最小である。一方、オープン端からλ／４のショート点は、電圧は最小で、電流が最大であり、この電流最大の位置に抵抗体４０を設けている。したがって、共振波を抵抗体４０によって、効率よく、減衰、吸収することが可能となる。また、抵抗体４０から先のオープンスタブ部分は、途中にビアを用いることにより多層で構成することができるので、従来の導波管を用いた場合のように、ある層の大部分を共振抑圧回路で占有されることを回避できる。

なお、上記では、抵抗体４０をオープン端からλ／４の位置に設けたが、抵抗体４０をオープン端からλ／４の奇数倍の位置に設けるようにしてもよい。また、表層に抵抗体４０を設け、この抵抗体４０に接続されるオープンスタブを線路パターン３１とビア３２によって形成するようにしてもよい。

このように実施の形態では、導体伝送路の先端開放端から、信号波の基板内実効波長の略１／４の長さ位置（ショート点で電流最大位置）に抵抗体を配するようにしたので、少ない専有面積で、効率よく共振波を減衰、吸収する共振抑制回路を多層誘電体基板内に形成することが可能となる。

以上のように、本発明にかかる多層高周波パッケージ基板は、多層誘電体基板上に高周波帯で動作する半導体デバイスを搭載するための電磁シールドされたキャビティを形成した多層高周波パッケージ基板に有用である。

１多層誘電体基板
２半導体デバイス（ＭＭＩＣ）
３シールリング
４蓋体（カバー）
６凹部
１０接地導体
１１接地導体
２０キャビティ
３０導体伝送路
３１線路パターン
３２ビア
４０抵抗体

Claims

多層誘電体基板上にキャビティを形成し、このキャビティ内に半導体デバイスを実装する多層高周波パッケージ基板において、
前記多層誘電体基板内に形成され、線路パターン及び／又はビアで構成される先端開放の導体伝送路と、
前記導体伝送路の先端開放端から、信号波の基板内実効波長の略１／４の奇数倍の長さの位置に配される抵抗体と、
を備えることを特徴とする多層高周波パッケージ基板。