JP2001102702A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JP2001102702A JP2001102702A JP27686499A JP27686499A JP2001102702A JP 2001102702 A JP2001102702 A JP 2001102702A JP 27686499 A JP27686499 A JP 27686499A JP 27686499 A JP27686499 A JP 27686499A JP 2001102702 A JP2001102702 A JP 2001102702A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- power supply
- region
- layer
- ground layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
び不要放射ノイズを広い周波数範囲にわたって簡単な構
造で容易に抑制することができる配線基板を提供する。 【解決手段】絶縁基板2の表面に半導体素子4を搭載す
る搭載面を有し、且つ絶縁基板2の裏面または内部にC
u、W、Moのうち少なくとも1種を主成分とする導体
材料によって形成された電源層5とグランウド層6とが
形成されてなる配線基板1であって、電源層5とグラウ
ンド層6のうち少なくとも一方の層の周縁にその内部領
域5a、6aよりも高いシート抵抗を有するシート抵抗
が0.1Ω/sq〜1000Ω/sqであり、内部領域
5a、6aよりも高抵抗の導体材料によって形成する
か、または孔8、溝9を形成してなる高抵抗領域5b、
6bを設ける。
Description
ランジスタ等の半導体素子が搭載される回路基板の電圧
変動及び不要放射ノイズを抑制するための構造に関する
ものであり、特にディジタル回路を搭載した配線基板に
関するものである。
の電子部品を搭載して所定の電子回路を構成する回路基
板においては、電子部品の作動時に電源端子とグラウン
ド端子の間に高周波成分を含む貫通電流が発生し、この
高周波電流が電子回路内に伝播し、回路自体の誤動作を
引き起こしたり、不要な放射ノイズの原因となったりし
ていた。
る電子部品の近傍にデカップリングコンデンサを搭載
し、高周波電流を閉じ込める方法が取られている。ま
た、電源層とグラウンド層に接続したコンデンサを基板
外周全体に配置することにより、配線基板の電源層及び
グラウンド層に電播した高周波電流を基板端で吸収する
ことも特開平9−266361号にて提案されている。
デカップリングコンデンサを用いる方法ではデカップリ
ングコンデンサの容量と寄生インダクタンスによって決
まる特定の周波数においては高周波電流を閉じ込めるこ
とができるが、それ以外の周波数で新たに高周波電流を
発生させてしまい、これがノイズとなるなどの副作用が
あった。この問題に対しては、容量の異なる複数個のコ
ンデンサを用いる方法も提案されているが、広い周波数
範囲にわたって改善することは困難であった。
る方法は、特別な形状のコンデンサや多数のチップコン
デンサが必要であるために、コンデンサにかかるコスト
の問題あるいはコンデンサの取付けの手間などにより生
産性が低下するなどの問題があった。
を主たる目的とするものであり、即ち、電源層とグラウ
ンド層間で発生する電源圧電及び不要放射ノイズを広い
周波数範囲にわたって簡単な構造で容易に抑制すること
のできる配線基板を提供することを目的とするものであ
る。
縁基板の表面に電子部品が搭載する搭載部を有し、且つ
前記絶縁基板の裏面または内部に電源層とグラウンド層
とが形成されてなる配線基板であって、前記電源層と前
記グラウンド層のうち少なくとも一方の層の周縁にその
内部領域よりも高いシート抵抗を有するシート抵抗が
0.1Ω/sq〜1000Ω/sqの高抵抗領域を設け
たことを特徴とするものであり、前記内部領域は、C
u、W、Moのうち少なくとも1種を主成分とする導体
材料によって形成され、前記高抵抗領域が、前記内部領
域よりも高抵抗の導体材料によって形成されてなるかま
たは高抵抗領域において多数の孔が形成されてなること
を特徴とするものである。
はグラウンド層の周縁に高抵抗領域を設けることによ
り、ICやLSIで発生した高周波電流によるノイズを
この高抵抗領域で減衰、散逸させることができるため、
電源層及びグラウンド層間での高周波ノイズによる共振
が発生せず、電源層及びグラウンド層内の電圧変動を抑
制することができ、同時に放射ノイズも低減できる。
て、具体的な構造を図面を参照しながら説明する。図1
は本発明による配線基板の第一の実施の形態を示す断面
図、図2は図1の配線基板において電源層及びグラウン
ド層だけを取り出した斜視図である。
の表面には信号伝達用の配線回路層3が形成されてお
り、電子部品としてICやLSI等の半導体素子4が配
線基板1表面に搭載され、表面の配線回路層3と接続さ
れている。
グラウンド層6が形成されており、半導体素子4は、そ
の電源端子4aおよびグラウンド端子4bは、電源層5
およびグラウンド層6と絶縁基板2を貫通するように形
成されたビア導体7によってそれぞれ電気的に接続され
ている。
ト抵抗を有する内部領域aによって主として形成されて
いるが、本発明によれば、この内部領域5a、6aの周
縁に、内部領域5a、6a(以下、単に内部領域aと称
する)を取り巻くように内部領域aよりも高いシート抵
抗を有する高抵抗領域5b、6b(以下、単に高抵抗領
域bと称する)が形成されている。この「高いシート抵
抗」とは、単位面積当たりにおけるシート抵抗が、内部
領域aに対して高抵抗領域bの方が相対的に高いことを
意味するものである。特に、内部領域aにおけるシート
抵抗R1 と高抵抗領域bにおけるシート抵抗R2 とは、
R2 −R1 のシート抵抗差が0.08Ω/sq以上、特
に0.48Ω/sq以上であることが望ましい。
は、一般的に配線基板における導体材料として従来から
用いられるCu、W、Mo等の導体によって形成され、
そのシート抵抗は低い程よく、0.02Ω/sq以下で
あることが望ましい。
は、内部領域aのシート抵抗よりも大きく、0.1Ω/
sq〜1000Ω/sqであることが重要である。これ
は、このシート抵抗が0.1Ω/sqよりも低いと、ノ
イズの吸収能力が低く、また1000Ω/sqよりも高
いとノイズを反射し吸収しなくなるためである。このシ
ート抵抗は特に0.5Ω/sq〜100Ω/sqの範囲
で効果が大きい。
した高周波電流は電流端子4a及びグラウンド端子4b
より電源層5の内部領域5a及びグラウンド層6の内部
領域6aに電播し、電源層5及びグラウンド層6の高抵
抗領域bで吸収される。従って、電源層5及びグラウン
ド層6内で共振を起こし定在波が発生することがなく、
圧電変動を低く抑えることができると同時に、放射ノイ
ズも低減される。
体的な方法としては、以下の方法が挙げられる。まず、
高抵抗領域bを内部領域aよりも高い抵抗を有す導体材
料によって形成する。この高い抵抗を有する導体材料と
しては、SnO2 、LaB6 のうちの少なくとも1種を
主成分とする抵抗体材料によって形成したり、Cu、
W、Moから選ばれる少なくとも1種の導体に、Re、
Ruや、絶縁物を含有させた導体材料によって形成する
ことによってシート抵抗を高めることができる。
導体材料によって形成し、それに図3a)に示すように
複数の孔8を形成したり、図3b)に示すように、複数
の溝9を形成したり、さらには、図3c)に示すよう
に、抵抗体10を点在させることによって、この領域の
見掛け上のシート抵抗を高めることができ、その孔8、
溝9、抵抗体10の大きさや数によってシート抵抗を任
意の値に調整できる。
上が望ましい。これは高抵抗領域bの幅が小さすぎると
製造上形成が困難であると同時に硬化も小さくなるため
である。高抵抗領域bの幅の上限は、内部領域の面積が
確保できる範囲内であれば特に定めるものではないが、
その幅が30mmを越えてもその効果は実質的に同じで
ある。
部領域aとその周縁の高抵抗領域bとは電気的に接続す
るよう連続的に形成されている。
高抵抗領域bの接続部の構造としては、それらが全く異
なる導体材料からなる場合、図4のa)に示すように内
部領域aと高抵抗領域bの重なりが全くない構造である
よりも、b)c)のように内部領域aを構成する導体材
料a1 と高抵抗領域bを構成する導体材料b1 とが重な
りあう構造であることが望ましい。また、電源層5、グ
ラウンド層6が配線基板の表面層に形成される場合は
d)のように内部領域aと高抵抗領域bを形成する導体
材料b1 によって内部領域a全体を覆うように形成して
も電流は内部領域aにおける絶縁基板2との接触する側
を流れるため問題はない。
の内部に形成される場合、e)のように、電源層5、グ
ラウンド層6の対向面側に内部領域aを形成し、この領
域a全体を覆うように高抵抗領域bを形成してもよい。
その場合、ビア導体7は、内部領域aと接続することが
必要である。
またはグラウンド層の他の具体的な実施形態の示す図で
ある。この図5に示すように、電源層5やグラウンド層
6は、図5a)に示されるように、複数の層に分離さ
れ、それぞれの内部領域aの周縁に高抵抗領域bを形成
してもよく、b)のように、高抵抗領域bは、内部領域
aの周縁において一定の間隔xをおいて形成することも
可能である。その場合、その間隔xの周縁長さに対する
比率が大きくなると、ノイズの吸収量が減るために、上
記の間隔xの和が、全周縁長さの1/3以下であること
が必要である。
をシート抵抗の異なる領域b1 〜b3 によって構成して
もよい。この場合、内側から外側にかけて、即ち、シー
ト抵抗がa<b1 <b2 <b3 となるように構成するこ
とが望ましい。また、b1 〜b3 の各領域内も内側から
外側にかけて連続的にシート抵抗が変化するようにする
こともできる。
ルミナ(Al2 O3 )を主成分とする絶縁基板から成る
ものは勿論、窒化アルミニウム(AlN)や窒化珪素
(Si3 N4 )、炭化珪素(SiC)、ムライト(3A
l2 O3 ・2SiO2 )、ガラスセラミックス等を主成
分とするセラミックスのほか、エポキシ樹脂、ガラス−
エポキシ複合材料等の有機樹脂を含有する絶縁材料によ
って形成される。
びビア導体7を構成する材料としては、Cu、W、Mo
等及びこれらを含む合金が使用可能である。
体素子を搭載し、これを気密に封止する半導体素子収納
用パッケージや、半導体素子の他にコンデンサや抵抗体
等の各種電子部品が搭載される混成集積配線基板等に適
用される。
a)、b)に沿って詳細に説明する。この実施例の配線
基板では、絶縁基板11としてアルミナ質焼結体を用い
た。まず、Al2 O3 粉末に対して、SiO2 、Mg
O、CaOの焼結助剤を7重量%添加した混合粉末に有
機バインダー、可塑剤、溶剤を添加混合して泥漿を調製
し、該泥漿を周知のドクターブレード法により厚さ約3
00μmのセラミックグリーンシートを成形した。次
に、励振点となる位置にビア13を形成するために、該
セラミックグリーンシートにスルーホールをマイクロド
リルによって形成した。
る粉末原料に、適当な有機バインダ、可塑剤、溶剤等を
添加し、混合して得た金属ペーストを印刷によって前記
セラミックグリーンシートのスルーホールに充填すると
ともに、スルーホール形成部の表面に電源端子14とな
るように、前記金属ペーストを印刷塗布した。
2 )/窒素(N2 )の混合ガスからなる還元性雰囲気
中、約1600℃の温度で焼成することにより、縦56
mm×横80mm×厚さ約250μmのアルミナ基板を
得た。
ンド層15を、裏面側に電源層12を次の方法によって
形成した。なお、高抵抗領域を形成する場合、その幅は
すべて4mmとした。
用いて、グラウンド層15、電源層12を高抵抗領域を
形成することなく、印刷塗布し900℃で焼き付け処理
した。
ストを用いてグラウンド層15における内部領域15
a、電源層12の内部領域12aを印刷塗布し、900
℃で焼き付け処理した。但し、グラウンド層15の内部
領域15aについては、図6に示すように、電源端子1
4の周囲に印刷塗布した。そして、グラウンド層15お
よび電源層12の各内部領域15a、12aの周縁に、
Cu−Ni、LaB6 またはSnO2 を含有する金属ペ
ーストを図4c)に示すようにして一部内部領域15
a、12aと重なるように印刷し、900℃で焼き付け
して高抵抗領域15b、12bを形成したまた、試料N
o.3、4については、高抵抗領域に直径が500μm
の孔を所定の密度で形成した。
(D)のみに形成し、グラウンド層は内部及び周縁とも
にCuによって形成し、試料No.11については、グ
ラウンド層(G)のみに高抵抗領域を形成し、電源層は
内部及び周縁ともにCuによって形成した。
点に設けた電源端子14及びグラウンド端子16に、同
軸ケーブル17の中心軸17aを電源端子14に、また
同軸ケーブルのグラウンド管17bをグラウンド層15
内に設けたグラウンド端子18にそれぞれ半田19によ
って接続固定し、図6に示すような評価用配線基板を作
製した。
に対して、同軸ケーブルから30MHz〜1000MH
zの正弦波を入力し、電源層12の内部領域12a内で
電圧変動が最大となる位置に高インピーダンスの測定用
プローブを接触させ、30MHz〜1000MHzの範
囲での最大電位差を測定した。表1に、高抵抗領域が無
い場合の最大電位差を1とした場合の各評価基板の最大
電位差の比を示した。
た試料No.3〜7、10、11の配線基板では最大電
位差の比が0.5以下と低く抑えられているのに対し
て、シート抵抗値が本発明の範囲外の試料No.1、
2、8、9では大きな電圧変動が生じていることが分か
る。
ば、電源層とグラウンド層の少なくとも1層の周縁にそ
の内部領域よりも高いシート抵抗を有する高抵抗領域を
設けたことによって、ICやLSIで発生した高周波電
流を電源層及びグラウンド層の周縁に設けた高抵抗領域
で減衰、散逸させることができるため、電源層及びグラ
ウンド層での高周波ノイズによる共振が発生せず、電源
層及びグラウンド層内の電圧変動を抑制することがで
き、同時に放射ノイズも低減することができ、回路の信
頼性を高めることができる。
図である。
ウンド層の構造を説明するための概略斜視図である。
領域の他の構造を説明するための概略図である。
域と高抵抗領域との接続部の構造を説明するための概略
断面図である。
またはグラウンド層における他の構造を説明するための
概略斜視図である。
を説明するためのa)概略斜視図とb)概略断面図であ
る。
Claims (4)
- 【請求項1】絶縁基板の表面に電子部品が搭載される搭
載部を有し、且つ前記絶縁基板の裏面または内部に電源
層とグランウド層とが形成されてなる配線基板であっ
て、前記電源層と前記グラウンド層のうち少なくとも一
方の層の周縁にその内部領域よりも高いシート抵抗を有
するシート抵抗が0.1Ω/sq〜1000Ω/sqの
高抵抗領域を設けたことを特徴とする配線基板。 - 【請求項2】前記内部領域が、Cu、W、Moのうち少
なくとも1種を主成分とする導体材料によって形成され
てなる請求項1記載の配線基板。 - 【請求項3】前記高抵抗領域が、前記内部領域よりも高
抵抗の導体材料によって形成されてなる請求項1または
請求項2記載の配線基板。 - 【請求項4】前記周縁に多数の孔あるいは溝を設けると
により、前記高抵抗領域が形成されてなる請求項1また
は請求項3記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27686499A JP3987664B2 (ja) | 1999-09-29 | 1999-09-29 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27686499A JP3987664B2 (ja) | 1999-09-29 | 1999-09-29 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001102702A true JP2001102702A (ja) | 2001-04-13 |
JP3987664B2 JP3987664B2 (ja) | 2007-10-10 |
Family
ID=17575489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27686499A Expired - Fee Related JP3987664B2 (ja) | 1999-09-29 | 1999-09-29 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3987664B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007067004A (ja) * | 2005-08-29 | 2007-03-15 | Nec Toppan Circuit Solutions Inc | 印刷配線板及び半導体集積回路装置 |
JP2009206495A (ja) * | 2008-01-28 | 2009-09-10 | Kyocera Corp | 積層基板 |
JP2014160796A (ja) * | 2013-01-24 | 2014-09-04 | Kyocera Corp | 配線基板および電子装置 |
-
1999
- 1999-09-29 JP JP27686499A patent/JP3987664B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007067004A (ja) * | 2005-08-29 | 2007-03-15 | Nec Toppan Circuit Solutions Inc | 印刷配線板及び半導体集積回路装置 |
JP2009206495A (ja) * | 2008-01-28 | 2009-09-10 | Kyocera Corp | 積層基板 |
JP2014160796A (ja) * | 2013-01-24 | 2014-09-04 | Kyocera Corp | 配線基板および電子装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3987664B2 (ja) | 2007-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6469259B2 (en) | Wiring board | |
US7283032B2 (en) | Static electricity countermeasure component | |
US5099388A (en) | Alumina multilayer wiring substrate provided with high dielectric material layer | |
JP7425084B2 (ja) | 広帯域性能を有するコンパクトな薄膜表面実装可能結合器 | |
JP2003283073A (ja) | 配線基板 | |
JP3796192B2 (ja) | 高周波モジュール | |
JP2001102702A (ja) | 配線基板 | |
JP3615688B2 (ja) | 配線基板 | |
JP2005101366A (ja) | 高周波モジュール | |
JP3652203B2 (ja) | 配線基板 | |
JP3825350B2 (ja) | セラミック配線基板 | |
JP2002158448A (ja) | 多層配線基板 | |
JP2003283148A (ja) | 配線基板 | |
JP2002217545A (ja) | 多層配線基板 | |
JPH0416012A (ja) | ノイズ・フイルタ | |
JP3545934B2 (ja) | 配線基板 | |
JP2003282785A (ja) | 高周波回路用多層基板 | |
JP2003204165A (ja) | 多層配線基板 | |
JP3940537B2 (ja) | 多層配線基板 | |
JP2668264B2 (ja) | 半導体素子収納用パッケージ | |
JPS59144206A (ja) | 積層セラミツク化水晶発振器 | |
JP4183172B2 (ja) | 回路基板 | |
JP3450111B2 (ja) | メタライズ組成物及びそれを用いた配線基板 | |
JPH05327154A (ja) | 配線基板 | |
JP2001308473A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040802 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041025 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041029 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070525 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070713 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |