JP3615688B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP3615688B2 JP3615688B2 JP2000130989A JP2000130989A JP3615688B2 JP 3615688 B2 JP3615688 B2 JP 3615688B2 JP 2000130989 A JP2000130989 A JP 2000130989A JP 2000130989 A JP2000130989 A JP 2000130989A JP 3615688 B2 JP3615688 B2 JP 3615688B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- band
- power supply
- region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＣ、ＬＳＩ、トランジスタ等の半導体素子が搭載される回路基板の電圧変動及び不要放射ノイズの抑制構造に関するものであり、特に半導体素子などのディジタル回路を搭載する配線基板に関する。
【０００２】
【従来技術】
従来より、ＩＣやＬＳＩ、トランジスタ等の電子部品を搭載して所定の電子回路を構成する回路基板において、前記電子部品の作動時に電源端子とグラウンド端子の間に高周波成分を含む貫通電流が発生し、この高周波電流が電子回路内に伝播し、回路自体の誤動作を引き起こしたり、不要な放射ノイズの原因となったりしていた。
【０００３】
特に、ディジタル動作する回路の近傍の電源やグラウンドには大きな高周波ノイズが発生し、これらがケーブル等が接続される領域の電源やグラウンドに伝播するとケーブルにコモンモード電流が生じ、強い放射ノイズが発生することになる。また、電源層やグラウンド層の形状や層間容量により発生する共振も電位変動の主な原因であった。
【０００４】
これらの対策として従来よりノイズ源となる電子部品の近傍にデカップリングコンデンサを搭載し、高周波電流を閉じ込める方法が取られている。
【０００５】
また、基板の電源層及びグランド層に接続したコンデンサを基板外周全体に配置することにより、配線基板の電源層及びグラウンド層に伝播した高周波電流を基板端で吸収する方法も特開平９−２６６３６１号に提案されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、デカップリングコンデンサを用いる方法では、デカップリングコンデンサの容量と寄生インダクタンスによって決まる特定の周波数においては高周波電流を閉じ込めることができるが、それ以外の周波数で新たに高周波電流を発生させてしまい、これがノイズとなるなどの副作用があった。これに対して、容量の異なる複数個のコンデンサを用いる方法も提案されているが、広い周波数範囲に渡って改善することは困難であった。
【０００７】
また、コンデンサを基板外周全体に配置する方法は、特別な形状のコンデンサや多数のチップコンデンサが必要であるために、コンデンサにかかるコストの問題あるいはコンデンサの取り付けの手間などにより生産性が低下するなどの問題があった。
【０００８】
従って、本発明はこのような課題を解決することを主たる目的とするものであり、ディジタル動作する電子部品と接続される電源層とグラウンド層で発生する電源電圧変動が、入出力端子やケーブル等が接続される電源層とグラウンド層に伝播することを防止し、不要放射ノイズを広い周波数範囲にわたって簡単な構造で容易に抑制することのできる配線基板を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
本発明の配線基板は、ディジタル動作する電子部品を搭載する電子部品搭載部が設けられた絶縁基板と、該絶縁基板の表面および／または内部に形成され、前記電子部品と接続される配線回路層と、前記絶縁基板の表面および／または内部に形成された電源層およびグランド層と、前記電子部品と前記電源層およびグランド層と電気的に接続するための接続体とを具備する配線基板において、前記電源層および／またはグラウンド層のうち、少なくとも前記接続体との接続点を含む領域と、それ以外の領域とが、低抵抗帯と、該抵抗帯よりもシート抵抗が高く、かつ０．０１Ω／ｓｑ〜１００００Ω／ｓｑの高抵抗帯とからなる高インピーダンス帯によって互いに分割されていることを特徴とするものである。
【００１０】
かかる配線基板においては、前記高インピーダンス帯によって分割された２つの領域が、前記高インピーダンス帯内の前記低抵抗帯によって直流的に接続されてなることが望ましい。
【００１１】
なお、この高インピーダンス帯において、前記高抵抗帯は櫛状あるいはスパイラル状に形成されてなること、前記低抵抗帯はミアンダ状あるいはスパイラル状に形成されてなること、前記高抵抗帯が、ＳｎＯ２、ＬＡＢ６のうちの少なくとも１種を主成分とする抵抗体材料、Ｃｕ、Ｗ、Ｍｏから選ばれる少なくとも１種の導体に、Ｒｅ、Ｒｕ、絶縁物から選ばれる少なくとも１種を含有させた導体材料によって形成されていることが望ましい。
【００１２】
さらに、前記電源層および／またはグラウンド層が、Ｃｕ、Ｗ、Ｍｏのうち少なくとも１種を主成分とする導体材料によって形成されてなること、または前記電源層および／またはグラウンド層の少なくとも前記接続体との接続点を含む領域以外の領域近傍に、前記入出力端子部が設けられていることを特徴とするものである。
【００１３】
本発明の配線基板によれば、ディジタル動作する電子部品と接続されている電源層および／またはグラウンド層における前記電子部品との接続部を含む領域を、それ以外の領域から、高インピーダンス帯によって分割することによって、ディジタルＩＣやＬＳＩで発生した高周波ノイズを高インピーダンス帯で閉じ込めることができるため、入出力端子等が接続される領域の電源層及びグラウンド層の電位変動が抑制され、ケーブル等からの放射ノイズが低減できる。また、電源層やグラウンド層の共振により発生する高周波ノイズも前記高インピーダンス帯で減衰、散逸するため、電源層及びグラウンド層内の電圧変動を小さくすることができる。
【００１４】
【発明の実施の形態】
以下、本発明の配線基板について、具体的な構造を図面を参照しながら説明する。図１は本発明による配線基板の第１の実施の形態を示す断面図、図２は図１の配線基板における電源層のパターン図である。
【００１５】
図１の配線基板１においては、絶縁基板２の表面には信号伝達用の配線回路層３が形成されており、ディジタル動作する電子部品として、Ｃ−ＭＯＳなどの半導体素子４が配線基板１表面に搭載され、表面の配線回路層３と接続されている。
【００１６】
また、絶縁基板２の内部には、電源層５およびグラウンド層６が形成されており、半導体素子４は、その電源端子４ａおよびグラウンド端子４ｂ、並びに配線基板１に絶縁基板２を貫通するように設けられたビア導体７によって、電源層５およびグラウンド層６と電気的に接続されている。
【００１７】
本発明によれば、図２に示すように、電源層５および／またはグラウンド層６のうち、少なくとも接続体であるビア導体７との接続点７ａを含む領域Ａと、それ以外の領域Ｂとを高インピーダンス帯Ｃによって互いに分割してなることが大きな特徴である。この図２においては、配線基板１の中央付近に、ディジタル動作する電子部品と接続された領域Ａが形成され、その両脇に、入出力端子８と接続されているか、または入出力端子８が近傍に設けられている領域Ｂが形成されており、この領域Ａと領域Ｂ，Ｂとの間に、高インピーダンス帯Ｃが設けられている。
【００１８】
かかる構成によれば、例えば、電源層５に着目して説明すると、半導体素子４で発生した高周波電流は、電源端子４ａ、ビア導体７を経由して電源層５の領域Ａに伝播するが、かかる領域Ａを囲むように配置された高インピーダンス帯Ｃによって吸収、減衰される結果、入出力端子８が接続される領域Ｂの電源層５及びグラウンド層６の電位変動が抑制され、入出力端子やケーブル等からの放射ノイズが低減できる。
【００１９】
なお、この高インピーダンス帯Ｃは、吸収されにくいモードの高周波ノイズをも効果的に吸収、減衰させる上で、高インピーダンス帯Ｃは、図２に示すように、高抵抗帯Ｃ１と、低抵抗帯Ｃ２とから形成されており、高抵抗帯Ｃ１は、櫛状あるいはスパイラル状に形成されてなることが望ましい。また、前記低抵抗帯が、ミアンダ状（つづら折り状、ジグザグ状）あるいはスパイラル状に形成されてなることことが望ましい。また、この電源層５の全周縁部にも、高抵抗帯Ｃ１が設けられている。
【００２０】
即ち、高抵抗帯Ｃ１を櫛状あるいはスパイラル状に形成することによって、その高抵抗帯Ｃ１間に形成された低抵抗帯Ｃ２は、ミアンダ状あるいはスパイラル状に形成されることによって、高周波に対して大きなインダクタンス成分を有することになるために、高周波ノイズに対して、領域Ａから領域Ｂへの高周波ノイズが伝播し難くなり、領域Ｂの電圧変動は大きく抑制される。
【００２１】
また、領域Ａと領域Ｂとは、高周波的には、高インピーダンス帯Ｃによって分離されているものの、直流的には電気的に接続されている。即ち、高インピーダンス帯Ｃを構成する低抵抗帯Ｃ２によって領域Ａと領域Ｂとは接続されている。
【００２２】
本発明によれば、電源層５、グラウンド層６は、および高インピーダンス帯Ｃを構成する低抵抗帯Ｃ２は、いずれも通常、導体材料として用いられているＣｕ、Ｗ、Ｍｏのうち少なくとも１種を主成分とする導体材料によって形成されていることが望ましい。
【００２３】
これに対して、高インピーダンス帯Ｃにおける高抵抗帯Ｃ１は、低抵抗帯Ｃ２や、それ以外の電源層５、グラウンド層６を形成する上記導体材料よりも高いシート抵抗を有するものである。この「高いシート抵抗」とは、単位面積当たりにおけるシート抵抗が、領域Ａ、領域Ｂにおける電源層５、グラウンド層６、および低抵抗帯Ｃ２に比較して、相対的に高いことを意味するものである。特に、領域Ａ、領域Ｂを形成する導体材料のシート抵抗Ｒ１と、高抵抗帯Ｃ１におけるシート抵抗Ｒ２とは、Ｒ２−Ｒ１のシート抵抗差が０．０８Ω／ｓｑ以上、とくに０．４８Ω／ｓｑ以上であることが望ましい。
【００２４】
特に、高抵抗帯Ｃ１のシート抵抗値としては、０．０１Ω／ｓｑ〜１００００Ω／ｓｑであることが望ましい。これは、このシート抵抗が０．０１Ω／ｓｑよりも低いと、ノイズを吸収し、減衰させる能力が充分でなく、高インピーダンス帯Ｃの形成が困難となり、１００００Ω／ｓｑよりも高いとノイズを反射し吸収しなくなるためである。高抵抗帯Ｃ１のシート抵抗値は、０．５Ω／ｓｑ〜１００Ω／ｓｑの範囲が最適である。
【００２５】
本発明において、高抵抗帯Ｃ１を形成する具体的な方法として、高抵抗帯Ｃ１を低抵抗帯Ｃ２よりも高い抵抗を有する導体材料によって形成することが望ましい。この高い抵抗を有する導体材料としては、ＳｎＯ２、ＬａＢ６のうちの少なくとも１種を主成分とする抵抗体材料によって形成したり、Ｃｕ、Ｗ、Ｍｏから選ばれる少なくとも１種の導体に、Ｒｅ、Ｒｕ、絶縁物の群から選ばれる少なくとも１種を含有させた導体材料によって形成することによってシート抵抗を高めることができる。
【００２６】
また、高インピーダンス帯Ｃを構成する高抵抗帯Ｃ１の帯幅は０．１ｍｍ以上が望ましい。これは高抵抗帯の幅が小さすぎると製造上形成が困難であると同時にノイズ低減効果も小さくなるためである。高抵抗帯Ｃ１の帯幅の上限は、領域Ａ，Ｂが確保できる範囲内であれば特に定めるものではないが、その幅が３０ｍｍを越えてもその効果は実質的に同じである。
【００２７】
なお、高インピーダンス帯Ｃにおける高抵抗帯Ｃ１は、低抵抗帯Ｃ２や領域Ａ，領域Ｂの電源層５やグラウンド層６とは、電気的に導通するように連続的に形成されているものである。
【００２８】
図３〜図７は、本発明の配線基板における電源層５の他の具体的な実施形態を示すものである。
【００２９】
図３は、図１、図２の電源層５のパターンのうち、電源層５の全周縁部に形成されていた高インピーダンス帯を除いたものである。
【００３０】
図４は、基板の左側にディジタル動作する電子部品との接続点７ａを有する領域Ａを、入出力端子が接続される領域Ｂとを右側に配置し、高インピーダンス帯Ｃを中央部に形成して、領域Ａと領域Ｂとを分割したパターンからなり、高インピーダンス帯Ｃの高抵抗帯Ｃ１を櫛状に形成してなり、領域Ａ、領域Ｂを櫛状の高抵抗帯Ｃ１間のミアンダ状に形成された低抵抗帯Ｃ２によって接続したパターンからなるものである。
【００３１】
図５は、基板中央に、ディジタル動作する電子部品との接続点７ａを有する領域Ａを形成し、入出力端子が接続される領域Ｂを領域Ａの上下に配置し、領域Ａの上下に高インピーダンス帯Ｃを形成して、領域Ａと領域Ｂとを分割したパターンからなり、高インピーダンス帯Ｃの高抵抗帯Ｃ１を櫛状に形成してなり、領域Ａ、領域Ｂを櫛状の高抵抗帯Ｃ１間のミアンダ状に形成された低抵抗帯Ｃ２によって接続したパターンからなるものである。
【００３２】
図６は、基板の右隅にディジタル動作する電子部品との接続点７ａを有する領域Ａを、それ以外に入出力端子が接続される領域Ｂとを配置し、高インピーダンス帯Ｃを右隅領域を囲うように形成して、領域Ａと領域Ｂとを分割したパターンからなり、高インピーダンス帯Ｃの高抵抗帯Ｃ１を櫛状に形成してなり、領域Ａ，領域Ｂを櫛状の高抵抗帯Ｃ１間のミアンダ状に形成された低抵抗帯Ｃ２によって接続したパターンからなるものである。
【００３３】
図７は、基板内に、ディジタル動作する電子部品との接続点７ａを２箇所有し、それぞれの接続点７ａ１，接続点７ａ２を領域Ａ１、Ａ２とし、それ以外に入出力端子が接続される領域Ｂを配置し、高インピーダンス帯Ｃを２つの接続点７ａ１、７ａ２をそれぞれ囲うように形成して、２つの領域Ａ１、Ａ２と、領域Ｂとを分割したパターンからなる。
【００３４】
そして、領域Ａ１では、高インピーダンス帯Ｃの高抵抗帯Ｃ１を櫛状に形成して領域Ａ１と領域Ｂを櫛状の高抵抗帯Ｃ１間のミアンダ状に形成された低抵抗帯Ｃ２によって接続してなり、領域Ａ２では、高インピーダンス帯Ｃの高抵抗帯Ｃ１をスパイラル状に形成して領域Ａ２と領域Ｂをスパイラル状に形成された低抵抗帯Ｃ２によって接続してなるものである。
【００３５】
前記絶縁基板２を構成する材料としては、アルミナ（Ａｌ２Ｏ３）を主成分とする絶縁基体から成るものは勿論、窒化アルミニウム（ＡｌＮ）や窒化珪素（Ｓｉ３Ｎ４）、炭化珪素（ＳｉＣ）、ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）、ガラスセラミックス等を主成分とするセラミックスのほか、エポキシ樹脂、ガラスーエポキシ複合材料等の有機樹脂を含有する絶縁材料によって形成される。
【００３６】
また、前記配線回路層３及びビア導体７を構成する材料としては、Ｃｕ、Ｗ、Ｍｏ等及びこれらを含む合金が使用可能である。
【００３７】
本発明の配線基板は、表面に半導体素子を搭載し、これを気密に封止する半導体素子収納用パッケージや、半導体素子の他にコンデンサや抵抗体等の各種電子部品が搭載される混成集積配線基板等に好適に使用することができる。
【００３８】
【実施例】
以下に本発明の配線基板の実施例を図８ａ）、ｂ）に沿って詳細に説明する。この実施例の配線基板では、絶縁基板１１としてアルミナ質焼結体を用いた。まず、Ａｌ２Ｏ３粉末に対して、ＳｉＯ２、ＭｇＯ、ＣａＯの焼結助剤を７重量％添加した混合粉末に有機バインダー、可塑剤、溶剤を添加混合して泥漿を調製し、該泥漿を周知のドクターブレード法により厚さ約３００μｍのセラミックグリーンシートを成形した。次に、励振点となる位置にビア１３を形成するために、該セラミックグリーンシートにスルーホールをマイクロドリルによって形成した。
【００３９】
そして、タングステン（Ｗ）を主成分とする粉末原料に、適当な有機バインダ、可塑剤、溶剤等を添加し、混合して得た金属ペーストを印刷によって前記セラミックグリーンシートのスルーホール部に充填するとともに、前記金属ペーストを印刷塗布した。
【００４０】
次いで、このグリーンシートを、水素（Ｈ２）や窒素（Ｎ２）の混合ガスからなる還元性雰囲気中、約１６００℃の温度で焼成することにより、縦５６ｍｍ×８０ｍｍ厚さ約２５０μｍのアルミナ配線基板を得た。
【００４１】
次に、このアルミナ配線基板の表面側にグラウンド層１５を、裏面側に電源層１２を次の方法によって形成した。なお、基板の中央部にディジタル動作する電子部品と接続される領域Ａを想定し、その上下に入出力端子と接続する領域Ｂを想定し、領域Ａの上下に高インピーダンス帯Ｃを形成した。高インピーダンス帯Ｃでは、高抵抗帯Ｃ１をスパイラル状に形成した。なお、高インピーダンス帯における高抵抗帯Ｃ１の帯幅は全て３ｍｍとした。
【００４２】
試料Ｎｏ．１については、Ｃｕペーストを用いて、グラウンド層１５、電源層１２を高インピーダンス帯を形成することなく、印刷塗布し、９００℃で焼き付け処理した。
【００４３】
試料Ｎｏ．２〜１１については、Ｃｕペーストを用いて領域Ａ，領域Ｂおよび高インピーダンス帯Ｃにおける低抵抗帯Ｃ２を図８ｃ）のパターンにて印刷塗布し、９００℃で焼き付け処理した。但し、グラウンド層１５については、図８ａ）に示すように、ビア導体１３と接続する電源端子１４とおよびその周囲に印刷塗布し、焼き付け処理した。そして、電源層１２において、Ｃｕ−Ｎｉ、ＬａＢ６またはＳｎＯ２を含有する抵抗ペーストを用いて、図８ｃ）の高抵抗帯Ｃ１のパターンを一部低抵抗帯Ｃ２と重なるように印刷し、９００℃で焼き付けして高抵抗帯Ｃ１を形成して高インピーダンス帯Ｃを形成した。
【００４４】
なお、試料Ｎｏ．１０については電源層（Ｄ）とグラウンド層（Ｇ）の両方に同じパターンで高抵抗領域を形成し、試料Ｎｏ．１１については、グラウンド層（Ｇ）のみに高抵抗領域を形成し、電源層はＣｕのみのパターンとした。
【００４５】
かくして得られた評価用の配線基板の励振点に設けた電源端子１４およグラウンド端子１８に、同軸ケーブル１７の中心軸１７ａを電源端子１４に、また同軸ケーブルのグラウンド管１７ｂをグラウンド層１５内に設けたグラウンド端子１８にそれぞれ半田１９によって接続固定し、図８に示すような評価用配線基板を作製した。
【００４６】
上記のように作製した評価用配線基板に対して、同軸ケーブルから３０ＭＨｚ〜１０００ＭＨｚの正弦波を入力し、グラウンド層１５の領域Ｂで電圧変動が最大となる位置に高インピーダンスの測定用プローブを接触させ、３０ＭＨｚ〜１０００ＭＨｚの範囲での最大電位差を測定し、高インピーダンス帯を形成していない試料Ｎｏ．１の最大電位差を１とした場合の電位差比を測定した。表１に各評価基板の最大電位差比を示す。
【００４７】
【表１】
【００４８】
高インピーダンス帯を形成しない試料Ｎｏ．１に比較して、本発明に従い、高インピーダンス帯を形成した試料Ｎｏ．２〜１１では、最大電位差比を小さくすることができた。特に、高インピーダンス帯における高抵抗帯のシート抵抗が０．１Ω／ｓｑ〜１０００Ω／ｓｑの試料Ｎｏ．３〜７、１０、１１の配線基板では最大電位差の比が０．５以下と低く抑えられていた。
【００４９】
【発明の効果】
以上のように、本発明の配線基板によれば、電源層および／またはグラウンド層のうち、少なくともディジタル動作する電子部品との接続点を含む領域と、それ以外の領域とを高インピーダンス帯によって互いに分割することによって、入出力端子等の接続される他の電源層およびグラウンド層の領域に、高周波ノイズが伝播するのを防止し、電圧変動が原因となるノイズやケーブルからの放射ノイズが低減でき、回路の信頼性を高めることができる。
【図面の簡単な説明】
【図１】本発明の配線基板の一実施例を示す概略断面図である。
【図２】本発明の配線基板の一実施例を示す電源層のパターン図である。
【図３】本発明の配線基板における電源層の他のパターン図である。
【図４】本発明の配線基板における電源層のさらに他のパターン図である。
【図５】本発明の配線基板における電源層のさらに他のパターン図である。
【図６】本発明の配線基板における電源層のさらに他のパターン図である。
【図７】本発明の配線基板における電源層のさらに他のパターン図である。
【図８】本発明の実施例における評価用配線基板の構造を示す（ａ）概略断面図、（ｂ）平面図、（ｃ）背面図である。
【符号の説明】
１ 配線基板
２ 絶縁基板
３ 配線回路層
４ 半導体素子
５ 電源層
６ グラウンド層
７ ビア導体
７ａ 接続点
８ 入出力端子
Ａ，Ｂ 領域
Ｃ 高インピーダンス帯
Ｃ１ 高抵抗帯
Ｃ２ 低抵抗帯
【発明の属する技術分野】
本発明は、ＩＣ、ＬＳＩ、トランジスタ等の半導体素子が搭載される回路基板の電圧変動及び不要放射ノイズの抑制構造に関するものであり、特に半導体素子などのディジタル回路を搭載する配線基板に関する。
【０００２】
【従来技術】
従来より、ＩＣやＬＳＩ、トランジスタ等の電子部品を搭載して所定の電子回路を構成する回路基板において、前記電子部品の作動時に電源端子とグラウンド端子の間に高周波成分を含む貫通電流が発生し、この高周波電流が電子回路内に伝播し、回路自体の誤動作を引き起こしたり、不要な放射ノイズの原因となったりしていた。
【０００３】
特に、ディジタル動作する回路の近傍の電源やグラウンドには大きな高周波ノイズが発生し、これらがケーブル等が接続される領域の電源やグラウンドに伝播するとケーブルにコモンモード電流が生じ、強い放射ノイズが発生することになる。また、電源層やグラウンド層の形状や層間容量により発生する共振も電位変動の主な原因であった。
【０００４】
これらの対策として従来よりノイズ源となる電子部品の近傍にデカップリングコンデンサを搭載し、高周波電流を閉じ込める方法が取られている。
【０００５】
また、基板の電源層及びグランド層に接続したコンデンサを基板外周全体に配置することにより、配線基板の電源層及びグラウンド層に伝播した高周波電流を基板端で吸収する方法も特開平９−２６６３６１号に提案されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、デカップリングコンデンサを用いる方法では、デカップリングコンデンサの容量と寄生インダクタンスによって決まる特定の周波数においては高周波電流を閉じ込めることができるが、それ以外の周波数で新たに高周波電流を発生させてしまい、これがノイズとなるなどの副作用があった。これに対して、容量の異なる複数個のコンデンサを用いる方法も提案されているが、広い周波数範囲に渡って改善することは困難であった。
【０００７】
また、コンデンサを基板外周全体に配置する方法は、特別な形状のコンデンサや多数のチップコンデンサが必要であるために、コンデンサにかかるコストの問題あるいはコンデンサの取り付けの手間などにより生産性が低下するなどの問題があった。
【０００８】
従って、本発明はこのような課題を解決することを主たる目的とするものであり、ディジタル動作する電子部品と接続される電源層とグラウンド層で発生する電源電圧変動が、入出力端子やケーブル等が接続される電源層とグラウンド層に伝播することを防止し、不要放射ノイズを広い周波数範囲にわたって簡単な構造で容易に抑制することのできる配線基板を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
本発明の配線基板は、ディジタル動作する電子部品を搭載する電子部品搭載部が設けられた絶縁基板と、該絶縁基板の表面および／または内部に形成され、前記電子部品と接続される配線回路層と、前記絶縁基板の表面および／または内部に形成された電源層およびグランド層と、前記電子部品と前記電源層およびグランド層と電気的に接続するための接続体とを具備する配線基板において、前記電源層および／またはグラウンド層のうち、少なくとも前記接続体との接続点を含む領域と、それ以外の領域とが、低抵抗帯と、該抵抗帯よりもシート抵抗が高く、かつ０．０１Ω／ｓｑ〜１００００Ω／ｓｑの高抵抗帯とからなる高インピーダンス帯によって互いに分割されていることを特徴とするものである。
【００１０】
かかる配線基板においては、前記高インピーダンス帯によって分割された２つの領域が、前記高インピーダンス帯内の前記低抵抗帯によって直流的に接続されてなることが望ましい。
【００１１】
なお、この高インピーダンス帯において、前記高抵抗帯は櫛状あるいはスパイラル状に形成されてなること、前記低抵抗帯はミアンダ状あるいはスパイラル状に形成されてなること、前記高抵抗帯が、ＳｎＯ２、ＬＡＢ６のうちの少なくとも１種を主成分とする抵抗体材料、Ｃｕ、Ｗ、Ｍｏから選ばれる少なくとも１種の導体に、Ｒｅ、Ｒｕ、絶縁物から選ばれる少なくとも１種を含有させた導体材料によって形成されていることが望ましい。
【００１２】
さらに、前記電源層および／またはグラウンド層が、Ｃｕ、Ｗ、Ｍｏのうち少なくとも１種を主成分とする導体材料によって形成されてなること、または前記電源層および／またはグラウンド層の少なくとも前記接続体との接続点を含む領域以外の領域近傍に、前記入出力端子部が設けられていることを特徴とするものである。
【００１３】
本発明の配線基板によれば、ディジタル動作する電子部品と接続されている電源層および／またはグラウンド層における前記電子部品との接続部を含む領域を、それ以外の領域から、高インピーダンス帯によって分割することによって、ディジタルＩＣやＬＳＩで発生した高周波ノイズを高インピーダンス帯で閉じ込めることができるため、入出力端子等が接続される領域の電源層及びグラウンド層の電位変動が抑制され、ケーブル等からの放射ノイズが低減できる。また、電源層やグラウンド層の共振により発生する高周波ノイズも前記高インピーダンス帯で減衰、散逸するため、電源層及びグラウンド層内の電圧変動を小さくすることができる。
【００１４】
【発明の実施の形態】
以下、本発明の配線基板について、具体的な構造を図面を参照しながら説明する。図１は本発明による配線基板の第１の実施の形態を示す断面図、図２は図１の配線基板における電源層のパターン図である。
【００１５】
図１の配線基板１においては、絶縁基板２の表面には信号伝達用の配線回路層３が形成されており、ディジタル動作する電子部品として、Ｃ−ＭＯＳなどの半導体素子４が配線基板１表面に搭載され、表面の配線回路層３と接続されている。
【００１６】
また、絶縁基板２の内部には、電源層５およびグラウンド層６が形成されており、半導体素子４は、その電源端子４ａおよびグラウンド端子４ｂ、並びに配線基板１に絶縁基板２を貫通するように設けられたビア導体７によって、電源層５およびグラウンド層６と電気的に接続されている。
【００１７】
本発明によれば、図２に示すように、電源層５および／またはグラウンド層６のうち、少なくとも接続体であるビア導体７との接続点７ａを含む領域Ａと、それ以外の領域Ｂとを高インピーダンス帯Ｃによって互いに分割してなることが大きな特徴である。この図２においては、配線基板１の中央付近に、ディジタル動作する電子部品と接続された領域Ａが形成され、その両脇に、入出力端子８と接続されているか、または入出力端子８が近傍に設けられている領域Ｂが形成されており、この領域Ａと領域Ｂ，Ｂとの間に、高インピーダンス帯Ｃが設けられている。
【００１８】
かかる構成によれば、例えば、電源層５に着目して説明すると、半導体素子４で発生した高周波電流は、電源端子４ａ、ビア導体７を経由して電源層５の領域Ａに伝播するが、かかる領域Ａを囲むように配置された高インピーダンス帯Ｃによって吸収、減衰される結果、入出力端子８が接続される領域Ｂの電源層５及びグラウンド層６の電位変動が抑制され、入出力端子やケーブル等からの放射ノイズが低減できる。
【００１９】
なお、この高インピーダンス帯Ｃは、吸収されにくいモードの高周波ノイズをも効果的に吸収、減衰させる上で、高インピーダンス帯Ｃは、図２に示すように、高抵抗帯Ｃ１と、低抵抗帯Ｃ２とから形成されており、高抵抗帯Ｃ１は、櫛状あるいはスパイラル状に形成されてなることが望ましい。また、前記低抵抗帯が、ミアンダ状（つづら折り状、ジグザグ状）あるいはスパイラル状に形成されてなることことが望ましい。また、この電源層５の全周縁部にも、高抵抗帯Ｃ１が設けられている。
【００２０】
即ち、高抵抗帯Ｃ１を櫛状あるいはスパイラル状に形成することによって、その高抵抗帯Ｃ１間に形成された低抵抗帯Ｃ２は、ミアンダ状あるいはスパイラル状に形成されることによって、高周波に対して大きなインダクタンス成分を有することになるために、高周波ノイズに対して、領域Ａから領域Ｂへの高周波ノイズが伝播し難くなり、領域Ｂの電圧変動は大きく抑制される。
【００２１】
また、領域Ａと領域Ｂとは、高周波的には、高インピーダンス帯Ｃによって分離されているものの、直流的には電気的に接続されている。即ち、高インピーダンス帯Ｃを構成する低抵抗帯Ｃ２によって領域Ａと領域Ｂとは接続されている。
【００２２】
本発明によれば、電源層５、グラウンド層６は、および高インピーダンス帯Ｃを構成する低抵抗帯Ｃ２は、いずれも通常、導体材料として用いられているＣｕ、Ｗ、Ｍｏのうち少なくとも１種を主成分とする導体材料によって形成されていることが望ましい。
【００２３】
これに対して、高インピーダンス帯Ｃにおける高抵抗帯Ｃ１は、低抵抗帯Ｃ２や、それ以外の電源層５、グラウンド層６を形成する上記導体材料よりも高いシート抵抗を有するものである。この「高いシート抵抗」とは、単位面積当たりにおけるシート抵抗が、領域Ａ、領域Ｂにおける電源層５、グラウンド層６、および低抵抗帯Ｃ２に比較して、相対的に高いことを意味するものである。特に、領域Ａ、領域Ｂを形成する導体材料のシート抵抗Ｒ１と、高抵抗帯Ｃ１におけるシート抵抗Ｒ２とは、Ｒ２−Ｒ１のシート抵抗差が０．０８Ω／ｓｑ以上、とくに０．４８Ω／ｓｑ以上であることが望ましい。
【００２４】
特に、高抵抗帯Ｃ１のシート抵抗値としては、０．０１Ω／ｓｑ〜１００００Ω／ｓｑであることが望ましい。これは、このシート抵抗が０．０１Ω／ｓｑよりも低いと、ノイズを吸収し、減衰させる能力が充分でなく、高インピーダンス帯Ｃの形成が困難となり、１００００Ω／ｓｑよりも高いとノイズを反射し吸収しなくなるためである。高抵抗帯Ｃ１のシート抵抗値は、０．５Ω／ｓｑ〜１００Ω／ｓｑの範囲が最適である。
【００２５】
本発明において、高抵抗帯Ｃ１を形成する具体的な方法として、高抵抗帯Ｃ１を低抵抗帯Ｃ２よりも高い抵抗を有する導体材料によって形成することが望ましい。この高い抵抗を有する導体材料としては、ＳｎＯ２、ＬａＢ６のうちの少なくとも１種を主成分とする抵抗体材料によって形成したり、Ｃｕ、Ｗ、Ｍｏから選ばれる少なくとも１種の導体に、Ｒｅ、Ｒｕ、絶縁物の群から選ばれる少なくとも１種を含有させた導体材料によって形成することによってシート抵抗を高めることができる。
【００２６】
また、高インピーダンス帯Ｃを構成する高抵抗帯Ｃ１の帯幅は０．１ｍｍ以上が望ましい。これは高抵抗帯の幅が小さすぎると製造上形成が困難であると同時にノイズ低減効果も小さくなるためである。高抵抗帯Ｃ１の帯幅の上限は、領域Ａ，Ｂが確保できる範囲内であれば特に定めるものではないが、その幅が３０ｍｍを越えてもその効果は実質的に同じである。
【００２７】
なお、高インピーダンス帯Ｃにおける高抵抗帯Ｃ１は、低抵抗帯Ｃ２や領域Ａ，領域Ｂの電源層５やグラウンド層６とは、電気的に導通するように連続的に形成されているものである。
【００２８】
図３〜図７は、本発明の配線基板における電源層５の他の具体的な実施形態を示すものである。
【００２９】
図３は、図１、図２の電源層５のパターンのうち、電源層５の全周縁部に形成されていた高インピーダンス帯を除いたものである。
【００３０】
図４は、基板の左側にディジタル動作する電子部品との接続点７ａを有する領域Ａを、入出力端子が接続される領域Ｂとを右側に配置し、高インピーダンス帯Ｃを中央部に形成して、領域Ａと領域Ｂとを分割したパターンからなり、高インピーダンス帯Ｃの高抵抗帯Ｃ１を櫛状に形成してなり、領域Ａ、領域Ｂを櫛状の高抵抗帯Ｃ１間のミアンダ状に形成された低抵抗帯Ｃ２によって接続したパターンからなるものである。
【００３１】
図５は、基板中央に、ディジタル動作する電子部品との接続点７ａを有する領域Ａを形成し、入出力端子が接続される領域Ｂを領域Ａの上下に配置し、領域Ａの上下に高インピーダンス帯Ｃを形成して、領域Ａと領域Ｂとを分割したパターンからなり、高インピーダンス帯Ｃの高抵抗帯Ｃ１を櫛状に形成してなり、領域Ａ、領域Ｂを櫛状の高抵抗帯Ｃ１間のミアンダ状に形成された低抵抗帯Ｃ２によって接続したパターンからなるものである。
【００３２】
図６は、基板の右隅にディジタル動作する電子部品との接続点７ａを有する領域Ａを、それ以外に入出力端子が接続される領域Ｂとを配置し、高インピーダンス帯Ｃを右隅領域を囲うように形成して、領域Ａと領域Ｂとを分割したパターンからなり、高インピーダンス帯Ｃの高抵抗帯Ｃ１を櫛状に形成してなり、領域Ａ，領域Ｂを櫛状の高抵抗帯Ｃ１間のミアンダ状に形成された低抵抗帯Ｃ２によって接続したパターンからなるものである。
【００３３】
図７は、基板内に、ディジタル動作する電子部品との接続点７ａを２箇所有し、それぞれの接続点７ａ１，接続点７ａ２を領域Ａ１、Ａ２とし、それ以外に入出力端子が接続される領域Ｂを配置し、高インピーダンス帯Ｃを２つの接続点７ａ１、７ａ２をそれぞれ囲うように形成して、２つの領域Ａ１、Ａ２と、領域Ｂとを分割したパターンからなる。
【００３４】
そして、領域Ａ１では、高インピーダンス帯Ｃの高抵抗帯Ｃ１を櫛状に形成して領域Ａ１と領域Ｂを櫛状の高抵抗帯Ｃ１間のミアンダ状に形成された低抵抗帯Ｃ２によって接続してなり、領域Ａ２では、高インピーダンス帯Ｃの高抵抗帯Ｃ１をスパイラル状に形成して領域Ａ２と領域Ｂをスパイラル状に形成された低抵抗帯Ｃ２によって接続してなるものである。
【００３５】
前記絶縁基板２を構成する材料としては、アルミナ（Ａｌ２Ｏ３）を主成分とする絶縁基体から成るものは勿論、窒化アルミニウム（ＡｌＮ）や窒化珪素（Ｓｉ３Ｎ４）、炭化珪素（ＳｉＣ）、ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）、ガラスセラミックス等を主成分とするセラミックスのほか、エポキシ樹脂、ガラスーエポキシ複合材料等の有機樹脂を含有する絶縁材料によって形成される。
【００３６】
また、前記配線回路層３及びビア導体７を構成する材料としては、Ｃｕ、Ｗ、Ｍｏ等及びこれらを含む合金が使用可能である。
【００３７】
本発明の配線基板は、表面に半導体素子を搭載し、これを気密に封止する半導体素子収納用パッケージや、半導体素子の他にコンデンサや抵抗体等の各種電子部品が搭載される混成集積配線基板等に好適に使用することができる。
【００３８】
【実施例】
以下に本発明の配線基板の実施例を図８ａ）、ｂ）に沿って詳細に説明する。この実施例の配線基板では、絶縁基板１１としてアルミナ質焼結体を用いた。まず、Ａｌ２Ｏ３粉末に対して、ＳｉＯ２、ＭｇＯ、ＣａＯの焼結助剤を７重量％添加した混合粉末に有機バインダー、可塑剤、溶剤を添加混合して泥漿を調製し、該泥漿を周知のドクターブレード法により厚さ約３００μｍのセラミックグリーンシートを成形した。次に、励振点となる位置にビア１３を形成するために、該セラミックグリーンシートにスルーホールをマイクロドリルによって形成した。
【００３９】
そして、タングステン（Ｗ）を主成分とする粉末原料に、適当な有機バインダ、可塑剤、溶剤等を添加し、混合して得た金属ペーストを印刷によって前記セラミックグリーンシートのスルーホール部に充填するとともに、前記金属ペーストを印刷塗布した。
【００４０】
次いで、このグリーンシートを、水素（Ｈ２）や窒素（Ｎ２）の混合ガスからなる還元性雰囲気中、約１６００℃の温度で焼成することにより、縦５６ｍｍ×８０ｍｍ厚さ約２５０μｍのアルミナ配線基板を得た。
【００４１】
次に、このアルミナ配線基板の表面側にグラウンド層１５を、裏面側に電源層１２を次の方法によって形成した。なお、基板の中央部にディジタル動作する電子部品と接続される領域Ａを想定し、その上下に入出力端子と接続する領域Ｂを想定し、領域Ａの上下に高インピーダンス帯Ｃを形成した。高インピーダンス帯Ｃでは、高抵抗帯Ｃ１をスパイラル状に形成した。なお、高インピーダンス帯における高抵抗帯Ｃ１の帯幅は全て３ｍｍとした。
【００４２】
試料Ｎｏ．１については、Ｃｕペーストを用いて、グラウンド層１５、電源層１２を高インピーダンス帯を形成することなく、印刷塗布し、９００℃で焼き付け処理した。
【００４３】
試料Ｎｏ．２〜１１については、Ｃｕペーストを用いて領域Ａ，領域Ｂおよび高インピーダンス帯Ｃにおける低抵抗帯Ｃ２を図８ｃ）のパターンにて印刷塗布し、９００℃で焼き付け処理した。但し、グラウンド層１５については、図８ａ）に示すように、ビア導体１３と接続する電源端子１４とおよびその周囲に印刷塗布し、焼き付け処理した。そして、電源層１２において、Ｃｕ−Ｎｉ、ＬａＢ６またはＳｎＯ２を含有する抵抗ペーストを用いて、図８ｃ）の高抵抗帯Ｃ１のパターンを一部低抵抗帯Ｃ２と重なるように印刷し、９００℃で焼き付けして高抵抗帯Ｃ１を形成して高インピーダンス帯Ｃを形成した。
【００４４】
なお、試料Ｎｏ．１０については電源層（Ｄ）とグラウンド層（Ｇ）の両方に同じパターンで高抵抗領域を形成し、試料Ｎｏ．１１については、グラウンド層（Ｇ）のみに高抵抗領域を形成し、電源層はＣｕのみのパターンとした。
【００４５】
かくして得られた評価用の配線基板の励振点に設けた電源端子１４およグラウンド端子１８に、同軸ケーブル１７の中心軸１７ａを電源端子１４に、また同軸ケーブルのグラウンド管１７ｂをグラウンド層１５内に設けたグラウンド端子１８にそれぞれ半田１９によって接続固定し、図８に示すような評価用配線基板を作製した。
【００４６】
上記のように作製した評価用配線基板に対して、同軸ケーブルから３０ＭＨｚ〜１０００ＭＨｚの正弦波を入力し、グラウンド層１５の領域Ｂで電圧変動が最大となる位置に高インピーダンスの測定用プローブを接触させ、３０ＭＨｚ〜１０００ＭＨｚの範囲での最大電位差を測定し、高インピーダンス帯を形成していない試料Ｎｏ．１の最大電位差を１とした場合の電位差比を測定した。表１に各評価基板の最大電位差比を示す。
【００４７】
【表１】
高インピーダンス帯を形成しない試料Ｎｏ．１に比較して、本発明に従い、高インピーダンス帯を形成した試料Ｎｏ．２〜１１では、最大電位差比を小さくすることができた。特に、高インピーダンス帯における高抵抗帯のシート抵抗が０．１Ω／ｓｑ〜１０００Ω／ｓｑの試料Ｎｏ．３〜７、１０、１１の配線基板では最大電位差の比が０．５以下と低く抑えられていた。
【００４９】
【発明の効果】
以上のように、本発明の配線基板によれば、電源層および／またはグラウンド層のうち、少なくともディジタル動作する電子部品との接続点を含む領域と、それ以外の領域とを高インピーダンス帯によって互いに分割することによって、入出力端子等の接続される他の電源層およびグラウンド層の領域に、高周波ノイズが伝播するのを防止し、電圧変動が原因となるノイズやケーブルからの放射ノイズが低減でき、回路の信頼性を高めることができる。
【図面の簡単な説明】
【図１】本発明の配線基板の一実施例を示す概略断面図である。
【図２】本発明の配線基板の一実施例を示す電源層のパターン図である。
【図３】本発明の配線基板における電源層の他のパターン図である。
【図４】本発明の配線基板における電源層のさらに他のパターン図である。
【図５】本発明の配線基板における電源層のさらに他のパターン図である。
【図６】本発明の配線基板における電源層のさらに他のパターン図である。
【図７】本発明の配線基板における電源層のさらに他のパターン図である。
【図８】本発明の実施例における評価用配線基板の構造を示す（ａ）概略断面図、（ｂ）平面図、（ｃ）背面図である。
【符号の説明】
１ 配線基板
２ 絶縁基板
３ 配線回路層
４ 半導体素子
５ 電源層
６ グラウンド層
７ ビア導体
７ａ 接続点
８ 入出力端子
Ａ，Ｂ 領域
Ｃ 高インピーダンス帯
Ｃ１ 高抵抗帯
Ｃ２ 低抵抗帯
Claims (7)
- ディジタル動作する電子部品を搭載する電子部品搭載部が設けられた絶縁基板と、該絶縁基板の表面および／または内部に形成され、前記電子部品と接続される配線回路層と、前記絶縁基板の表面および／または内部に形成された電源層およびグランド層と、前記電子部品と前記電源層およびグランド層と電気的に接続するための接続体とを具備する配線基板において、前記電源層および／またはグラウンド層のうち、少なくとも前記接続体との接続点を含む領域と、それ以外の領域とが、低抵抗帯と、該抵抗帯よりもシート抵抗が高く、かつ０．０１Ω／ｓｑ〜１００００Ω／ｓｑの高抵抗帯とからなる高インピーダンス帯によって互いに分割されていることを特徴とする配線基板。
- 前記高インピーダンス帯によって分割された２つの領域が、前記高インピーダンス帯内の前記低抵抗帯によって直流的に接続されてなることを特徴とする請求項１記載の配線基板。
- 前記高抵抗帯が、櫛状あるいはスパイラル状に形成されてなることを特徴とする請求項１または請求項２記載の配線基板。
- 前記低抵抗帯が、ミアンダ状あるいはスパイラル状に形成されてなることを特徴とする請求項１乃至請求項３のいずれか記載の配線基板。
- 前記電源層および／またはグラウンド層がＣｕ、Ｗ、Ｍｏのうち少なくとも１種を主成分とする導体材料によって形成されてなることを特徴とする請求項１乃至請求項４のいずれか記載の配線基板。
- 前記高抵抗帯が、ＳｎＯ２、ＬａＢ６のうちの少なくとも１種を主成分とする抵抗体材料、Ｃｕ、Ｗ、Ｍｏから選ばれる少なくとも１種の導体に、Ｒｅ、Ｒｕ、絶縁物から選ばれる少なくとも１種を含有させた導体材料によって形成されていることを特徴とする請求項１乃至請求項５のいずれか記載の配線基板。
- 前記電源層および／またはグラウンド層の少なくとも前記接続体との接続点を含む領域以外の領域近傍に、前記入出力端子部が設けられていることを特徴とする請求項１乃至請求項６のいずれか記載の配線基板。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000130989A JP3615688B2 (ja) | 2000-04-28 | 2000-04-28 | 配線基板 |
| EP01104820A EP1130950B1 (en) | 2000-02-29 | 2001-02-27 | Wiring board |
| US09/795,765 US6469259B2 (en) | 2000-02-29 | 2001-02-27 | Wiring board |
| DE60131485T DE60131485T2 (de) | 2000-02-29 | 2001-02-27 | Leiterplatte |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000130989A JP3615688B2 (ja) | 2000-04-28 | 2000-04-28 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001313443A JP2001313443A (ja) | 2001-11-09 |
| JP3615688B2 true JP3615688B2 (ja) | 2005-02-02 |
Family
ID=18639973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000130989A Expired - Fee Related JP3615688B2 (ja) | 2000-02-29 | 2000-04-28 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3615688B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008028612A (ja) | 2006-07-20 | 2008-02-07 | Matsushita Electric Ind Co Ltd | 通信装置およびそれを用いた電子機器 |
| JP2010153534A (ja) * | 2008-12-25 | 2010-07-08 | Shin Etsu Polymer Co Ltd | カバーレイフィルム、その製造方法およびフレキシブルプリント配線板 |
-
2000
- 2000-04-28 JP JP2000130989A patent/JP3615688B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001313443A (ja) | 2001-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6469259B2 (en) | Wiring board | |
| JP2003283073A (ja) | 配線基板 | |
| JP3615688B2 (ja) | 配線基板 | |
| JP3796192B2 (ja) | 高周波モジュール | |
| JP3987664B2 (ja) | 配線基板 | |
| JP3652203B2 (ja) | 配線基板 | |
| JP3825350B2 (ja) | セラミック配線基板 | |
| JP2003283148A (ja) | 配線基板 | |
| JP2005101366A (ja) | 高周波モジュール | |
| JP2004289094A (ja) | 配線基板 | |
| JP4373752B2 (ja) | 配線基板 | |
| JP2000077852A (ja) | 配線基板 | |
| JP2002217545A (ja) | 多層配線基板 | |
| JP3921079B2 (ja) | 配線基板 | |
| JP3784185B2 (ja) | 電子部品搭載用配線基板 | |
| JP4565979B2 (ja) | 弾性表面波素子搭載用基板、高周波モジュールおよび携帯端末機 | |
| JP2004253746A (ja) | 配線基板 | |
| JP3554166B2 (ja) | 電子回路基板 | |
| JP3545934B2 (ja) | 配線基板 | |
| JP3940537B2 (ja) | 多層配線基板 | |
| JP2011044847A (ja) | 多層回路及びパッケージ | |
| JP4583123B2 (ja) | 高周波モジュール | |
| JP2004274005A (ja) | 配線基板 | |
| JP2004259960A (ja) | 配線基板 | |
| JP4183172B2 (ja) | 回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040430 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041101 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |