JP3652203B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP3652203B2 JP3652203B2 JP2000053997A JP2000053997A JP3652203B2 JP 3652203 B2 JP3652203 B2 JP 3652203B2 JP 2000053997 A JP2000053997 A JP 2000053997A JP 2000053997 A JP2000053997 A JP 2000053997A JP 3652203 B2 JP3652203 B2 JP 3652203B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- wiring board
- layer
- low conductivity
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の属する技術分野】
本発明は、IC、LSI、トランジスタ等の半導体素子が搭載される回路基板の電圧変動及び不要放射ノイズを抑制するための構造に関するものであり、特にディジタル回路を搭載した配線基板に関するものである。
【0002】
【従来技術】
従来より、ICやLSI、トランジスタ等の電子部品を搭載して所定の電子回路を構成する回路基板においては、電子部品の作動時に電源端子とグラウンド端子の間に高周波成分を含む貫通電流が発生し、この高周波電流が電子回路内に伝播し、回路自体の誤動作を引き起こしたり、不要な放射ノイズの原因となったりしていた。
【0003】
これらの対策として従来よりノイズ源となる電子部品の近傍にデカップリングコンデンサを搭載し、高周波電流を閉じ込める方法が取られている。また、電源層とグラウンド層に接続したコンデンサを基板外周全体に配置することにより、配線基板の電源層及びグラウンド層に電播した高周波電流を基板端で吸収することも特開平9−266361号にて提案されている。
【0004】
【発明が解決しようとする課題】
しかしながら、上記のデカップリングコンデンサを用いる方法ではデカップリングコンデンサの容量と寄生インダクタンスによって決まる特定の周波数においては高周波電流を閉じ込めることができるが、それ以外の周波数で新たに高周波電流を発生させてしまい、これがノイズとなるなどの副作用があった。この問題に対しては、容量の異なる複数個のコンデンサを用いる方法も提案されているが、広い周波数範囲にわたって改善することは困難であった。
【0005】
また、コンデンサを基板外周全体に配置する方法は、特別な形状のコンデンサや多数のチップコンデンサが必要であるために、コンデンサにかかるコストの問題あるいはコンデンサの取付けの手間などにより生産性が低下するなどの問題があった。
【0006】
一方、情報通信分野において処理速度向上を図るために、CPU、LSIの動作周波数が向上し、高い周波数のノイズ対策が必要となってきている。そこで、ミリ波、マイクロ波帯域の高周波帯域におけるノイズ対策が求められているが、前記の従来のノイズ除去方法では実用的には不十分であった。
【0007】
そこで、本出願人らは、絶縁基板内部の電源層及びグランド層に発生するノイズ定在波を抑制する方法として、電源層および/またはグランド層の周縁部に0.1Ω/sq〜1000Ω/sqのシート抵抗を有する低導電率領域を設けることを提案した。かかる方法によれば、電圧変動の抑制効果を大きくすることができる。これは、導電率に換算すると5×10Ω-1・m-1〜5×105Ω-1・m-1となる。
【0008】
しかし、上記のシート抵抗の制御も、1GHz未満程度の周波数におけるノイズ除去には適用できるが、1GHz以上の高周波、特にマイクロ波、ミリ波の領域では、電流は導体と絶縁基板との界面付近を流れるようになり、実効的な抵抗は体積抵抗率よりも高くなるために、上記シート抵抗の制御では十分な効果が発揮されない場合があった。
【0009】
従って、本発明は、電源層とグランド層間で発生するGHz帯の電源電圧変動及び不要放射ノイズを広い周波数範囲にわたって簡単な構造で容易に抑制することのできる配線基板を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明の配線基板は、絶縁基板の表面に電子部品が搭載する搭載部を有し、且つ前記絶縁基板の裏面または内部に電源層とグラウンド層とが形成されてなる配線基板であって、前記電源層と前記グラウンド層の内、少なくとも一方の周縁にその内部領域よりも低い導電率を有する低導電率領域を前記内部領域と電気的に連続的に形成してなり、前記低導電率領域の前記絶縁基板との界面の粗さが、前記配線基板に伝送される信号の最も高い周波数における表皮深さの2倍以上としたことを特徴とするものであり、前記内部領域は、Cu、W、Moのうち少なくとも1種を主成分とする導体材料によって形成されてなり、特に前記低導電率領域の導電率が70Ω−1・m−1〜5×106Ω−1・m−1であることが望ましい。
【0011】
【作用】
本発明の配線基板によれば、電源層及び/またはグラウンド層の周縁に低導電率領域を設けることにより、ICやLSIで発生した高周波電流によるノイズをこの低導電率領域で減衰、散逸させることができるため、電源層及びグラウンド層間での高周波ノイズによる共振が発生せず、電源層及びグラウンド層内の電圧変動を抑制することができ、同時に放射ノイズも低減できる。
【0012】
特に、この低導電率領域における前記低導電率領域の前記絶縁基板との界面の粗さが、前記配線基板に伝送される信号の最も高い周波数における表皮深さの2倍以上とすることにより、電源層やグランド層の高周波ノイズの行路が長くなるために抵抗が大きくなり高周波ノイズを減衰することができる。
【0013】
【発明の実施の形態】
以下、本発明の配線基板について、具体的な構造を図面を参照しながら説明する。図1は本発明による配線基板の第一の実施の形態を示す断面図、図2は図1の配線基板において電源層及びグラウンド層だけを取り出した斜視図である。
【0014】
図1の配線基板1においては、絶縁基板2の表面には信号伝達用の配線回路層3が形成されており、電子部品としてICやLSI等の半導体素子4が配線基板1表面に搭載され、表面の配線回路層3と接続されている。
【0015】
また、絶縁基板2の内部には、電源層5とグラウンド層6が形成されており、半導体素子4は、その電源端子4aおよびグラウンド端子4bを経由して、電源層5およびグラウンド層6と絶縁基板2を貫通するように形成されたビア導体7によってそれぞれ電気的に接続されている。
【0016】
電源層5及びグラウンド層6は、低いシート抵抗を有する内部領域aによって主として形成されているが、本発明によれば、この内部領域5a、6aの周縁に、内部領域5a、6a(以下、単に内部領域aと称する)を取り巻くように内部領域aよりも低い導電率を有する低導電率領域5b、6b(以下、単に低導電率領域bと称する)が形成されている。この低導電率領域は、導電率が、内部領域aに対して相対的に低いことを意味するものである。特に、内部領域aにおける導電率σ1と低導電率領域bにおける導電率σ2とは、導電率差が1×107Ω-1・m-1以上、特に2×107Ω-1・m-1以上であることが望ましい。
【0017】
電源層5及びグラウンド層6の内部領域aは、一般的に配線基板における導体材料として従来から用いられるCu、W、Mo等の導体によって形成され、導体損による電圧降下を小さくするために、その導電率は高い程よく、1.0×107Ω-1・m-1以上が望ましい。また、導体層と絶縁基板の界面における表面粗さは、表面が粗いと高周波における抵抗が大きくなるため、0.5μm以下に小さくする事が望ましく、特に、0.1μm以下が望ましい。
【0018】
一方、低導電率領域bの導電率としては、5×106Ω-1・m-1以上では高周波電流の吸収能力が低く、70Ω-1・m-1以下では高周波電流を反射し吸収しなくなるため、70Ω-1・m-1〜5×106Ω-1・m-1の範囲が望ましく効果が大きい。特に、100Ω-1・m-1〜1×104Ω-1・m-1の範囲で効果が大きい。
【0019】
1GHz以上の高周波領域における表皮抵抗は、導体層と絶縁基板との界面の粗さによっても変化する。これは周波数が高くなると電流が導体の表面付近を流れるようになるため、界面における表面粗さが大きくなると高周波信号の行路が長くなり抵抗が増すためである。
【0020】
例えば、界面における表面粗さが表皮深さの3倍の時、表皮抵抗は約2倍となる。10GHzの信号では銅の場合、表皮深さは約0.7μmであり、表面粗さを2μm以上にすれば表皮抵抗は約2倍となる。
【0021】
従って、本発明によれば、前記低導電率領域の前記絶縁基板との界面の粗さが、前記配線基板に伝送される信号の最も高い周波数における表皮深さの2倍以上、特に3倍以上とすることによって、高周波ノイズを減衰することができる。
【0022】
なお、上記の「表皮深さ」とは、導体内部の電磁界の強さが導体界面における値の0.368(1/e)倍になる深さを表すパラメータであって、通常、下記数1によって表される。
【0023】
【数1】
【0024】
本発明によれば、かかる構成において、半導体素子4で発生した高周波電流は電流端子4a及びグラウンド端子4bより電源層5の内部領域5a及びグラウンド層6の内部領域6aに伝播し、電源層5及びグラウンド層6の低導電率領域bで吸収される。従って、電源層5及びグラウンド層6内で共振を起こし定在波が発生することがなく、圧電変動を低く抑えることができると同時に、放射ノイズも低減される。
【0025】
本発明に基づき、低導電率領域を形成するには、この領域を形成する導体層中に無機粉末を添加する方法が好適である。無機粉末の量としては10重量%以上が望ましい。用いる無機粉末としては、絶縁基板を構成する成分と類似または同一であることが、密着性などの点から好適である。
【0026】
本発明において、低導電率領域を形成する具体的な方法としては、以下の方法が挙げられる。
【0027】
絶縁基板をアルミナ、ガラスセラミックス等のセラミックスとする場合、これらの原料粉末をドクターブレード法など周知のシート成形法によって所定のグリーンシートを作製する。そして、このグリーンシートの配線基板におけるグランド層や電源層の周縁部に当たる部分のグリーンシート表面に粗く加工したパネルを押し付けたり、その周縁部に絶縁基板と同じ成分の粗いセラミック粉末を散りばめ、その領域に導体ペーストを印刷塗布することによって、導体層と絶縁基板との界面の粗さを大きくすることができる。
【0028】
また、導体ペーストとして、金属粉末に粗い絶縁基板成分の主成分または基板と同一成分のセラミック粉末を添加し、低導電率の形成領域に印刷塗布する。このようなセラミック粉末の添加量は、10重量%以上とすることが望ましい。
【0029】
また、上記に合わせて低導電率領域bを内部領域aよりも低い導電率を有する導体材料によって形成し、低導電率領域の導電率を調整することも可能である。低い導電率を有する導体材料としては、SnO2、LaB6のうち少なくとも1種を主成分とする低導電率材料によって形成したり、Cu、W、Moから選ばれる少なくとも1種の導体に、Re、Ruや、絶縁物を含有させた導体材料によって形成することにより導電率を低下させることができる。
【0030】
低導電率領域bの導体層は、導電率を低下させるために図3a)のように複数の孔8を形成したり、b)のように複数の溝9を形成したり、さらには、c)のように抵抗体10を点在させることによって、この領域の見掛け上の導電率を低下させることができ、その孔8、溝9、抵抗体10の大きさや数によって導電率を調整できる。
【0031】
また、この低導電率部bの周縁部の幅は0.1mm以上が望ましい。これは低導電率領域bの幅が小さすぎると、形成が困難であると同時に、高周波電流の吸収効果が小さいからである。低導電率領域bの幅の上限は、内部領域aの面積が確保できる範囲内であれば特に定めるものではないが、その幅が30mmを越えてもその効果は実質的に同じである。
【0032】
電源層5とグラウンド層6の内部領域aと低導電率領域bの接続部の構造としては、それらが全く異なる導体材料からなる場合、図4のa)に示すように内部領域aと低導電率領域bの重なりが全くない構造であるよりも、b)c)のように内部領域aを構成する導体材料a1と低導電率領域bを構成する導体材料b1とが重なりあう構造であることが望ましい。また、電源層5、グラウンド層6が配線基板の表面層に形成される場合はd)のように内部領域aと低導電率領域bを形成する導体材料b1によって内部領域a全体を覆うように形成しても電流は内部領域aにおける絶縁基板2との接触する側を流れるため問題はない。
【0033】
さらに、電源層5、グラウンド層6が基板の内部に形成される場合、e)のように、電源層5、グラウンド層6の対向面側に内部領域aを形成し、この領域a全体を覆うように低導電率領域bを形成してもよい。その場合、ビア導体7は、内部領域aと接続することが必要である。
【0034】
図5は、本発明の配線基板における電源層またはグラウンド層の他の具体的な実施形態の示す図である。この図5に示すように、電源層5やグラウンド層6は、図5a)に示されるように、複数の層に分離され、それぞれの内部領域aの周縁に低導電率領域bを形成してもよく、b)のように、低導電率領域bは、内部領域aの周縁において一定の間隔xをおいて形成することも可能である。その場合、その間隔xの周縁長さに対する比率が大きくなると、ノイズの吸収量が減るために、上記の間隔xの和が、全周縁長さの1/3以下であることが必要である。
【0035】
さらに、図5c)のように、低導電率領域bをシート抵抗の異なる領域b1〜b3によって構成してもよい。この場合、内側から外側にかけて、即ち、シート抵抗がa<b1<b2<b3となるように構成することが望ましい。また、b1〜b3の各領域内も内側から外側にかけて連続的にシート抵抗が変化するようにすることもできる。
【0036】
さらに、低導電率領域bにおける絶縁基板2の表面形状は、図6に示すように、a)角状、b)三角形状、c)丸型などの反復形状でも、さらに導体層中に無機粉末を添加した場合には図6d)のように不規則な凹凸形状であってもよい。
【0037】
前記絶縁基板4を構成する材料としては、アルミナ(Al2O3)を主成分とする絶縁基板から成るものは勿論、窒化アルミニウム(AlN)や窒化珪素(Si3N4)、炭化珪素(SiC)、ムライト(3Al2O3・2SiO2)、ガラスセラミックス等を主成分とするセラミックスのほか、エポキシ樹脂、ガラス−エポキシ複合材料等の有機樹脂を含有する絶縁材料によって形成される。
【0038】
また、前記信号を伝達する配線回路層3及びビア導体7を構成する材料としては、Cu、W、Mo等及びこれらを含む合金が使用可能である。
【0039】
本発明の配線基板は、配線基板表面に半導体素子を搭載し、これを気密に封止する半導体素子収納用パッケージや、半導体素子の他にコンデンサや抵抗体等の各種電子部品が搭載される混成集積配線基板等に適用される。
【0040】
【実施例】
以下に、本発明の配線基板の実施例を、図7a)、b)に沿って詳細に説明する。この実施例の配線基板では、絶縁基板11にアルミナ質焼結体を用いた。まず、平均粒径0.2μmのAl2O3、SiO2、MgO、CaOの焼結助剤を7重量%添加した混合粉末にに有機バインダー、可塑剤、溶剤を添加混合して泥漿を調整し、該泥漿を周知のドクターブレード法により厚さ約250μmのセラミックグリーンシートを成形する。次に、励振点となる位置にビア13を形成するために、セラミックグリーンシートに孔(あな)空け加工法によってスルーホールを形成する。
【0041】
そして、タングステン(W)を主成分とする粉末原料に、適当な有機バインダ、可塑剤、溶剤等を添加し、混合して得た金属ペーストを印刷によって前記セラミックグリーンシートのスルーホール部に充填するとともに、スルーホール形成部の表面に電源端子14となるように、前記金属ペーストを印刷塗布した。
【0042】
次いで、印刷塗布された前記グリーンシートを、水素(H2)や窒素(N2)の混合ガスからなる還元性雰囲気中で1600℃の温度で焼成することにより、縦56mm×横80mm×厚さ250μmの評価用アルミナ基板を得た。
【0043】
次にこのアルミナ基板の表面側にグランド層15を、裏面側に電源層12を次の方法にて形成した。尚、低導電率領域bを形成する場合、その幅はすべて4mmとした。
【0044】
試料No.1については、Cuペーストを用いてグランド層15、電源層12を低導電率領域を形成することなく、印刷塗布し900℃で焼き付け処理した。
【0045】
試料No.2〜10については、Cuペーストを用いてグランド層15おける内部領域15a、電源層12の内部領域12aを印刷塗布し、900℃で焼き付け処理した。但し、グランド層15の内部領域15aについては、図7に示すように、先にタングステンによって形成した電源端子14の周囲に印刷塗布した。そしてグランド層15及び電源層12の各内部領域15a、12aの周縁に、Cu、Cu−W、Cu−NiまたはLaB6に対して適宜アルミナ成分を表1の比率で添加混合した金属ペーストを図4c)に示すようにして一部内部領域15a、12aと重なるように印刷し、900℃で焼き付けして低導電率領域12b、15bを形成した。
【0046】
また、No.4〜10は、さらに絶縁基板の低導電率領域12b、15bは、この形成領域に、表面を粗く加工したパネルを押し付けて、絶縁基板の表面を機械的に粗くした。
【0047】
さらに、試料No.8については、電源層(D)のみに低導電率領域を形成し、試料No.9については、グランド層(G)のみに低導電率領域を形成した。
【0048】
かくして得られた評価用アルミナ配線基板の励振点に設けた電源端子14及びグランド端子16にウェハープローブ17の先端を接触させ、ネットワークアナライザにて1GHzから40GHzの反射減衰量(S11)を測定した。S11の最大値が−5dB以下のサンプルを電圧変動の抑制効果があると判断した。
【0049】
なお、表中の表面粗さは走査型電子顕微鏡のBEM(反射電子像)から絶縁基板と低導電率領域の導体層との界面の粗さ(Ra)を測定した。表皮深さは500MHzにおけるCuの値3.4μmとした。
【0050】
低導電率領域を形成する導体の導電率は、厚さ0.2mmの絶縁層の片面に幅2mm、長さ30mmの線路を形成した基板を作製し、線路の抵抗値を4端子測定法にて測定して求めた。尚、線路の厚さは、断面を金属顕微鏡で観察して、導電率を算出した。
【0051】
【表1】
【0052】
表1の結果から明らかなように、本発明を適用した試料No.4〜9のS11は5dB以上減衰しているのに対して、低導電率領域を形成していない試料No.1では減衰量が5dB未満であった。また、低導電率領域の導電率が適当な範囲であっても、低導電率領域の絶縁基板との界面の粗さが、前記配線基板に伝送される信号の最も高い周波数における表皮深さの2倍未満の試料No.2、3や、低導電率領域の導電率が低すぎる試料No.10でも、十分な効果が発揮できず、1〜40GHzの高周波領域では上記比率が2倍以上であることが必要であることが理解される。
【0053】
【発明の効果】
以上のように、本発明の配線基板に依れば、電源層とグランド層の少なくとも1層の導体層の導電率を内部領域の周縁部を囲むように低導電率領域を設け、且つその絶縁基板との界面の表面粗さを大きくすることによって、ICやLSIで発生した1GHz以上の高周波帯域、特に10GHz以上のミリ波、マイクロ波帯域の高周波電流を電源層及びグランド層の周縁に設けた低導電率領域で減衰、散逸することができるため、電源層及びグランド層での定在波の発生を抑制し、電圧変動を抑制することができ、回路の信頼性を高めることができる。
【図面の簡単な説明】
【図1】本発明の配線基板の一実施例を示すが概略断面図である。
【図2】本発明の図1の配線基板における電源層とグラウンド層の構造を説明するための概略斜視図である。
【図3】a)b)c)はいずれも本発明における低導電率領域の他の構造を説明するための概略図である。
【図4】a)〜e)は本発明の配線基板における内部領域と低導電率領域との接続部の構造を説明するための概略断面図である。
【図5】a)〜c)は本発明の配線基板における電源層またはグラウンド層における他の構造を説明するための概略斜視図である。
【図6】a)〜d)は本発明の配線基板における低導電率領域の界面の構造を説明するための概略断面図である。
【図7】本発明の実施例における評価用配線基板の構造を説明するためのa)概略斜視図とb)概略断面図である。
【符号の説明】
1 配線基板
2 絶縁基板
3 配線回路層
4 電子部品(半導体素子)
5 電源層
6 グランド層
5a、6a、a 内部領域
5b、6b、b 低導電率領域
7 ビア導体
8 孔
9 溝
10 抵抗体
Claims (3)
- 絶縁基板の表面に電子部品が搭載される搭載部を有し、且つ前記絶縁基板の裏面または内部に電源層とグランウド層が形成されてなる配線基板であって、
前記電源層と前記グラウンド層の内、少なくとも一方の層の周縁にその内部領域よりも低い導電率を有する低導電率領域を前記内部領域と電気的に連続的に形成してなり、前記低導電率領域の前記絶縁基板との界面の粗さが、前記配線基板に伝送される信号の最も高い周波数における表皮深さの2倍以上であることを特徴とする配線基板。 - 前記内部領域が、Cu、W、Moのうち少なくとも1種を主成分とする導体材料によって形成されてなる請求項1記載の配線基板。
- 前記低導電率領域の導電率が70Ω−1・m−1〜5×106Ω−1・m−1である請求項1記載の配線基板。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000053997A JP3652203B2 (ja) | 2000-02-29 | 2000-02-29 | 配線基板 |
EP01104820A EP1130950B1 (en) | 2000-02-29 | 2001-02-27 | Wiring board |
DE60131485T DE60131485T2 (de) | 2000-02-29 | 2001-02-27 | Leiterplatte |
US09/795,765 US6469259B2 (en) | 2000-02-29 | 2001-02-27 | Wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000053997A JP3652203B2 (ja) | 2000-02-29 | 2000-02-29 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001244582A JP2001244582A (ja) | 2001-09-07 |
JP3652203B2 true JP3652203B2 (ja) | 2005-05-25 |
Family
ID=18575309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000053997A Expired - Fee Related JP3652203B2 (ja) | 2000-02-29 | 2000-02-29 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3652203B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5082250B2 (ja) * | 2006-02-02 | 2012-11-28 | 富士通株式会社 | 高周波回路基板 |
JP5165912B2 (ja) | 2007-03-15 | 2013-03-21 | 株式会社日立製作所 | 低ノイズ半導体装置 |
JP2010153534A (ja) * | 2008-12-25 | 2010-07-08 | Shin Etsu Polymer Co Ltd | カバーレイフィルム、その製造方法およびフレキシブルプリント配線板 |
JP7412305B2 (ja) * | 2020-08-18 | 2024-01-12 | 三菱電機株式会社 | パッケージ基板およびパッケージ基板の製造方法 |
-
2000
- 2000-02-29 JP JP2000053997A patent/JP3652203B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001244582A (ja) | 2001-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6469259B2 (en) | Wiring board | |
JP3652203B2 (ja) | 配線基板 | |
JP2003283073A (ja) | 配線基板 | |
JP3987664B2 (ja) | 配線基板 | |
JP3615688B2 (ja) | 配線基板 | |
JP3825350B2 (ja) | セラミック配線基板 | |
JP4462782B2 (ja) | 高周波用配線基板 | |
JP2003283148A (ja) | 配線基板 | |
JP2002217545A (ja) | 多層配線基板 | |
JP3784185B2 (ja) | 電子部品搭載用配線基板 | |
JP3921079B2 (ja) | 配線基板 | |
JP3784188B2 (ja) | 電子部品搭載用配線基板 | |
JP3940537B2 (ja) | 多層配線基板 | |
JP4177849B2 (ja) | 電子部品搭載用配線基板および電子装置 | |
JP2004259960A (ja) | 配線基板 | |
JP3921078B2 (ja) | 配線基板 | |
JP3792424B2 (ja) | 電子部品搭載用配線基板 | |
JPH11136065A (ja) | ノイズフィルタ | |
JP3784192B2 (ja) | 電子部品搭載用配線基板 | |
JP2000077808A (ja) | 配線基板 | |
JP3792422B2 (ja) | 電子部品搭載用配線基板 | |
JP4183172B2 (ja) | 回路基板 | |
JP3793551B2 (ja) | 配線基板 | |
JP2003249594A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2004096056A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050222 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |