JP2003249594A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 絶縁層を貫通して形成された線路導体に対し
て半導体素子から発生する磁界を有効にシールドし、ま
た線路導体の伝送モードが途中で変化せず、さらに導体
抵抗が線路導体の全長にわたって大きく変化しないもの
とすること。 【解決手段】 複数の絶縁層が積層されて成り、上面の
複数の凹部２の底面に半導体素子Ａを載置する載置部１
ａを有する基体１と、隣接する凹部２間の絶縁層４の下
端部を貫通して形成され、内面の底面以外の部位にメタ
ライズ層７が形成された略四角形の貫通孔５と、貫通孔
５の底面を通って形成され、半導体素子Ａ同士を接続す
る線路導体３と、絶縁層４内の貫通孔５の両側に形成さ
れ、基体１の上面および／または下面の接地導体層に接
続された複数の接地貫通導体８と、貫通孔５と接地貫通
導体８との間の絶縁層４内に貫通孔５の側面のメタライ
ズ層７から接地貫通導体８にかけて形成された複数の内
層導体層10とを具備した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の半導体素子
を載置する半導体素子収納用パッケージおよび半導体装
置に関する。

【０００２】

【従来の技術】従来、高周波帯域で作動する複数の半導
体素子を一つの半導体素子収納用パッケージ（以下、半
導体パッケージという）として、上面に形成された複数
の凹部の底面にそれぞれ半導体素子を載置する載置部が
形成され、隣接する凹部間に隔壁が設けられた基体を有
し、隔壁を貫通する線路導体により半導体素子同士を電
気的に接続する構成のものが知られている。これを図３
（ａ），（ｂ）に示す。

【０００３】図３に示すように、この半導体パッケージ
は、複数のセラミック層を積層して成る基体１の上面に
例えば２つの凹部２が形成され、各凹部２の底面に載置
部１ａが設けられている。また、凹部２の間には多層に
積層されたセラミック層から成る隔壁４が形成され、さ
らに隔壁４の下端を貫通するように線路導体３が形成さ
れている。そして、互いに隔離された載置部１ａにそれ
ぞれ半導体素子Ａを載置し、半導体素子Ａ同士を線路導
体３を介して電気的に接続し、基体１および隔壁４の上
面に蓋体（図示せず）を接合することにより、半導体装
置が構成される。

【０００４】この半導体装置は、各半導体素子Ａが電気
的に外部電気回路装置（図示せず）に接続される。この
半導体装置が通信用として用いられる場合、例えば各半
導体素子Ａはそれぞれ送信用と受信用であり、これらの
半導体素子Ａを線路導体３を介して互いに電気的に接続
することにより、一体となって外部電気回路装置との間
で高周波信号を入出力する通信用の半導体装置となる。

【０００５】このとき、基体１をセラミックスで作製す
るのは、セラミックグリーンシート積層法で複数層から
なる構造にできるとともに、金属から成る基体１に比し
て極めて軽量にできるからである。これにより、載置部
１ａの直下のセラミック層の層間に内部配線を形成した
り、隔壁４内に内部配線を形成することができ、半導体
素子Ａ同士を複数の配線によって電気的に接続すること
ができる。

【０００６】また、基体１として、銅（Ｃｕ）−タング
ステン（Ｗ）合金等の熱伝導性に優れる合金からなるも
のを用いた場合には、重さがセラミック製のものの数倍
に大きくなってしまう。

【０００７】また、隔壁４を貫通するように形成される
線路導体３は、セラミックス等からなる入出力端子を別
途用意する場合に比べて、その形成が極めて容易なもの
となる。

【０００８】さらに、基体１が金属製である場合に比べ
て、セラミック製の基体１は磁界のシールド性が劣るの
は否めないが、高周波帯域において比較的周波数が低い
場合（例えば数ＧＨｚ〜40ＧＨｚ）には、基体１にセラ
ミックスを用いる利点は大きいものとなっている。

【０００９】

【発明が解決しようとする課題】しかしながら、上記従
来の半導体パッケージにおいては、各載置部１ａの半導
体素子Ａから発生した磁界は隔壁４により相互にほぼ遮
断されるが、線路導体３に対する磁界の影響を充分に抑
制することはできなかった。従って、隔壁４内に侵入し
た磁界が線路導体３に影響し、磁界によって励起された
微少電流がノイズとなって発生したり、さらには半導体
素子Ａの誤動作を引き起こす原因となっていた。

【００１０】また、線路導体３は、半導体素子Ａとの接
続部が上方が空間となっているマイクロストリップ線路
部となっており、また中間部が上方が隔壁４で覆われた
ストリップ線路部となっているため、伝送モードが途中
で変化していることとなり、伝送モードの境界で高周波
信号の反射損失が発生するという不具合を招来してい
た。

【００１１】さらに、従来の線路導体３は中間部が隔壁
に覆われているため金（Ａｕ）メッキを表面に形成する
ことができず、その結果隔壁に覆われた部分と覆われて
いない部分との境界で線路導体３の抵抗が大きく変化
し、高周波信号の挿入損失を発生させる原因となってい
た。

【００１２】本発明は、上記従来の問題点に鑑みて完成
されたものであり、その目的は、半導体素子同士を電気
的に接続するとともに隔壁を貫通して形成された線路導
体に対して、半導体素子から発生する磁界を有効にシー
ルドすることができ、また線路導体の伝送モードが途中
で変化することがなく、さらに導体抵抗が線路導体の全
長にわたって大きく変化することがない半導体パッケー
ジを提供することにある。

【００１３】

【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、複数の絶縁層が積層されて成るととも
に上面に形成された複数の凹部の底面にそれぞれ半導体
素子を載置する載置部が形成された基体と、隣接する前
記凹部間の前記絶縁層の下端部を貫通して形成され、内
面の底面以外の部位にメタライズ層が形成された断面形
状が略四角形の貫通孔と、隣接する前記凹部の前記載置
部間に前記貫通孔の前記底面を通って形成され、各々の
前記載置部に載置される前記半導体素子同士を電気的に
接続するための線路導体と、隣接する前記凹部間の前記
絶縁層内の前記貫通孔の両側に形成され、前記基体の上
面および／または下面に形成された接地導体層に接続さ
れた複数の接地貫通導体と、前記貫通孔と前記接地貫通
導体との間の前記絶縁層内に前記貫通孔の側面の前記メ
タライズ層から前記接地貫通導体にかけて形成された複
数の内層導体層とを具備したことを特徴とする。

【００１４】本発明の半導体素子収納用パッケージは、
上記の構成により、線路導体に対して半導体素子から発
生する磁界を有効にシールドすることができる。また、
線路導体は全長にわたって上方が空間になっていること
により、高周波信号の伝送モードを線路導体の全長にわ
たってマイクロストリップ線路の伝送モードとし得る。
このため、伝送モードの変化に起因する高周波信号の反
射損失が解消される。さらに、線路導体は全長にわたっ
て表面にＡｕメッキ層を被着させることができ、その結
果導体抵抗が変化することによる挿入損失を極めて小さ
くすることができる。

【００１５】本発明の半導体装置は、本発明の半導体素
子収納用パッケージと、前記載置部に載置固定されると
ともに前記線路導体に電気的に接続された半導体素子
と、前記基体の上面に接合された蓋体とを具備したこと
を特徴とする。

【００１６】本発明の半導体装置は、上記の構成によ
り、高周波信号の伝送特性に優れたものとなる。

【００１７】

【発明の実施の形態】本発明の半導体素子収納用パッケ
ージについて以下に詳細に説明する。本発明の半導体パ
ッケージについて実施の形態の例を図１（ａ），
（ｂ），（ｃ）に示す。同図は半導体素子を２個設ける
タイプであり、（ａ）は隣接する凹部間で隔壁を成す絶
縁層の線路導体部の平面図、（ｂ）は絶縁層の線路導体
部の断面図、（ｃ）は絶縁層の線路導体部の側面図であ
る。また、図２（ａ），（ｂ）は本発明の半導体パッケ
ージの平面図および断面図である。これらの図におい
て、１は基体、１ａは載置部、２は凹部、３は線路導
体、４は隣接する凹部間で隔壁を成す絶縁層、５は貫通
孔、６は貫通孔の内面、７はメタライズ層、８は接地貫
通導体、９は絶縁層、10は内層導体層、Ａは半導体素子
である。

【００１８】なお、図１，図２において従来例を示す図
３と同様の部分には同じ符号を付し、それらの詳細な説
明は省略する。

【００１９】本発明の半導体パッケージは、複数の絶縁
層９が積層されて成るとともに上面に形成された複数の
凹部２の底面にそれぞれ半導体素子Ａを載置する載置部
１ａが形成された基体１と、隣接する凹部２間の絶縁層
４の下端部を貫通して形成され、内面６の底面以外の部
位にメタライズ層７が形成された断面形状が略四角形の
貫通孔５と、隣接する凹部２の載置部１ａ間に貫通孔５
の底面を通って形成され、各々の載置部１ａに載置され
る半導体素子Ａ同士を電気的に接続するための線路導体
３と、隣接する凹部２間の絶縁層４内の貫通孔５の両側
に形成され、基体１の上面および／または下面に形成さ
れた接地導体層に接続された複数の接地貫通導体８と、
貫通孔５と接地貫通導体８との間の絶縁層４内に貫通孔
５の側面のメタライズ層７から接地貫通導体８にかけて
形成された複数の内層導体層10とを具備した構成であ
る。

【００２０】本発明の貫通孔５は、半導体素子Ａからの
磁界に対するシールド構造を有している。すなわち、貫
通孔５の内面６の底面以外の部位にメタライズ層７が形
成され、接地貫通導体８が内面６に近接するとともに貫
通孔５の両側に線路導体３に沿って複数本づつ形成され
ている。接地貫通導体８は、導体ペーストが充填された
ビアホールやスルーホール等から成り、例えば実効波長
の１／４以下の間隔で形成され、基体１の上面および／
または下面の接地導体層に接続されるように形成され
る。また、貫通孔５の側面のメタライズ層７から接地貫
通導体８にかけて複数の内層導体層10が形成されてお
り、メタライズ層７および接地貫通導体８が電気的に接
続されている。この構成により、メタライズ層７におけ
る磁界シールド効果が飛躍的に増大する。

【００２１】このとき、貫通孔５の両側の絶縁層４の層
数を多くして内層導体層10を多層化すればするほど磁界
シールド効果が大きくなるが、例えば金属ペーストを印
刷塗布し焼成して成る内層導体層10の厚さ（印刷時は20
μｍ程度）により、内層導体層10が形成された接地貫通
導体８付近の絶縁層間にデラミネーション（層間剥離）
が発生する場合があるため、内層導体層10の層数は好ま
しくは５〜10層が良い。５層未満であれば磁界シールド
効果が小さくなり、線路導体３にノイズが発生する場合
がある。10層を超えると、デラミネーションが発生して
層間に隙間が生じ、この隙間に、導体層表面にＡｕメッ
キ層等を形成するためのメッキ液が残留する場合があ
る。この場合、メッキ液に起因してＡｕメッキ層上にシ
ミが発生し、このシミは有機物からなる場合が多く、半
導体素子Ａを載置固定する際のロウ材等の加熱によりシ
ミがガス化して半導体素子Ａの表面を汚染し、半導体素
子Ａに動作不良を発生させる場合がある。

【００２２】貫通孔５の側面のメタライズ層７から接地
貫通導体８にわたる内層導体層10の長さは0.3〜２ｍｍ
が好ましい。0.3ｍｍ未満の場合、金属ペーストの印刷
によって形成される内層導体層10の焼成前の厚さが厚く
なり過ぎる場合があり、その場合絶縁層４間にデラミネ
ーションが発生し易くなる。内層導体層７の長さが２ｍ
ｍを超えると、内層導体層７間の絶縁層４の断面積が大
きくなるため絶縁層４に磁界が侵入し、線路導体３でノ
イズを拾い易くなる。より好ましくは、内層導体層７の
長さは0.5〜２ｍｍがよい。

【００２３】また、貫通孔５の形状は、貫通孔５を正面
の断面形状は略長方形等の略四角形であり、その略四角
形の横方向の長さは0.5〜８ｍｍが好ましい。0.5ｍｍ未
満では、線路導体３の幅が小さくなり過ぎて抵抗値が大
きくなる。８ｍｍを超えると、基体１となるセラミック
グリーンシート積層体を焼成する際に貫通孔５の内面６
の天井面が垂れ下がり、その天井面のメタライズ層７が
線路導体３に接触する場合がある。貫通孔５の高さは0.
1〜２ｍｍが好ましい。0.1ｍｍ未満の場合、導体層の金
属メッキ層を形成する際にメッキ液が貫通孔５を通って
循環しにくくなり、金属メッキ層の厚さが不十分となる
場合がある。２ｍｍを超える場合、内層導体層10を15層
程度以上に増やさないと所期の磁界シールド効果が得ら
れない場合があり、そうするとデラミネーションが発生
する場合がある。より好ましくは、貫通孔５の高さは0.
5〜２ｍｍがよい。

【００２４】また、貫通孔５の内面６のメタライズ層７
は、貫通孔５の両側に形成された接地貫通導体８を介し
て接地されているが、この接地貫通導体８は基体１の上
面および／または下面に達している。そして、接地貫通
導体８は基体１の上面および／または下面に予め形成さ
れたメタライズ層から成る接地導体層に接続されて接地
される。

【００２５】積層された絶縁層（隔壁）４の厚さは0.25
〜３ｍｍがよい。0.25ｍｍ未満では、加工が困難となり
量産性が阻害される。３ｍｍを超えると、半導体パッケ
ージＡが大型化される。

【００２６】次に、本発明の半導体パッケージの製造方
法の一例を以下に説明する。

【００２７】基体１が酸化アルミニウム（Ａｌ₂Ｏ₃）質
焼結体から成る場合、Ａｌ₂Ｏ₃の粉末に焼結助材として
シリカ（ＳｉＯ₂），マグネシア（ＭｇＯ），カルシア
（ＣａＯ）等の粉末を添加し、さらに適当なバインダ、
溶剤および可塑剤を添加し、これらの混合物を混練して
スラリー状となす。次に、従来周知のドクターブレード
法等の成形方法によって多数個取り用のセラミックグリ
ーンシートを得る。

【００２８】このセラミックグリーンシートを用いて以
下の［１］〜［５］の工程により基体１を作製する。

【００２９】［１］セラミックグリーンシートに、凹部
２、接地貫通導体８および積層後に貫通孔５となる貫通
穴を打ち抜き法によって形成する工程。

【００３０】［２］線路導体３、接地貫通導体８、メタ
ライズ層７、内層導体層10を形成するための金属ペース
トをスクリーン印刷法により塗布する工程。このとき、
接地貫通導体８がビアホールから成る場合、ビアホール
形成用の貫通孔への金属ペースト充填は、スクリーン印
刷法で行なわずに圧入してもよい。なお、金属ペースト
は、ＷやＭｏ（モリブデン）を主成分とする金属粉末に
適当なバインダ、溶剤および可塑剤を添加し、これらの
混合物を混練して作製される。

【００３１】[３]セラミックグリーンシートを複数積層
してセラミックグリーンシート積層体を作製する工程。

【００３２】［４］このセラミックグリーンシート積層
体を個々の基体１となる積層体に切断分離し、これらを
例えば還元雰囲気中、約1600℃の温度で２時間焼成して
各導体層を有する焼結体を得る工程。

【００３３】［５]導体層を保護して酸化防止するとと
もにロウ付けを容易にするための金属メッキ層を各導体
層の表面に被着する工程。金属メッキ層としては、厚さ
が0.5〜９μｍのＮｉメッキ層や厚さが0.5〜５μｍのＡ
ｕメッキ層などの金属メッキ層を被着させると良い。

【００３４】上記工程［５］により、Ａｕメッキ層が線
路導体３の全長にわたって表面に被着されるので、線路
導体３の抵抗値を小さくすることができるとともに、線
路導体３の抵抗値が途中で変化することがないため、高
周波信号の挿入損失を小さくすることができる。

【００３５】なお、本発明は上記実施の形態に限定され
ず、本発明の要旨を逸脱しない範囲内で種々の変更を行
うことは何等差し支えない。例えば、上記実施の形態で
は半導体素子が２個収容される半導体パッケージおよび
半導体装置について説明したが、半導体素子を３個以上
収容するようにしてもよい。また、本発明の実施の形態
では、線路導体３の両側に同一面接地導体層を設けたコ
プレーナ構造としても良く、この場合同一面接地導体層
は例えば接地貫通導体８に電気的に接続されて接地さ
れ、これにより、さらに高い周波数帯域の高周波信号に
も対応できるようになる。

【００３６】

【実施例】図１の本発明の半導体素子収納用パッケージ
を以下のように構成した。酸化アルミニウム質焼結体
（アルミナセラミックス）から成る基体１を、上述した
セラミック多層技術の製造方法により作製した。このと
き、線路導体３、接地貫通導体８、メタライズ層７およ
び内層導体層10は、Ｗを主成分とするメタライズ層によ
って形成した。また、接地貫通導体８はＷを主成分とす
る導体を充填して成るビアホールとした。さらに、上記
各導体層の表面に厚さ２μｍのＮｉメッキ層および厚さ
１μｍのＡｕメッキ層を順次被着させた。このとき、絶
縁層３の厚さを1.5ｍｍ、貫通孔５の幅を３ｍｍ、貫通
孔５の高さを１ｍｍ、線路導体３の幅を１ｍｍ、内層導
体層10の長さを0.2ｍｍ，0.3ｍｍ，0.5ｍｍ，１ｍｍ，
1.5ｍｍ，２ｍｍ，2.5ｍｍ，３ｍｍとした８種のサンプ
ルを各５個ずつ作製した。

【００３７】また、比較例として、貫通孔５がなく絶縁
層４を貫通するように１ｍｍ幅の線路導体３が形成され
た従来構成（図３）のサンプルを５個作成した。

【００３８】これらのサンプルにＬＳＩから成る半導体
素子Ａを２個ずつ搭載して、ネットワークアナライザー
により、線路導体３に５ＧＨｚの高周波信号を伝送させ
た場合の線路導体３における挿入損失および反射損失を
測定するとともに、半導体素子Ａへのノイズの影響を評
価した。その結果を表１，表２に示す。表１は反射損失
を示し、表２は挿入損失およびノイズの影響を示す。な
お、反射損失および挿入損失の値は５個の平均値を示
す。

【００３９】

【表１】

【００４０】表１より、本発明のサンプルでは、従来の
サンプルに比して200〜330％の反射損失の改善がみられ
た。また、内層導体層10の長さが２ｍｍを超えると、内
層導体層10間の絶縁層４に磁界が侵入して結果的に線路
導体３にノイズが発生する場合があることが判明した。
よって、内層導体層10の長さは0.3〜２ｍｍが好適であ
ることが判明した。

【００４１】

【表２】

【００４２】表２より、本発明のサンプルは従来のサン
プルに比して46〜73％の挿入損失の改善がみられた。ま
た、内層導体層10を２ｍｍよりも長くしても、挿入損失
に大きな改善はみられなかった。

【００４３】

【発明の効果】本発明の半導体素子収納用パッケージ
は、複数の絶縁層が積層されて成るとともに上面に形成
された複数の凹部の底面にそれぞれ半導体素子を載置す
る載置部が形成された基体と、隣接する凹部間の絶縁層
の下端部を貫通して形成され、内面の底面以外の部位に
メタライズ層が形成された断面形状が略四角形の貫通孔
と、隣接する凹部の載置部間に貫通孔の底面を通って形
成され、各々の載置部に載置される半導体素子同士を電
気的に接続するための線路導体と、隣接する凹部間の絶
縁層内の貫通孔の両側に形成され、基体の上面および／
または下面に形成された接地導体層に接続された複数の
接地貫通導体と、貫通孔と接地貫通導体との間の絶縁層
内に貫通孔の側面のメタライズ層から接地貫通導体にか
けて形成された複数の内層導体層とを具備したことによ
り、線路導体に対して半導体素子から発生する磁界を有
効にシールドすることができる。また、線路導体は全長
にわたって上方が空間になっていることにより、高周波
信号の伝送モードを線路導体の全長にわたってマイクロ
ストリップ線路の伝送モードとし得る。このため、伝送
モードの変化に起因する高周波信号の反射損失が解消さ
れる。さらに、線路導体は全長にわたって表面にＡｕメ
ッキ層を被着させることができ、その結果導体抵抗が変
化することによる挿入損失を極めて小さくすることがで
きる。

【００４４】本発明の半導体装置は、本発明の半導体素
子収納用パッケージと、載置部に載置固定されるととも
に線路導体に電気的に接続された半導体素子と、基体の
上面に接合された蓋体とを具備したことにより、高周波
信号の伝送特性に優れたものとなる。

【図面の簡単な説明】

【図１】（ａ）は本発明の半導体素子収納用パッケージ
における絶縁層上面からみた線路導体付近の平面図、
（ｂ）は絶縁層の線路導体付近の断面図、（ｃ）は絶縁
層の線路導体付近の側面図である。

【図２】（ａ）は本発明の半導体素子収納用パッケージ
の平面図、（ｂ）は（ａ）のＸ−Ｘ’線における断面図
である。

【図３】（ａ）は従来の半導体素子収納用パッケージの
平面図、（ｂ）は（ａ）のＹ−Ｙ’線における断面図で
ある。

【符号の説明】

１：基体 １ａ：載置部 ２：凹部 ３：線路導体 ４：絶縁層 ５：貫通孔 ６：内面 ７：メタライズ層 ８：接地貫通導体 ９：絶縁層 10：内層導体層 Ａ：半導体素子

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数の絶縁層が積層されて成るとともに
   上面に形成された複数の凹部の底面にそれぞれ半導体素
   子を載置する載置部が形成された基体と、隣接する前記
   凹部間の前記絶縁層の下端部を貫通して形成され、内面
   の底面以外の部位にメタライズ層が形成された断面形状
   が略四角形の貫通孔と、隣接する前記凹部の前記載置部
   間に前記貫通孔の前記底面を通って形成され、各々の前
   記載置部に載置される前記半導体素子同士を電気的に接
   続するための線路導体と、隣接する前記凹部間の前記絶
   縁層内の前記貫通孔の両側に形成され、前記基体の上面
   および／または下面に形成された接地導体層に接続され
   た複数の接地貫通導体と、前記貫通孔と前記接地貫通導
   体との間の前記絶縁層内に前記貫通孔の側面の前記メタ
   ライズ層から前記接地貫通導体にかけて形成された複数
   の内層導体層とを具備したことを特徴とする半導体素子
   収納用パッケージ。
2. 【請求項２】 請求項１記載の半導体素子収納用パッケ
   ージと、前記載置部に載置固定されるとともに前記線路
   導体に電気的に接続された半導体素子と、前記基体の上
   面に接合された蓋体とを具備したことを特徴とする半導
   体装置。