JP2001244582A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JP2001244582A JP2001244582A JP2000053997A JP2000053997A JP2001244582A JP 2001244582 A JP2001244582 A JP 2001244582A JP 2000053997 A JP2000053997 A JP 2000053997A JP 2000053997 A JP2000053997 A JP 2000053997A JP 2001244582 A JP2001244582 A JP 2001244582A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- conductivity
- wiring board
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】電源層とグランド層間で発生するＧＨｚ帯の電
源電圧変動及び不要放射ノイズを広い周波数範囲にわた
って簡単な構造で容易に抑制することのできる配線基板
を得る。 【解決手段】絶縁基板の表面に電子部品が搭載される搭
載部を有し、且つ前記絶縁基板の裏面または内部にＣ
ｕ、Ｗ、Ｍｏのうち少なくとも１種を主成分とする導体
材料からなる電源層とグラウンド層が形成されてなる配
線基板であって、電源層とグランド層（導体層）の内、
少なくとも一方の周縁にその内部領域よりも低い導電率
を有する低導電率領域を設けてなり、低導電率領域の絶
縁基板との界面の粗さを配線基板に伝送される信号の最
も高い周波数における表皮深さの２倍以上とし、低導電
率領域の導電率を７０Ω-1・ｍ-1〜５×１０6Ω-1・ｍ
-1とする。
源電圧変動及び不要放射ノイズを広い周波数範囲にわた
って簡単な構造で容易に抑制することのできる配線基板
を得る。 【解決手段】絶縁基板の表面に電子部品が搭載される搭
載部を有し、且つ前記絶縁基板の裏面または内部にＣ
ｕ、Ｗ、Ｍｏのうち少なくとも１種を主成分とする導体
材料からなる電源層とグラウンド層が形成されてなる配
線基板であって、電源層とグランド層（導体層）の内、
少なくとも一方の周縁にその内部領域よりも低い導電率
を有する低導電率領域を設けてなり、低導電率領域の絶
縁基板との界面の粗さを配線基板に伝送される信号の最
も高い周波数における表皮深さの２倍以上とし、低導電
率領域の導電率を７０Ω-1・ｍ-1〜５×１０6Ω-1・ｍ
-1とする。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣ、ＬＳＩ、ト
ランジスタ等の半導体素子が搭載される回路基板の電圧
変動及び不要放射ノイズを抑制するための構造に関する
ものであり、特にディジタル回路を搭載した配線基板に
関するものである。
ランジスタ等の半導体素子が搭載される回路基板の電圧
変動及び不要放射ノイズを抑制するための構造に関する
ものであり、特にディジタル回路を搭載した配線基板に
関するものである。
【０００２】
【従来技術】従来より、ＩＣやＬＳＩ、トランジスタ等
の電子部品を搭載して所定の電子回路を構成する回路基
板においては、電子部品の作動時に電源端子とグラウン
ド端子の間に高周波成分を含む貫通電流が発生し、この
高周波電流が電子回路内に伝播し、回路自体の誤動作を
引き起こしたり、不要な放射ノイズの原因となったりし
ていた。
の電子部品を搭載して所定の電子回路を構成する回路基
板においては、電子部品の作動時に電源端子とグラウン
ド端子の間に高周波成分を含む貫通電流が発生し、この
高周波電流が電子回路内に伝播し、回路自体の誤動作を
引き起こしたり、不要な放射ノイズの原因となったりし
ていた。
【０００３】これらの対策として従来よりノイズ源とな
る電子部品の近傍にデカップリングコンデンサを搭載
し、高周波電流を閉じ込める方法が取られている。ま
た、電源層とグラウンド層に接続したコンデンサを基板
外周全体に配置することにより、配線基板の電源層及び
グラウンド層に電播した高周波電流を基板端で吸収する
ことも特開平９−２６６３６１号にて提案されている。
る電子部品の近傍にデカップリングコンデンサを搭載
し、高周波電流を閉じ込める方法が取られている。ま
た、電源層とグラウンド層に接続したコンデンサを基板
外周全体に配置することにより、配線基板の電源層及び
グラウンド層に電播した高周波電流を基板端で吸収する
ことも特開平９−２６６３６１号にて提案されている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
デカップリングコンデンサを用いる方法ではデカップリ
ングコンデンサの容量と寄生インダクタンスによって決
まる特定の周波数においては高周波電流を閉じ込めるこ
とができるが、それ以外の周波数で新たに高周波電流を
発生させてしまい、これがノイズとなるなどの副作用が
あった。この問題に対しては、容量の異なる複数個のコ
ンデンサを用いる方法も提案されているが、広い周波数
範囲にわたって改善することは困難であった。
デカップリングコンデンサを用いる方法ではデカップリ
ングコンデンサの容量と寄生インダクタンスによって決
まる特定の周波数においては高周波電流を閉じ込めるこ
とができるが、それ以外の周波数で新たに高周波電流を
発生させてしまい、これがノイズとなるなどの副作用が
あった。この問題に対しては、容量の異なる複数個のコ
ンデンサを用いる方法も提案されているが、広い周波数
範囲にわたって改善することは困難であった。
【０００５】また、コンデンサを基板外周全体に配置す
る方法は、特別な形状のコンデンサや多数のチップコン
デンサが必要であるために、コンデンサにかかるコスト
の問題あるいはコンデンサの取付けの手間などにより生
産性が低下するなどの問題があった。
る方法は、特別な形状のコンデンサや多数のチップコン
デンサが必要であるために、コンデンサにかかるコスト
の問題あるいはコンデンサの取付けの手間などにより生
産性が低下するなどの問題があった。
【０００６】一方、情報通信分野において処理速度向上
を図るために、ＣＰＵ、ＬＳＩの動作周波数が向上し、
高い周波数のノイズ対策が必要となってきている。そこ
で、ミリ波、マイクロ波帯域の高周波帯域におけるノイ
ズ対策が求められているが、前記の従来のノイズ除去方
法では実用的には不十分であった。
を図るために、ＣＰＵ、ＬＳＩの動作周波数が向上し、
高い周波数のノイズ対策が必要となってきている。そこ
で、ミリ波、マイクロ波帯域の高周波帯域におけるノイ
ズ対策が求められているが、前記の従来のノイズ除去方
法では実用的には不十分であった。
【０００７】そこで、本出願人らは、絶縁基板内部の電
源層及びグランド層に発生するノイズ定在波を抑制する
方法として、電源層および／またはグランド層の周縁部
に０．１Ω／ｓｑ〜１０００Ω／ｓｑのシート抵抗を有
する低導電率領域を設けることを提案した。かかる方法
によれば、電圧変動の抑制効果を大きくすることができ
る。これは、導電率に換算すると５×１０Ω-1・ｍ-1〜
５×１０5Ω-1・ｍ-1となる。
源層及びグランド層に発生するノイズ定在波を抑制する
方法として、電源層および／またはグランド層の周縁部
に０．１Ω／ｓｑ〜１０００Ω／ｓｑのシート抵抗を有
する低導電率領域を設けることを提案した。かかる方法
によれば、電圧変動の抑制効果を大きくすることができ
る。これは、導電率に換算すると５×１０Ω-1・ｍ-1〜
５×１０5Ω-1・ｍ-1となる。
【０００８】しかし、上記のシート抵抗の制御も、１Ｇ
Ｈｚ未満程度の周波数におけるノイズ除去には適用でき
るが、１ＧＨｚ以上の高周波、特にマイクロ波、ミリ波
の領域では、電流は導体と絶縁基板との界面付近を流れ
るようになり、実効的な抵抗は体積抵抗率よりも高くな
るために、上記シート抵抗の制御では十分な効果が発揮
されない場合があった。
Ｈｚ未満程度の周波数におけるノイズ除去には適用でき
るが、１ＧＨｚ以上の高周波、特にマイクロ波、ミリ波
の領域では、電流は導体と絶縁基板との界面付近を流れ
るようになり、実効的な抵抗は体積抵抗率よりも高くな
るために、上記シート抵抗の制御では十分な効果が発揮
されない場合があった。
【０００９】従って、本発明は、電源層とグランド層間
で発生するＧＨｚ帯の電源電圧変動及び不要放射ノイズ
を広い周波数範囲にわたって簡単な構造で容易に抑制す
ることのできる配線基板を提供することを目的とする。
で発生するＧＨｚ帯の電源電圧変動及び不要放射ノイズ
を広い周波数範囲にわたって簡単な構造で容易に抑制す
ることのできる配線基板を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明の配線基板は、絶
縁基板の表面に電子部品が搭載される搭載部を有し、且
つ前記絶縁基板の裏面または内部に電源層とグラウンド
層が形成されてなる配線基板であって、前記電源層とグ
ランド層（導体層）の内、少なくとも一方の周縁にその
内部領域よりも低い導電率を有する低導電率領域を設け
てなり、前記低導電率領域の前記絶縁基板との界面の粗
さが、前記配線基板に伝送される信号の最も高い周波数
における表皮深さの２倍以上としたことを特徴とするも
のであり、前記内部領域は、Ｃｕ、Ｗ、Ｍｏのうち少な
くとも１種を主成分とする導体材料によって形成されて
なり、特に前記低導電率領域の導電率が７０Ω-1・ｍ-1
〜５×１０6Ω-1・ｍ-1であることが望ましい。
縁基板の表面に電子部品が搭載される搭載部を有し、且
つ前記絶縁基板の裏面または内部に電源層とグラウンド
層が形成されてなる配線基板であって、前記電源層とグ
ランド層（導体層）の内、少なくとも一方の周縁にその
内部領域よりも低い導電率を有する低導電率領域を設け
てなり、前記低導電率領域の前記絶縁基板との界面の粗
さが、前記配線基板に伝送される信号の最も高い周波数
における表皮深さの２倍以上としたことを特徴とするも
のであり、前記内部領域は、Ｃｕ、Ｗ、Ｍｏのうち少な
くとも１種を主成分とする導体材料によって形成されて
なり、特に前記低導電率領域の導電率が７０Ω-1・ｍ-1
〜５×１０6Ω-1・ｍ-1であることが望ましい。
【００１１】
【作用】本発明の配線基板によれば、電源層及び／また
はグラウンド層の周縁に低導電率領域を設けることによ
り、ＩＣやＬＳＩで発生した高周波電流によるノイズを
この低導電率領域で減衰、散逸させることができるた
め、電源層及びグラウンド層間での高周波ノイズによる
共振が発生せず、電源層及びグラウンド層内の電圧変動
を抑制することができ、同時に放射ノイズも低減でき
る。
はグラウンド層の周縁に低導電率領域を設けることによ
り、ＩＣやＬＳＩで発生した高周波電流によるノイズを
この低導電率領域で減衰、散逸させることができるた
め、電源層及びグラウンド層間での高周波ノイズによる
共振が発生せず、電源層及びグラウンド層内の電圧変動
を抑制することができ、同時に放射ノイズも低減でき
る。
【００１２】特に、この低導電率領域における前記低導
電率領域の前記絶縁基板との界面の粗さが、前記配線基
板に伝送される信号の最も高い周波数における表皮深さ
の２倍以上とすることにより、電源層やグランド層の高
周波ノイズの行路が長くなるために抵抗が大きくなり高
周波ノイズを減衰することができる。
電率領域の前記絶縁基板との界面の粗さが、前記配線基
板に伝送される信号の最も高い周波数における表皮深さ
の２倍以上とすることにより、電源層やグランド層の高
周波ノイズの行路が長くなるために抵抗が大きくなり高
周波ノイズを減衰することができる。
【００１３】
【発明の実施の形態】以下、本発明の配線基板につい
て、具体的な構造を図面を参照しながら説明する。図１
は本発明による配線基板の第一の実施の形態を示す断面
図、図２は図１の配線基板において電源層及びグラウン
ド層だけを取り出した斜視図である。
て、具体的な構造を図面を参照しながら説明する。図１
は本発明による配線基板の第一の実施の形態を示す断面
図、図２は図１の配線基板において電源層及びグラウン
ド層だけを取り出した斜視図である。
【００１４】図１の配線基板１においては、絶縁基板２
の表面には信号伝達用の配線回路層３が形成されてお
り、電子部品としてＩＣやＬＳＩ等の半導体素子４が配
線基板１表面に搭載され、表面の配線回路層３と接続さ
れている。
の表面には信号伝達用の配線回路層３が形成されてお
り、電子部品としてＩＣやＬＳＩ等の半導体素子４が配
線基板１表面に搭載され、表面の配線回路層３と接続さ
れている。
【００１５】また、絶縁基板２の内部には、電源層５と
グラウンド層６が形成されており、半導体素子４は、そ
の電源端子４ａおよびグラウンド端子４ｂを経由して、
電源層５およびグラウンド層６と絶縁基板２を貫通する
ように形成されたビア導体７によってそれぞれ電気的に
接続されている。
グラウンド層６が形成されており、半導体素子４は、そ
の電源端子４ａおよびグラウンド端子４ｂを経由して、
電源層５およびグラウンド層６と絶縁基板２を貫通する
ように形成されたビア導体７によってそれぞれ電気的に
接続されている。
【００１６】電源層５及びグラウンド層６は、低いシー
ト抵抗を有する内部領域ａによって主として形成されて
いるが、本発明によれば、この内部領域５ａ、６ａの周
縁に、内部領域５ａ、６ａ（以下、単に内部領域ａと称
する）を取り巻くように内部領域ａよりも低い導電率を
有する低導電率領域５ｂ、６ｂ（以下、単に低導電率領
域ｂと称する）が形成されている。この低導電率領域
は、導電率が、内部領域ａに対して相対的に低いことを
意味するものである。特に、内部領域ａにおける導電率
σ１と低導電率領域ｂにおける導電率σ２とは、導電率
差が１×１０7Ω- 1・ｍ-1以上、特に２×１０7Ω-1・ｍ
-1以上であることが望ましい。
ト抵抗を有する内部領域ａによって主として形成されて
いるが、本発明によれば、この内部領域５ａ、６ａの周
縁に、内部領域５ａ、６ａ（以下、単に内部領域ａと称
する）を取り巻くように内部領域ａよりも低い導電率を
有する低導電率領域５ｂ、６ｂ（以下、単に低導電率領
域ｂと称する）が形成されている。この低導電率領域
は、導電率が、内部領域ａに対して相対的に低いことを
意味するものである。特に、内部領域ａにおける導電率
σ１と低導電率領域ｂにおける導電率σ２とは、導電率
差が１×１０7Ω- 1・ｍ-1以上、特に２×１０7Ω-1・ｍ
-1以上であることが望ましい。
【００１７】電源層５及びグラウンド層６の内部領域ａ
は、一般的に配線基板における導体材料として従来から
用いられるＣｕ、Ｗ、Ｍｏ等の導体によって形成され、
導体損による電圧降下を小さくするために、その導電率
は高い程よく、１．０×１０ 7Ω-1・ｍ-1以上が望まし
い。また、導体層と絶縁基板の界面における表面粗さ
は、表面が粗いと高周波における抵抗が大きくなるた
め、０．５μｍ以下に小さくする事が望ましく、特に、
０．１μｍ以下が望ましい。
は、一般的に配線基板における導体材料として従来から
用いられるＣｕ、Ｗ、Ｍｏ等の導体によって形成され、
導体損による電圧降下を小さくするために、その導電率
は高い程よく、１．０×１０ 7Ω-1・ｍ-1以上が望まし
い。また、導体層と絶縁基板の界面における表面粗さ
は、表面が粗いと高周波における抵抗が大きくなるた
め、０．５μｍ以下に小さくする事が望ましく、特に、
０．１μｍ以下が望ましい。
【００１８】一方、低導電率領域ｂの導電率としては、
５×１０6Ω-1・ｍ-1以上では高周波電流の吸収能力が
低く、７０Ω-1・ｍ-1以下では高周波電流を反射し吸収
しなくなるため、７０Ω-1・ｍ-1〜５×１０6Ω-1・ｍ
-1の範囲が望ましく効果が大きい。特に、１００Ω-1・
ｍ-1〜１×１０4Ω-1・ｍ-1の範囲で効果が大きい。
５×１０6Ω-1・ｍ-1以上では高周波電流の吸収能力が
低く、７０Ω-1・ｍ-1以下では高周波電流を反射し吸収
しなくなるため、７０Ω-1・ｍ-1〜５×１０6Ω-1・ｍ
-1の範囲が望ましく効果が大きい。特に、１００Ω-1・
ｍ-1〜１×１０4Ω-1・ｍ-1の範囲で効果が大きい。
【００１９】１ＧＨｚ以上の高周波領域における表皮抵
抗は、導体層と絶縁基板との界面の粗さによっても変化
する。これは周波数が高くなると電流が導体の表面付近
を流れるようになるため、界面における表面粗さが大き
くなると高周波信号の行路が長くなり抵抗が増すためで
ある。
抗は、導体層と絶縁基板との界面の粗さによっても変化
する。これは周波数が高くなると電流が導体の表面付近
を流れるようになるため、界面における表面粗さが大き
くなると高周波信号の行路が長くなり抵抗が増すためで
ある。
【００２０】例えば、界面における表面粗さが表皮深さ
の３倍の時、表皮抵抗は約２倍となる。１０ＧＨｚの信
号では銅の場合、表皮深さは約０．７μｍであり、表面
粗さを２μｍ以上にすれば表皮抵抗は約２倍となる。
の３倍の時、表皮抵抗は約２倍となる。１０ＧＨｚの信
号では銅の場合、表皮深さは約０．７μｍであり、表面
粗さを２μｍ以上にすれば表皮抵抗は約２倍となる。
【００２１】従って、本発明によれば、前記低導電率領
域の前記絶縁基板との界面の粗さが、前記配線基板に伝
送される信号の最も高い周波数における表皮深さの２倍
以上、特に３倍以上とすることによって、高周波ノイズ
を減衰することができる。
域の前記絶縁基板との界面の粗さが、前記配線基板に伝
送される信号の最も高い周波数における表皮深さの２倍
以上、特に３倍以上とすることによって、高周波ノイズ
を減衰することができる。
【００２２】なお、上記の「表皮深さ」とは、導体内部
の電磁界の強さが導体界面における値の０．３６８（１
／ｅ）倍になる深さを表すパラメータであって、通常、
下記数１によって表される。
の電磁界の強さが導体界面における値の０．３６８（１
／ｅ）倍になる深さを表すパラメータであって、通常、
下記数１によって表される。
【００２３】
【数１】
【００２４】本発明によれば、かかる構成において、半
導体素子４で発生した高周波電流は電流端子４ａ及びグ
ラウンド端子４ｂより電源層５の内部領域５ａ及びグラ
ウンド層６の内部領域６ａに伝播し、電源層５及びグラ
ウンド層６の低導電率領域ｂで吸収される。従って、電
源層５及びグラウンド層６内で共振を起こし定在波が発
生することがなく、圧電変動を低く抑えることができる
と同時に、放射ノイズも低減される。
導体素子４で発生した高周波電流は電流端子４ａ及びグ
ラウンド端子４ｂより電源層５の内部領域５ａ及びグラ
ウンド層６の内部領域６ａに伝播し、電源層５及びグラ
ウンド層６の低導電率領域ｂで吸収される。従って、電
源層５及びグラウンド層６内で共振を起こし定在波が発
生することがなく、圧電変動を低く抑えることができる
と同時に、放射ノイズも低減される。
【００２５】本発明に基づき、低導電率領域を形成する
には、この領域を形成する導体層中に無機粉末を添加す
る方法が好適である。無機粉末の量としては１０重量％
以上が望ましい。用いる無機粉末としては、絶縁基板を
構成する成分と類似または同一であることが、密着性な
どの点から好適である。
には、この領域を形成する導体層中に無機粉末を添加す
る方法が好適である。無機粉末の量としては１０重量％
以上が望ましい。用いる無機粉末としては、絶縁基板を
構成する成分と類似または同一であることが、密着性な
どの点から好適である。
【００２６】本発明において、低導電率領域を形成する
具体的な方法としては、以下の方法が挙げられる。
具体的な方法としては、以下の方法が挙げられる。
【００２７】絶縁基板をアルミナ、ガラスセラミックス
等のセラミックスとする場合、これらの原料粉末をドク
ターブレード法など周知のシート成形法によって所定の
グリーンシートを作製する。そして、このグリーンシー
トの配線基板におけるグランド層や電源層の周縁部に当
たる部分のグリーンシート表面に粗く加工したパネルを
押し付けたり、その周縁部に絶縁基板と同じ成分の粗い
セラミック粉末を散りばめ、その領域に導体ペーストを
印刷塗布することによって、導体層と絶縁基板との界面
の粗さを大きくすることができる。
等のセラミックスとする場合、これらの原料粉末をドク
ターブレード法など周知のシート成形法によって所定の
グリーンシートを作製する。そして、このグリーンシー
トの配線基板におけるグランド層や電源層の周縁部に当
たる部分のグリーンシート表面に粗く加工したパネルを
押し付けたり、その周縁部に絶縁基板と同じ成分の粗い
セラミック粉末を散りばめ、その領域に導体ペーストを
印刷塗布することによって、導体層と絶縁基板との界面
の粗さを大きくすることができる。
【００２８】また、導体ペーストとして、金属粉末に粗
い絶縁基板成分の主成分または基板と同一成分のセラミ
ック粉末を添加し、低導電率の形成領域に印刷塗布す
る。このようなセラミック粉末の添加量は、１０重量％
以上とすることが望ましい。
い絶縁基板成分の主成分または基板と同一成分のセラミ
ック粉末を添加し、低導電率の形成領域に印刷塗布す
る。このようなセラミック粉末の添加量は、１０重量％
以上とすることが望ましい。
【００２９】また、上記に合わせて低導電率領域ｂを内
部領域ａよりも低い導電率を有する導体材料によって形
成し、低導電率領域の導電率を調整することも可能であ
る。低い導電率を有する導体材料としては、ＳｎＯ2、
ＬａＢ6のうち少なくとも１種を主成分とする低導電率
材料によって形成したり、Ｃｕ、Ｗ、Ｍｏから選ばれる
少なくとも１種の導体に、Ｒｅ、Ｒｕや、絶縁物を含有
させた導体材料によって形成することにより導電率を低
下させることができる。
部領域ａよりも低い導電率を有する導体材料によって形
成し、低導電率領域の導電率を調整することも可能であ
る。低い導電率を有する導体材料としては、ＳｎＯ2、
ＬａＢ6のうち少なくとも１種を主成分とする低導電率
材料によって形成したり、Ｃｕ、Ｗ、Ｍｏから選ばれる
少なくとも１種の導体に、Ｒｅ、Ｒｕや、絶縁物を含有
させた導体材料によって形成することにより導電率を低
下させることができる。
【００３０】低導電率領域ｂの導体層は、導電率を低下
させるために図３ａ）のように複数の孔８を形成した
り、ｂ）のように複数の溝９を形成したり、さらには、
ｃ）のように抵抗体１０を点在させることによって、こ
の領域の見掛け上の導電率を低下させることができ、そ
の孔８、溝９、抵抗体１０の大きさや数によって導電率
を調整できる。
させるために図３ａ）のように複数の孔８を形成した
り、ｂ）のように複数の溝９を形成したり、さらには、
ｃ）のように抵抗体１０を点在させることによって、こ
の領域の見掛け上の導電率を低下させることができ、そ
の孔８、溝９、抵抗体１０の大きさや数によって導電率
を調整できる。
【００３１】また、この低導電率部ｂの周縁部の幅は
０．１ｍｍ以上が望ましい。これは低導電率領域ｂの幅
が小さすぎると、形成が困難であると同時に、高周波電
流の吸収効果が小さいからである。低導電率領域ｂの幅
の上限は、内部領域ａの面積が確保できる範囲内であれ
ば特に定めるものではないが、その幅が３０ｍｍを越え
てもその効果は実質的に同じである。
０．１ｍｍ以上が望ましい。これは低導電率領域ｂの幅
が小さすぎると、形成が困難であると同時に、高周波電
流の吸収効果が小さいからである。低導電率領域ｂの幅
の上限は、内部領域ａの面積が確保できる範囲内であれ
ば特に定めるものではないが、その幅が３０ｍｍを越え
てもその効果は実質的に同じである。
【００３２】電源層５とグラウンド層６の内部領域ａと
低導電率領域ｂの接続部の構造としては、それらが全く
異なる導体材料からなる場合、図４のａ）に示すように
内部領域ａと低導電率領域ｂの重なりが全くない構造で
あるよりも、ｂ）ｃ）のように内部領域ａを構成する導
体材料ａ１と低導電率領域ｂを構成する導体材料ｂ１と
が重なりあう構造であることが望ましい。また、電源層
５、グラウンド層６が配線基板の表面層に形成される場
合はｄ）のように内部領域ａと低導電率領域ｂを形成す
る導体材料ｂ１によって内部領域ａ全体を覆うように形
成しても電流は内部領域ａにおける絶縁基板２との接触
する側を流れるため問題はない。
低導電率領域ｂの接続部の構造としては、それらが全く
異なる導体材料からなる場合、図４のａ）に示すように
内部領域ａと低導電率領域ｂの重なりが全くない構造で
あるよりも、ｂ）ｃ）のように内部領域ａを構成する導
体材料ａ１と低導電率領域ｂを構成する導体材料ｂ１と
が重なりあう構造であることが望ましい。また、電源層
５、グラウンド層６が配線基板の表面層に形成される場
合はｄ）のように内部領域ａと低導電率領域ｂを形成す
る導体材料ｂ１によって内部領域ａ全体を覆うように形
成しても電流は内部領域ａにおける絶縁基板２との接触
する側を流れるため問題はない。
【００３３】さらに、電源層５、グラウンド層６が基板
の内部に形成される場合、ｅ）のように、電源層５、グ
ラウンド層６の対向面側に内部領域ａを形成し、この領
域ａ全体を覆うように低導電率領域ｂを形成してもよ
い。その場合、ビア導体７は、内部領域ａと接続するこ
とが必要である。
の内部に形成される場合、ｅ）のように、電源層５、グ
ラウンド層６の対向面側に内部領域ａを形成し、この領
域ａ全体を覆うように低導電率領域ｂを形成してもよ
い。その場合、ビア導体７は、内部領域ａと接続するこ
とが必要である。
【００３４】図５は、本発明の配線基板における電源層
またはグラウンド層の他の具体的な実施形態の示す図で
ある。この図５に示すように、電源層５やグラウンド層
６は、図５ａ）に示されるように、複数の層に分離さ
れ、それぞれの内部領域ａの周縁に低導電率領域ｂを形
成してもよく、ｂ）のように、低導電率領域ｂは、内部
領域ａの周縁において一定の間隔ｘをおいて形成するこ
とも可能である。その場合、その間隔ｘの周縁長さに対
する比率が大きくなると、ノイズの吸収量が減るため
に、上記の間隔ｘの和が、全周縁長さの１／３以下であ
ることが必要である。
またはグラウンド層の他の具体的な実施形態の示す図で
ある。この図５に示すように、電源層５やグラウンド層
６は、図５ａ）に示されるように、複数の層に分離さ
れ、それぞれの内部領域ａの周縁に低導電率領域ｂを形
成してもよく、ｂ）のように、低導電率領域ｂは、内部
領域ａの周縁において一定の間隔ｘをおいて形成するこ
とも可能である。その場合、その間隔ｘの周縁長さに対
する比率が大きくなると、ノイズの吸収量が減るため
に、上記の間隔ｘの和が、全周縁長さの１／３以下であ
ることが必要である。
【００３５】さらに、図５ｃ）のように、低導電率領域
ｂをシート抵抗の異なる領域ｂ１〜ｂ３によって構成し
てもよい。この場合、内側から外側にかけて、即ち、シ
ート抵抗がａ＜ｂ１＜ｂ２＜ｂ３となるように構成する
ことが望ましい。また、ｂ１〜ｂ３の各領域内も内側か
ら外側にかけて連続的にシート抵抗が変化するようにす
ることもできる。
ｂをシート抵抗の異なる領域ｂ１〜ｂ３によって構成し
てもよい。この場合、内側から外側にかけて、即ち、シ
ート抵抗がａ＜ｂ１＜ｂ２＜ｂ３となるように構成する
ことが望ましい。また、ｂ１〜ｂ３の各領域内も内側か
ら外側にかけて連続的にシート抵抗が変化するようにす
ることもできる。
【００３６】さらに、低導電率領域ｂにおける絶縁基板
２の表面形状は、図６に示すように、ａ）角状、ｂ）三
角形状、ｃ）丸型などの反復形状でも、さらに導体層中
に無機粉末を添加した場合には図６ｄ）のように不規則
な凹凸形状であってもよい。
２の表面形状は、図６に示すように、ａ）角状、ｂ）三
角形状、ｃ）丸型などの反復形状でも、さらに導体層中
に無機粉末を添加した場合には図６ｄ）のように不規則
な凹凸形状であってもよい。
【００３７】前記絶縁基板４を構成する材料としては、
アルミナ（Ａｌ2Ｏ3）を主成分とする絶縁基板から成る
ものは勿論、窒化アルミニウム（ＡｌＮ）や窒化珪素
（Ｓｉ 3Ｎ4）、炭化珪素（ＳｉＣ）、ムライト（３Ａｌ
2Ｏ3・２ＳｉＯ2）、ガラスセラミックス等を主成分と
するセラミックスのほか、エポキシ樹脂、ガラス−エポ
キシ複合材料等の有機樹脂を含有する絶縁材料によって
形成される。
アルミナ（Ａｌ2Ｏ3）を主成分とする絶縁基板から成る
ものは勿論、窒化アルミニウム（ＡｌＮ）や窒化珪素
（Ｓｉ 3Ｎ4）、炭化珪素（ＳｉＣ）、ムライト（３Ａｌ
2Ｏ3・２ＳｉＯ2）、ガラスセラミックス等を主成分と
するセラミックスのほか、エポキシ樹脂、ガラス−エポ
キシ複合材料等の有機樹脂を含有する絶縁材料によって
形成される。
【００３８】また、前記信号を伝達する配線回路層３及
びビア導体７を構成する材料としては、Ｃｕ、Ｗ、Ｍｏ
等及びこれらを含む合金が使用可能である。
びビア導体７を構成する材料としては、Ｃｕ、Ｗ、Ｍｏ
等及びこれらを含む合金が使用可能である。
【００３９】本発明の配線基板は、配線基板表面に半導
体素子を搭載し、これを気密に封止する半導体素子収納
用パッケージや、半導体素子の他にコンデンサや抵抗体
等の各種電子部品が搭載される混成集積配線基板等に適
用される。
体素子を搭載し、これを気密に封止する半導体素子収納
用パッケージや、半導体素子の他にコンデンサや抵抗体
等の各種電子部品が搭載される混成集積配線基板等に適
用される。
【００４０】
【実施例】以下に、本発明の配線基板の実施例を、図７
ａ）、ｂ）に沿って詳細に説明する。この実施例の配線
基板では、絶縁基板１１にアルミナ質焼結体を用いた。
まず、平均粒径０．２μｍのＡｌ2Ｏ3、ＳｉＯ2、Ｍｇ
Ｏ、ＣａＯの焼結助剤を７重量％添加した混合粉末にに
有機バインダー、可塑剤、溶剤を添加混合して泥漿を調
整し、該泥漿を周知のドクターブレード法により厚さ約
２５０μｍのセラミックグリーンシートを成形する。次
に、励振点となる位置にビア１３を形成するために、セ
ラミックグリーンシートに孔（あな）空け加工法によっ
てスルーホールを形成する。
ａ）、ｂ）に沿って詳細に説明する。この実施例の配線
基板では、絶縁基板１１にアルミナ質焼結体を用いた。
まず、平均粒径０．２μｍのＡｌ2Ｏ3、ＳｉＯ2、Ｍｇ
Ｏ、ＣａＯの焼結助剤を７重量％添加した混合粉末にに
有機バインダー、可塑剤、溶剤を添加混合して泥漿を調
整し、該泥漿を周知のドクターブレード法により厚さ約
２５０μｍのセラミックグリーンシートを成形する。次
に、励振点となる位置にビア１３を形成するために、セ
ラミックグリーンシートに孔（あな）空け加工法によっ
てスルーホールを形成する。
【００４１】そして、タングステン（Ｗ）を主成分とす
る粉末原料に、適当な有機バインダ、可塑剤、溶剤等を
添加し、混合して得た金属ペーストを印刷によって前記
セラミックグリーンシートのスルーホール部に充填する
とともに、スルーホール形成部の表面に電源端子１４と
なるように、前記金属ペーストを印刷塗布した。
る粉末原料に、適当な有機バインダ、可塑剤、溶剤等を
添加し、混合して得た金属ペーストを印刷によって前記
セラミックグリーンシートのスルーホール部に充填する
とともに、スルーホール形成部の表面に電源端子１４と
なるように、前記金属ペーストを印刷塗布した。
【００４２】次いで、印刷塗布された前記グリーンシー
トを、水素（Ｈ2）や窒素（Ｎ2）の混合ガスからなる還
元性雰囲気中で１６００℃の温度で焼成することによ
り、縦５６ｍｍ×横８０ｍｍ×厚さ２５０μｍの評価用
アルミナ基板を得た。
トを、水素（Ｈ2）や窒素（Ｎ2）の混合ガスからなる還
元性雰囲気中で１６００℃の温度で焼成することによ
り、縦５６ｍｍ×横８０ｍｍ×厚さ２５０μｍの評価用
アルミナ基板を得た。
【００４３】次にこのアルミナ基板の表面側にグランド
層１５を、裏面側に電源層１２を次の方法にて形成し
た。尚、低導電率領域ｂを形成する場合、その幅はすべ
て４ｍｍとした。
層１５を、裏面側に電源層１２を次の方法にて形成し
た。尚、低導電率領域ｂを形成する場合、その幅はすべ
て４ｍｍとした。
【００４４】試料Ｎｏ．１については、Ｃｕペーストを
用いてグランド層１５、電源層１２を低導電率領域を形
成することなく、印刷塗布し９００℃で焼き付け処理し
た。
用いてグランド層１５、電源層１２を低導電率領域を形
成することなく、印刷塗布し９００℃で焼き付け処理し
た。
【００４５】試料Ｎｏ．２〜１０については、Ｃｕペー
ストを用いてグランド層１５おける内部領域１５ａ、電
源層１２の内部領域１２ａを印刷塗布し、９００℃で焼
き付け処理した。但し、グランド層１５の内部領域１５
ａについては、図７に示すように、先にタングステンに
よって形成した電源端子１４の周囲に印刷塗布した。そ
してグランド層１５及び電源層１２の各内部領域１５
ａ、１２ａの周縁に、Ｃｕ、Ｃｕ−Ｗ、Ｃｕ−Ｎｉまた
はＬａＢ6に対して適宜アルミナ成分を表１の比率で添
加混合した金属ペーストを図４ｃ）に示すようにして一
部内部領域１５ａ、１２ａと重なるように印刷し、９０
０℃で焼き付けして低導電率領域１２ｂ、１５ｂを形成
した。
ストを用いてグランド層１５おける内部領域１５ａ、電
源層１２の内部領域１２ａを印刷塗布し、９００℃で焼
き付け処理した。但し、グランド層１５の内部領域１５
ａについては、図７に示すように、先にタングステンに
よって形成した電源端子１４の周囲に印刷塗布した。そ
してグランド層１５及び電源層１２の各内部領域１５
ａ、１２ａの周縁に、Ｃｕ、Ｃｕ−Ｗ、Ｃｕ−Ｎｉまた
はＬａＢ6に対して適宜アルミナ成分を表１の比率で添
加混合した金属ペーストを図４ｃ）に示すようにして一
部内部領域１５ａ、１２ａと重なるように印刷し、９０
０℃で焼き付けして低導電率領域１２ｂ、１５ｂを形成
した。
【００４６】また、Ｎｏ．４〜１０は、さらに絶縁基板
の低導電率領域１２ｂ、１５ｂは、この形成領域に、表
面を粗く加工したパネルを押し付けて、絶縁基板の表面
を機械的に粗くした。
の低導電率領域１２ｂ、１５ｂは、この形成領域に、表
面を粗く加工したパネルを押し付けて、絶縁基板の表面
を機械的に粗くした。
【００４７】さらに、試料Ｎｏ．８については、電源層
（Ｄ）のみに低導電率領域を形成し、試料Ｎｏ．９につ
いては、グランド層（Ｇ）のみに低導電率領域を形成し
た。
（Ｄ）のみに低導電率領域を形成し、試料Ｎｏ．９につ
いては、グランド層（Ｇ）のみに低導電率領域を形成し
た。
【００４８】かくして得られた評価用アルミナ配線基板
の励振点に設けた電源端子１４及びグランド端子１６に
ウェハープローブ１７の先端を接触させ、ネットワーク
アナライザにて１ＧＨｚから４０ＧＨｚの反射減衰量
（Ｓ１１）を測定した。Ｓ１１の最大値が−５ｄＢ以下
のサンプルを電圧変動の抑制効果があると判断した。
の励振点に設けた電源端子１４及びグランド端子１６に
ウェハープローブ１７の先端を接触させ、ネットワーク
アナライザにて１ＧＨｚから４０ＧＨｚの反射減衰量
（Ｓ１１）を測定した。Ｓ１１の最大値が−５ｄＢ以下
のサンプルを電圧変動の抑制効果があると判断した。
【００４９】なお、表中の表面粗さは走査型電子顕微鏡
のＢＥＭ（反射電子像）から絶縁基板と低導電率領域の
導体層との界面の粗さ（Ｒａ）を測定した。表皮深さは
５００ＭＨｚにおけるＣｕの値３．４μｍとした。
のＢＥＭ（反射電子像）から絶縁基板と低導電率領域の
導体層との界面の粗さ（Ｒａ）を測定した。表皮深さは
５００ＭＨｚにおけるＣｕの値３．４μｍとした。
【００５０】低導電率領域を形成する導体の導電率は、
厚さ０．２ｍｍの絶縁層の片面に幅２ｍｍ、長さ３０ｍ
ｍの線路を形成した基板を作製し、線路の抵抗値を４端
子測定法にて測定して求めた。尚、線路の厚さは、断面
を金属顕微鏡で観察して、導電率を算出した。
厚さ０．２ｍｍの絶縁層の片面に幅２ｍｍ、長さ３０ｍ
ｍの線路を形成した基板を作製し、線路の抵抗値を４端
子測定法にて測定して求めた。尚、線路の厚さは、断面
を金属顕微鏡で観察して、導電率を算出した。
【００５１】
【表１】
【００５２】表１の結果から明らかなように、本発明を
適用した試料Ｎｏ．４〜９のＳ１１は５ｄＢ以上減衰し
ているのに対して、低導電率領域を形成していない試料
Ｎｏ．１では減衰量が５ｄＢ未満であった。また、低導
電率領域の導電率が適当な範囲であっても、低導電率領
域の絶縁基板との界面の粗さが、前記配線基板に伝送さ
れる信号の最も高い周波数における表皮深さの２倍未満
の試料Ｎｏ．２３や、低導電率領域の導電率が低すぎる
試料Ｎｏ．１０でも、十分な効果が発揮できず、１〜４
０ＧＨｚの高周波領域では上記比率が２倍以上であるこ
とが必要であることが理解される。
適用した試料Ｎｏ．４〜９のＳ１１は５ｄＢ以上減衰し
ているのに対して、低導電率領域を形成していない試料
Ｎｏ．１では減衰量が５ｄＢ未満であった。また、低導
電率領域の導電率が適当な範囲であっても、低導電率領
域の絶縁基板との界面の粗さが、前記配線基板に伝送さ
れる信号の最も高い周波数における表皮深さの２倍未満
の試料Ｎｏ．２３や、低導電率領域の導電率が低すぎる
試料Ｎｏ．１０でも、十分な効果が発揮できず、１〜４
０ＧＨｚの高周波領域では上記比率が２倍以上であるこ
とが必要であることが理解される。
【００５３】
【発明の効果】以上のように、本発明の配線基板に依れ
ば、電源層とグランド層の少なくとも１層の導体層の導
電率を内部領域の周縁部を囲むように低導電率領域を設
け、且つその絶縁基板との界面の表面粗さを大きくする
ことによって、ＩＣやＬＳＩで発生した１ＧＨｚ以上の
高周波帯域、特に１０ＧＨｚ以上のミリ波、マイクロ波
帯域の高周波電流を電源層及びグランド層の周縁に設け
た低導電率領域で減衰、散逸することができるため、電
源層及びグランド層での定在波の発生を抑制し、電圧変
動を抑制することができ、回路の信頼性を高めることが
できる。
ば、電源層とグランド層の少なくとも１層の導体層の導
電率を内部領域の周縁部を囲むように低導電率領域を設
け、且つその絶縁基板との界面の表面粗さを大きくする
ことによって、ＩＣやＬＳＩで発生した１ＧＨｚ以上の
高周波帯域、特に１０ＧＨｚ以上のミリ波、マイクロ波
帯域の高周波電流を電源層及びグランド層の周縁に設け
た低導電率領域で減衰、散逸することができるため、電
源層及びグランド層での定在波の発生を抑制し、電圧変
動を抑制することができ、回路の信頼性を高めることが
できる。
【図１】本発明の配線基板の一実施例を示すが概略断面
図である。
図である。
【図２】本発明の図１の配線基板における電源層とグラ
ウンド層の構造を説明するための概略斜視図である。
ウンド層の構造を説明するための概略斜視図である。
【図３】ａ）ｂ）ｃ）はいずれも本発明における低導電
率領域の他の構造を説明するための概略図である。
率領域の他の構造を説明するための概略図である。
【図４】ａ）〜ｅ）は本発明の配線基板における内部領
域と低導電率領域との接続部の構造を説明するための概
略断面図である。
域と低導電率領域との接続部の構造を説明するための概
略断面図である。
【図５】ａ）〜ｃ）は本発明の配線基板における電源層
またはグラウンド層における他の構造を説明するための
概略斜視図である。
またはグラウンド層における他の構造を説明するための
概略斜視図である。
【図６】ａ）〜ｄ）は本発明の配線基板における低導電
率領域の界面の構造を説明するための概略断面図であ
る。
率領域の界面の構造を説明するための概略断面図であ
る。
【図７】本発明の実施例における評価用配線基板の構造
を説明するためのａ）概略斜視図とｂ）概略断面図であ
る。
を説明するためのａ）概略斜視図とｂ）概略断面図であ
る。
１ 配線基板 ２ 絶縁基板 ３ 配線回路層 ４ 電子部品（半導体素子） ５ 電源層 ６ グランド層 ５ａ、６ａ、ａ 内部領域 ５ｂ、６ｂ、ｂ 低導電率領域 ７ ビア導体 ８ 孔 ９ 溝 １０ 抵抗体
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E338 AA03 AA18 BB75 CC01 CC04 CC06 CD23 EE13 5E346 AA12 AA15 BB03 BB04 BB06 BB07 CC17 CC32 CC35 CC36 DD34 EE24 EE25 FF18 GG03 HH01
Claims (3)
- 【請求項１】絶縁基板の表面に電子部品が搭載される搭
載部を有し、且つ前記絶縁基板の裏面または内部に電源
層とグラウンド層が形成されてなる配線基板であって、
前記電源層とグランド層（導体層）の内、少なくとも一
方の周縁にその内部領域よりも低い導電率を有する低導
電率領域を設けてなり、前記低導電率領域の前記絶縁基
板との界面の粗さが、前記配線基板に伝送される信号の
最も高い周波数における表皮深さの２倍以上であること
を特徴とする配線基板。 - 【請求項２】前記内部領域が、Ｃｕ、Ｗ、Ｍｏのうち少
なくとも１種を主成分とする導体材料によって形成され
てなる請求項１記載の配線基板。 - 【請求項３】前記低導電率領域の導電率が７０Ω-1・ｍ
-1〜５×１０6Ω-1・ｍ-1である請求項１記載の配線基
板。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000053997A JP3652203B2 (ja) | 2000-02-29 | 2000-02-29 | 配線基板 |
| DE60131485T DE60131485T2 (de) | 2000-02-29 | 2001-02-27 | Leiterplatte |
| EP01104820A EP1130950B1 (en) | 2000-02-29 | 2001-02-27 | Wiring board |
| US09/795,765 US6469259B2 (en) | 2000-02-29 | 2001-02-27 | Wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000053997A JP3652203B2 (ja) | 2000-02-29 | 2000-02-29 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001244582A true JP2001244582A (ja) | 2001-09-07 |
| JP3652203B2 JP3652203B2 (ja) | 2005-05-25 |
Family
ID=18575309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000053997A Expired - Fee Related JP3652203B2 (ja) | 2000-02-29 | 2000-02-29 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3652203B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007208013A (ja) * | 2006-02-02 | 2007-08-16 | Fujitsu Ltd | 高周波回路基板 |
| JP2010153534A (ja) * | 2008-12-25 | 2010-07-08 | Shin Etsu Polymer Co Ltd | カバーレイフィルム、その製造方法およびフレキシブルプリント配線板 |
| US7986037B2 (en) | 2007-03-15 | 2011-07-26 | Hitachi, Ltd. | Low noise semiconductor device |
| CN112020794A (zh) * | 2019-03-29 | 2020-12-01 | 法国圣戈班玻璃厂 | 天线板 |
| JP2022034460A (ja) * | 2020-08-18 | 2022-03-03 | 三菱電機株式会社 | パッケージ基板およびパッケージ基板の製造方法 |
-
2000
- 2000-02-29 JP JP2000053997A patent/JP3652203B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007208013A (ja) * | 2006-02-02 | 2007-08-16 | Fujitsu Ltd | 高周波回路基板 |
| US7986037B2 (en) | 2007-03-15 | 2011-07-26 | Hitachi, Ltd. | Low noise semiconductor device |
| JP2010153534A (ja) * | 2008-12-25 | 2010-07-08 | Shin Etsu Polymer Co Ltd | カバーレイフィルム、その製造方法およびフレキシブルプリント配線板 |
| CN112020794A (zh) * | 2019-03-29 | 2020-12-01 | 法国圣戈班玻璃厂 | 天线板 |
| JP2022034460A (ja) * | 2020-08-18 | 2022-03-03 | 三菱電機株式会社 | パッケージ基板およびパッケージ基板の製造方法 |
| JP7412305B2 (ja) | 2020-08-18 | 2024-01-12 | 三菱電機株式会社 | パッケージ基板およびパッケージ基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3652203B2 (ja) | 2005-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6469259B2 (en) | Wiring board | |
| JP2003283073A (ja) | 配線基板 | |
| JP3652203B2 (ja) | 配線基板 | |
| JP3987664B2 (ja) | 配線基板 | |
| JP3825350B2 (ja) | セラミック配線基板 | |
| JP4462782B2 (ja) | 高周波用配線基板 | |
| JP3615688B2 (ja) | 配線基板 | |
| JP2003283148A (ja) | 配線基板 | |
| JP3784185B2 (ja) | 電子部品搭載用配線基板 | |
| EP3912175A1 (en) | High frequency spiral termination | |
| JP3921079B2 (ja) | 配線基板 | |
| JP3784188B2 (ja) | 電子部品搭載用配線基板 | |
| JP4031999B2 (ja) | 配線基板 | |
| JP4177849B2 (ja) | 電子部品搭載用配線基板および電子装置 | |
| JP3940537B2 (ja) | 多層配線基板 | |
| JP2004259959A (ja) | 配線基板 | |
| JP3921078B2 (ja) | 配線基板 | |
| JP2004259960A (ja) | 配線基板 | |
| JP3784192B2 (ja) | 電子部品搭載用配線基板 | |
| JP3535005B2 (ja) | 高周波用半導体パッケージ | |
| JP3792424B2 (ja) | 電子部品搭載用配線基板 | |
| JP2000077808A (ja) | 配線基板 | |
| JP2001077542A (ja) | 多層配線基板 | |
| JP2003249594A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2001185856A (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040430 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050222 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100304 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20120304 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20120304 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20130304 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20140304 |
|
| LAPS | Cancellation because of no payment of annual fees |