JP2003282785A - 高周波回路用多層基板 - Google Patents

高周波回路用多層基板

Info

Publication number
JP2003282785A
JP2003282785A JP2002086804A JP2002086804A JP2003282785A JP 2003282785 A JP2003282785 A JP 2003282785A JP 2002086804 A JP2002086804 A JP 2002086804A JP 2002086804 A JP2002086804 A JP 2002086804A JP 2003282785 A JP2003282785 A JP 2003282785A
Authority
JP
Japan
Prior art keywords
magnetic
power supply
dielectric layer
circuit
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002086804A
Other languages
English (en)
Inventor
Takanori Kubo
貴則 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002086804A priority Critical patent/JP2003282785A/ja
Publication of JP2003282785A publication Critical patent/JP2003282785A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Waveguides (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 基板の大型化ならびに高周波増幅回路の出力
電力の低下を防ぐことができる高周波回路用多層基板を
提供する。 【解決手段】 第１〜第４の非磁性の誘電体層51〜54が
積層されて成る誘電体基板と、第１・第２の非磁性の誘
電体層51・52の間に配設された第１の接地電極62および
第３・第４の非磁性の誘電体層53・54の間に第１の接地
電極62に対して上下に位置するように配設された第２の
接地電極63と、第１および第２の接地電極62・63が対向
している領域の第２・第３の非磁性の誘電体層52・53内
に形成された磁性体領域90と、第２および第３の非磁性
の誘電体層52・53間に磁性体領域90を通して配設された
電源配線64と、磁性体領域90を除いて配設された、誘電
体層51〜54の表面の配線導体60および上下に位置する配
線導体60を電気的に接続する接続導体61とを具備する高
周波回路用多層基板である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高周波帯で用いら
れる高周波用半導体素子を搭載して高周波増幅回路等の
高周波回路を構成するのに好適な高周波回路用多層基板
に関するものである。
【０００２】
【従来の技術】従来、高周波増幅回路等の高周波回路を
構成するのに使用される高周波回路用多層基板として
は、非磁性の誘電体層と接地電極・電源配線等とを多層
構造に積層して構成したものが使用されている。そのよ
うな従来の高周波回路用多層基板の一例を図３に断面図
で、および図４に透視平面図で示す。
【０００３】図３および図４において、１〜４は第１〜
第４の非磁性の誘電体層、10は配線導体、11は第１〜第
４の非磁性の誘電体層１〜４を貫通して配された接続導
体、12は第１の非磁性の誘電体層１と第２の非磁性の誘
電体層２との間に配された第１の接地電極、13は第３の
非磁性の誘電体層３と第４の非磁性の誘電体層４との間
に配された第２の接地電極、14は第２の非磁性の誘電体
層２と第３の非磁性の誘電体層３との間に配された電源
配線、20は半導体素子、21はボンディングワイヤ、22お
よび23は高周波回路用多層基板の上面に実装された受動
部品のチップコンデンサおよびチップ抵抗である。
【０００４】また、30は入力側回路を、31は出力側信号
用回路を、32は出力側電源用回路をそれぞれ示してい
る。入力側回路30は、配線導体10とチップコンデンサ22
およびチップ抵抗23の受動部品とで構成される。出力側
信号用回路31は、配線導体10とチップコンデンサ22の受
動部品とで構成される。出力側電源用回路32は、接続導
体11と電源配線14とチップコンデンサ22の受動部品とで
構成される。
【０００５】なお、図４において、配線導体10の一部、
接続導体11および接地電極12の図示は省略している。
【０００６】以上のように構成された従来の高周波回路
用多層基板につき、以下その動作について説明する。
【０００７】従来の高周波回路用多層基板は、図４に示
すように、出力側電源用回路32に電源配線14が用いられ
ている。電源配線14は接続導体11と配線導体10とボンデ
ィングワイヤ21とを介して高周波回路用多層基板の上面
に実装された半導体素子20に接続されている。
【０００８】そして、このような高周波回路用多層基板
においては、電源配線14は、出力側信号用回路31の配線
導体10との接続点Ａから出力側電源用回路32のチップコ
ンデンサ22までの長さが出力高周波信号に対してその波
長λの約４分の１（λ／４）の長さになるように設計さ
れ、これにより、出力高周波信号の周波数において接続
点Ａから出力側電源用回路32を見たインピーダンスが開
放となり、半導体素子20から出力信号用回路31へ出力さ
れる出力高周波信号が接続点Ａから出力側電源用回路32
へ漏洩するのを防止していた。
【０００９】その長さλ／４と第２・第３の非磁性の誘
電体層２・３の比透磁率μｒと比誘電率εｒとの間に
は、次の式（１）で表される関係がある。 λ／４＝ｖ0／（ｆ×√（μｒ×εｒ））・・・・・（１） 但し、ｖ0は光速（2.99×108m／sec）、ｆは出力高周波
信号の周波数（ＭＨｚ）である。
【００１０】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の高周波回路用多層基板においては、電源配線
14は、出力高周波信号の漏洩を防止するために、接続点
Ａから出力側電源用回路32のチップコンデンサ22まで約
λ／４の長さが必要であるため、例えば比誘電率εｒが
約７〜９程度の非磁性のガラスセラミックスを非磁性の
誘電体層の材料として用いる場合であれば、周波数900
ＭＨｚに対してはλ／４の長さは20ｍｍ以上必要とな
り、多層基板の大型化を招くこととなるという問題点が
あった。
【００１１】また、この場合、電源配線14のシート抵抗
が３ｍΩ／ｓｑであり、線幅が200μｍであるとする
と、接続点Ａから出力側電源用回路32のチップコンデン
サ22までの電源配線14の直流抵抗が0.3Ω程度あること
となる。これは直流の電源電圧が５Ｖ、出力電力が４
Ｗ、ＲＦ効率が30％で動作する高周波増幅回路の場合で
あると、電源配線14に流れる直流の電流は2.7Ａ程度で
あり、このとき接続点Ａから出力側電源用回路32のチッ
プコンデンサ22までの電源配線14の間で生じる電圧降下
は0.8Ｖと極めて大きなものとなるため、出力電力の低
下やＲＦ効率の低下等のような出力特性への悪影響を与
えることとなるという問題点があった。
【００１２】本発明は、上記従来技術の問題点に鑑みて
案出されたものであり、その目的は基板の大型化ならび
に出力電力の低下等の出力特性への悪影響を防ぐことが
できる、高周波増幅回路等の高周波回路を構成するのに
好適な高周波回路用多層基板を提供することにある。
【００１３】
【課題を解決するための手段】本発明の高周波回路用多
層基板は、第１〜第４の非磁性の誘電体層が積層されて
成る誘電体基板と、前記第１の非磁性の誘電体層と第２
の非磁性の誘電体層との間に配設された第１の接地電極
および前記第３の非磁性の誘電体層と第４の非磁性の誘
電体層との間に前記第１の接地電極に対して上下に位置
するように配設された第２の接地電極と、前記第１およ
び第２の接地電極が対向している領域の前記第２および
第３の非磁性の誘電体層内に形成された磁性体領域と、
前記第２および第３の非磁性の誘電体層間に前記磁性体
領域を通して配設された電源配線と、前記磁性体領域を
除いて配設された、前記誘電体層の表面の配線導体およ
び前記誘電体層を貫通して上下に位置する前記配線導体
を電気的に接続する接続導体とを具備することを特徴と
するものである。
【００１４】式（１）に示すように、磁性体に囲まれる
電源配線のλ／４の長さは比透磁率μｒのスクエアルー
トに反比例して短くなる。したがって、本発明の高周波
回路用多層基板によれば、電源配線が磁性体領域を通し
て配設されており、その部分では電源配線が磁性体に囲
まれる構成を採っていることから、電源配線を磁性体領
域を通して配設していることによって電源配線と出力側
信号用回路の配線導体との接続点から出力側電源用回路
のチップコンデンサまでの電源配線についてλ／４の長
さを短くすることができ、基板の大型化ならびに高周波
増幅器の出力電力の低下等の出力特性への悪影響を防ぐ
ことが可能な高周波回路用多層基板を提供することがで
きる。
【００１５】また、本発明の高周波回路用多層基板にお
いては、磁性体領域を第１の接地電極と第２の接地電極
とが対向している領域の第２の非磁性の誘電体層と第３
の非磁性の誘電体層内に、これら誘電体層の一部をくり
抜いて置き換える形で形成している。これに対して、第
２の非磁性の誘電体層および第３の非磁性の誘電体層を
すべて磁性体領域とした場合、半導体素子の背面に接続
されている、誘電体層を貫通して配設された接続導体の
インダクタンスが磁性体の比透磁率により増大すること
となり、この結果、半導体素子の接地が不安定になり、
入力−出力回路間における共通の接地を介したアイソレ
ーションを劣化させることになるので好ましくない。
【００１６】さらに、磁性体領域は第１の接地電極と第
２の接地電極とが対向している領域内に形成されている
ことから、磁性体領域を通して配設された出力側電源用
回路の電源配線と磁性体領域の上下に電源配線と交差す
るように配設された入力側回路の配線導体等とが磁性体
領域を介して磁気的に結合してアイソレーションの劣化
を引き起こすといった弊害を生じることもない。
【００１７】また、本発明の高周波回路用多層基板は、
上記構成において、磁性体領域の比透磁率が４以上であ
ることを特徴とするものである。
【００１８】磁性体領域の比透磁率を４以上とすること
により、式（１）に示すように磁性体領域に囲まれる電
源配線のλ／４の長さは、非磁性の誘電体層のように比
透磁率μｒが１のときに比べて比透磁率μｒのスクエア
ルートに反比例して半分以下に短くすることができる。
したがって、従来の高周波回路用多層基板における電源
配線と出力側信号用回路の配線導体との接続点から出力
側電源用回路のチップコンデンサまでの電源配線のλ／
４の長さに比べて、本発明の高周波回路用多層基板の場
合ではその電源配線の長さを半分以下とすることがで
き、電源配線の直流抵抗を半分以下として電圧降下によ
る出力電力の低下を従来の半分以下に抑えることができ
る高周波回路用多層基板とすることができる。
【００１９】
【発明の実施の形態】以下、本発明の高周波回路用多層
基板を図面を参照しつつ説明する。図１は本発明の高周
波回路用多層基板の実施の形態の一例を示す断面図であ
り、図２はその透視平面図である。
【００２０】これらの図において、51〜54は第１〜第４
の非磁性の誘電体層、60はこれら第１〜第４の非磁性の
誘電体層51〜54の表面に配設された配線導体、61は第１
〜第４の非磁性の誘電体層51〜54を貫通して配設され
た、上下に位置する配線導体60を電気的に接続する接続
導体、62は第１の非磁性の誘電体層51と第２の非磁性の
誘電体層52との間に配設された第１の接地電極、63は第
３の非磁性の誘電体層53と第４の非磁性の誘電体層54と
の間に第１の接地電極62に対して上下に位置するように
配設された第２の接地電極、64は第２の非磁性の誘電体
層52と第３の非磁性の誘電体層53との間に配された電源
配線、90は第１の接地電極62および第２の接地導体63が
対向している領域の第２の非磁性の誘電体層52および第
３の非磁性の誘電体層53内に、これら第２および第３の
非磁性の誘電体層52・53の一部をくり抜いて置き換える
形で形成された磁性体領域、70は半導体素子、71はボン
ディングワイヤ、72および73は高周波回路用多層基板の
上面に実装された受動部品のチップコンデンサおよびチ
ップ抵抗である。
【００２１】また、80は入力側回路を、81は出力側信号
用回路を、82は出力側電源用回路をそれぞれ示してい
る。入力側回路80は、配線導体60とチップコンデンサ72
およびチップ抵抗73の受動部品とで構成される。出力側
信号用回路81は、配線導体60とチップコンデンサ72の受
動部品とで構成される。出力側電源用回路82は、接続導
体61と電源配線64とチップコンデンサ72の受動部品とで
構成される。
【００２２】なお、図２において、配線導体60の一部、
接続導体61および接地電極62の図示は省略している。
【００２３】そして、本発明の高周波回路用多層基板に
おいては、図１および図２に示すように、電源配線64の
一部が磁性体領域90の内部を貫通するように配されてい
る。また、配線導体60および接続導体61は、高周波回路
用多層基板の内部の磁性体領域90を除く部分に配されて
いる。
【００２４】このような構成の本発明の高周波回路用多
層基板は、電源配線64が磁性体領域90に囲まれる構成を
採ることにより、式（１）から分かるように、その部分
では磁性体領域90に囲まれる電源配線64のλ／４の長さ
は比透磁率μｒのスクエアルートに反比例して短くな
る。したがって、電源配線64と出力信号用回路81の配線
導体60との接続点Ｂから出力電源用回路82のチップコン
デンサ72までの電源配線64のλ／４の長さを短くするこ
とができ、基板の大型化ならびに高周波増幅器の出力電
力の低下等の出力特性への悪影響を防ぐことが可能な高
周波回路用多層基板を提供することができる。
【００２５】本発明の高周波回路用多層基板を形成する
に当たり、第１〜第４の非磁性の誘電体層51〜54、第１
および第２の接地電極62・63、配線導体60、接続導体6
1、電源配線64、磁性体領域90は、周知の高周波用配線
基板に使用される材料・形態のものを使用することがで
きる。
【００２６】本発明の高周波回路用多層基板に用いる第
１〜第４の非磁性の誘電体層51〜54は、酸化アルミニウ
ム質焼結体や窒化アルミニウム質焼結体・ムライト質焼
結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラスセ
ラミックス等の無機系絶縁材料、あるいはポリテトラフ
ルオロエチレン・エポキシ・ポリイミド・ガラスエポキ
シ等の有機系絶縁材料、あるいはセラミックス粉末等の
無機絶縁物粉末をエポキシ系樹脂等の熱硬化性樹脂で結
合して成る複合絶縁材料等の電気絶縁材料から成る。
【００２７】第１〜第４の非磁性の誘電体層51〜54は、
例えば酸化アルミニウム質焼結体から成る場合であれ
ば、酸化アルミニウム・酸化珪素・酸化カルシウム・酸
化マグネシウム等の原料粉末に適当な有機バインダ・溶
剤等を添加混合して泥漿状となすとともにこれを従来周
知のドクタブレード法を採用してシート状となすことに
よって非磁性の誘電体層51〜54となるセラミックグリー
ンシートを得て、しかる後、これらセラミックグリーン
シートに適当な打ち抜き加工を施すとともに上下に積層
し、最後にこの積層体を還元雰囲気中にて約1600℃の温
度で焼成することによって製作される。
【００２８】配線導体60、接続導体61、接地電極62およ
び電源配線64は、タングステンやモリブデン・モリブデ
ン−マンガン・銅・銀・銀−パラジウム等の金属粉末メ
タライズ、あるいは銅・銀・ニッケル・クロム・チタン
・金やそれらの合金等の金属材料等から成る。例えばタ
ングステンの金属粉末メタライズから成る場合であれ
ば、タングステン粉末に適当な有機バインダ・溶剤を添
加混合して得た金属ペーストを第１〜第４の非磁性の誘
電体層51〜54となるセラミックグリーンシートのそれぞ
れに所定のパターンに印刷塗布し、これをセラミックグ
リーンシートの積層体とともに焼成することによって、
第１〜第４の非磁性の誘電体層51〜54の上面に配設され
る。
【００２９】なお、磁性体領域90は例えばフェライトか
ら成り、高比透磁率を有する材料により形成する。フェ
ライトとしては、Ｍｎ−Ｚｎ系フェライト、Ｎｉ−Ｚｎ
系フェライト、Ｍｇ−Ｍｎ系フェライト等が使用され
る。磁性体領域90を形成するには、まず、フェライト粉
末に適当な有機溶剤・溶媒を添加混合してフェライトペ
ーストを得る。次に、第２および第３の非磁性の誘電体
層52・53の一部をくりぬいた部分に、従来周知のスクリ
ーン印刷法等の厚膜手法を採用してフェライトペースト
を印刷塗布し埋め込む。しかる後、これを焼成すること
によって所望の磁性体領域90を形成することができる。
【００３０】次に、本発明の高周波回路用多層基板によ
る効果を具体的に示す例を、数値を用いて説明する。
【００３１】従来の高周波回路用多層基板においては、
電源配線14は出力高周波信号の漏洩を防止するために接
続点Ａからチップコンデンサ22まで約λ／４の長さが必
要であるため、例えば比誘電率μｒが約７〜９程度の非
磁性のガラスセラミックスを誘電体層の材料として用い
る場合であれば、周波数900ＭＨｚではλ／４の長さと
して20ｍｍ以上必要であったが、本発明の高周波回路用
多層基板においては10ｍｍ以下にすることができる。こ
れにより、従来の高周波回路用多層基板において電源配
線14のシート抵抗が３ｍΩ／ｓｑで線幅を200μｍとし
た場合に、接続点Ａからチップコンデンサ22までの電源
配線14の直流抵抗が0.3Ω程度あったのが、本発明の高
周波回路用多層基板では0.15Ω以下に低減できる。この
とき、従来の高周波回路用多層基板において接続点Ａか
らチップコンデンサ22までの電源配線14の間に生じる電
圧降下が0.8Ｖであったのが、本発明の高周波回路用多
層基板においては0.4Ｖ以下と低減することができ、出
力電力の低下を防ぐことができる。
【００３２】なお、本発明は上述の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
であれば種々の変更が可能である。例えば、図５に本発
明の高周波回路用多層基板の実施の形態の他の例の断面
図を示すように、磁性体領域90の厚みを第２および第３
の非磁性の誘電体層52・53の合計の厚みより薄くしても
よい。この例によれば、電源配線64についてλ／４の長
さを短縮する効果は小さくなるが、それに対しては、磁
性体領域90の比透磁率をさらに上げることで、図１に示
した例と同じ効果が期待できる。
【００３３】また、本発明が適用できる高周波回路多層
基板は、前述の例で示した高周波電力増幅回路の用途だ
けではなく、電源配線への高周波信号の漏洩を防止する
ためにチップコンデンサまで約λ／４の長さを利用して
インピーダンスを開放として電源配線への高周波信号の
漏洩を防止するようなすべての用途に適用されるもので
あり、例えばアンテナスイッチ回路にも適用できるもの
である。
【００３４】
【発明の効果】本発明の高周波回路用多層基板によれ
ば、電源配線が磁性体領域を通して配設されており、そ
の部分では電源配線が磁性体に囲まれる構成を採ってい
ることから、電源配線を磁性体領域を通して配設してい
ることによって電源配線と出力側信号用回路の配線導体
との接続点から出力側電源用回路のチップコンデンサま
での電源配線についてλ／４の長さを短くすることがで
き、基板の大型化ならびに高周波増幅器の出力電力の低
下等の出力特性への悪影響を防ぐことが可能な高周波回
路用多層基板を提供することができる。
【００３５】また、本発明の高周波回路用多層基板にお
いては、磁性体領域を第１の接地電極と第２の接地電極
とが対向している領域の第２の非磁性の誘電体層と第３
の非磁性の誘電体層内に、これら誘電体層の一部をくり
抜いて置き換える形で形成しているので、搭載される半
導体素子の接地が不安定になったり、入力−出力回路間
における共通の接地を介したアイソレーションを劣化さ
せたりすることがない。
【００３６】さらに、磁性体領域は第１の接地電極と第
２の接地電極とが対向している領域内に形成されている
ことから、磁性体領域を通して配設された出力側電源用
回路の電源配線と磁性体領域の上下に電源配線と交差す
るように配設された入力側回路の配線導体等とが磁性体
領域を介して磁気的に結合してアイソレーションの劣化
を引き起こすといった弊害を生じることもない。
【００３７】また、本発明の高周波回路用多層基板によ
れば、上記構成において、磁性体領域の比透磁率を４以
上とすることにより、従来の高周波回路用多層基板にお
ける電源配線と出力側信号用回路の配線導体との接続点
から出力側電源用回路のチップコンデンサまでの電源配
線のλ／４の長さに比べて、その電源配線の長さを半分
以下とすることができ、電源配線の直流抵抗を半分以下
として電圧降下による出力電力の低下を従来の半分以下
に抑えることができる高周波回路用多層基板を提供する
ことができる。
【００３８】以上により、本発明によれば、高周波回路
用多層基板において、基板の大型化ならびに高周波増幅
回路の出力電力の低下等の出力特性への悪影響を防ぐこ
とができる、高周波増幅回路等の高周波回路を構成する
のに好適な高周波回路用多層基板を提供することができ
た。
【図面の簡単な説明】
【図１】本発明の高周波回路用多層基板の実施の形態の
一例を示す断面図である。
【図２】図１に示す高周波回路用多層基板の透視平面図
である。
【図３】従来の高周波回路用多層基板の一例を示す断面
図である。
【図４】図３に示す高周波回路用多層基板の透視平面図
である。
【図５】本発明の高周波回路用多層基板の実施の形態の
他の例を示す断面図である。
【符号の説明】
51〜54・・・第１〜第４の非磁性の誘電体層 60・・・・・配線導体 61・・・・・接続導体 62・・・・・第１の接地電極 63・・・・・第２の接地電極 64・・・・・電源配線 70・・・・・半導体素子 71・・・・・ボンディングワイヤ 72・・・・・チップコンデンサ（受動部品） 73・・・・・チップ抵抗（受動部品） 80・・・・・入力側回路 81・・・・・出力側信号用回路 82・・・・・出力側電源用回路 90・・・・・磁性体領域

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】第１〜第４の非磁性の誘電体層が積層され
    て成る誘電体基板と、 前記第１の非磁性の誘電体層と第２の非磁性の誘電体層
    との間に配設された第１の接地電極および前記第３の非
    磁性の誘電体層と第４の非磁性の誘電体層との間に前記
    第１の接地電極に対して上下に位置するように配設され
    た第２の接地電極と、 前記第１および第２の接地電極が対向している領域の前
    記第２および第３の非磁性の誘電体層内に形成された磁
    性体領域と、 前記第２および第３の非磁性の誘電体層間に前記磁性体
    領域を通して配設された電源配線と、 前記磁性体領域を除いて配設された、前記誘電体層の表
    面の配線導体および前記誘電体層を貫通して上下に位置
    する前記配線導体を電気的に接続する接続導体とを具備
    することを特徴とする高周波回路用多層基板。
  2. 【請求項２】前記磁性体領域の比透磁率が４以上である
    ことを特徴とする請求項１記載の高周波回路用多層基
    板。
JP2002086804A 2002-03-26 2002-03-26 高周波回路用多層基板 Pending JP2003282785A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002086804A JP2003282785A (ja) 2002-03-26 2002-03-26 高周波回路用多層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002086804A JP2003282785A (ja) 2002-03-26 2002-03-26 高周波回路用多層基板

Publications (1)

Publication Number Publication Date
JP2003282785A true JP2003282785A (ja) 2003-10-03

Family

ID=29233274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002086804A Pending JP2003282785A (ja) 2002-03-26 2002-03-26 高周波回路用多層基板

Country Status (1)

Country Link
JP (1) JP2003282785A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210616A (ja) * 2005-01-27 2006-08-10 Kyocera Corp コイル内蔵基板
WO2008141273A1 (en) * 2007-05-10 2008-11-20 Texas Instruments Incorporated Systems and methods for post-circuitization assembly
JP2011181662A (ja) * 2010-03-01 2011-09-15 Mitsubishi Electric Corp セラミック回路基板及びその製造方法
JP2014032978A (ja) * 2012-07-31 2014-02-20 Ibiden Co Ltd インダクタ部品、インダクタ部品の製造方法及び配線板
WO2018139046A1 (ja) * 2017-01-27 2018-08-02 株式会社村田製作所 インターポーザ基板、回路モジュール、インターポーザ基板の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210616A (ja) * 2005-01-27 2006-08-10 Kyocera Corp コイル内蔵基板
JP4659469B2 (ja) * 2005-01-27 2011-03-30 京セラ株式会社 コイル内蔵基板
WO2008141273A1 (en) * 2007-05-10 2008-11-20 Texas Instruments Incorporated Systems and methods for post-circuitization assembly
US8039309B2 (en) 2007-05-10 2011-10-18 Texas Instruments Incorporated Systems and methods for post-circuitization assembly
JP2011181662A (ja) * 2010-03-01 2011-09-15 Mitsubishi Electric Corp セラミック回路基板及びその製造方法
JP2014032978A (ja) * 2012-07-31 2014-02-20 Ibiden Co Ltd インダクタ部品、インダクタ部品の製造方法及び配線板
WO2018139046A1 (ja) * 2017-01-27 2018-08-02 株式会社村田製作所 インターポーザ基板、回路モジュール、インターポーザ基板の製造方法
US11166386B2 (en) 2017-01-27 2021-11-02 Murata Manufacturing Co., Ltd. Interposer substrate, circuit module, and interposer substrate manufacturing method

Similar Documents

Publication Publication Date Title
US7430107B2 (en) Monolithic capacitor, circuit board, and circuit module
US7649252B2 (en) Ceramic multilayer substrate
JP2002329976A (ja) 多層配線基板
EP1549121A2 (en) Inductor element containing circuit board and power amplifier module
JP2003283073A (ja) 配線基板
JP2003282785A (ja) 高周波回路用多層基板
JP2004363553A (ja) 基板と積層電子部品と基板の製造方法
JP2003060107A (ja) 半導体モジュール
JP2002158448A (ja) 多層配線基板
JP2003110046A (ja) 多層配線基板
JP2003204163A (ja) 多層配線基板
JP2004289094A (ja) 配線基板
JP4511294B2 (ja) 配線基板
JP2002217545A (ja) 多層配線基板
JP4349827B2 (ja) 配線基板
JP2003204165A (ja) 多層配線基板
JP2003101239A (ja) 多層配線基板
JPH06291520A (ja) 高周波多層集積回路
JP2003283148A (ja) 配線基板
JP2006270532A (ja) 積層基板及びパワーアンプ
JP2002050877A (ja) 多層配線基板
JP3752409B2 (ja) 多層配線基板
JP2003204164A (ja) 多層配線基板
JP2002057461A (ja) 多層配線基板
JPH06152240A (ja) 電圧制御型発振器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070116