JP2001274284A - 多層配線基板 - Google Patents

Abstract

(57)【要約】 【課題】 積層された平行配線群を有する多層配線基板
について、高密度化された半導体素子と効率よく電気的
接続を行ない、積層数の低減を図り、しかも最下層に位
置する信号配線展開部における線路導体間のクロストー
クノイズを低減する。 【解決手段】 半導体素子Ｄの搭載領域Ｍの下部に接地
または電源導体層ＧＬ／ＰＬと線路配線層ＣＬとから成
る信号配線展開部を具備し、この周囲に、所定の各区分
領域においてそれぞれ平行配線群から成る第１の配線層
Ｌ１と、これに直交する平行配線群から成る第２の配線
層Ｌ２とから成る平行配線部を具備して成り、半導体素
子Ｄが信号配線展開部を介して平行配線部の平行配線群
と接続される多層配線基板であって、最下層に位置する
線路配線層ＣＬＬの線路導体Ｃ間の間隔を線路導体Ｃの
幅Ｗの３倍以上（≧３Ｗ）とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電子回路基板等に使
用される多層配線基板に関し、より詳細には高速で作動
する半導体素子を搭載する多層配線基板における配線構
造に関するものである。

【０００２】

【従来の技術】従来、半導体集積回路素子等の半導体素
子が搭載され、電子回路基板等に使用される多層配線基
板においては、内部配線用の配線導体の形成にあたっ
て、アルミナ等のセラミックスから成る絶縁層とタング
ステン（Ｗ）等の高融点金属から成る配線導体とを交互
に積層して多層配線基板を形成していた。

【０００３】従来の多層配線基板においては、内部配線
用配線導体のうち信号配線は通常ストリップ線路構造と
されており、信号配線として形成された配線導体の上下
に絶縁層を介していわゆるベタパターン形状の広面積の
接地（グランド）層または電源層が形成されていた。

【０００４】また、多層配線基板が取り扱う電気信号の
高速化に伴い、比誘電率が10程度であるアルミナセラミ
ックスに代えて比誘電率が3.5〜５と比較的小さいポリ
イミド樹脂やエポキシ樹脂を用いて絶縁層を形成し、こ
の絶縁層上に蒸着法やスパッタリング法等の気相成長法
による薄膜形成技術を用いて銅（Ｃｕ）からなる内部配
線用導体層を形成し、フォトリソグラフィ法により微細
なパターンの配線導体を形成して、この絶縁層と配線導
体とを多層化することにより高密度・高機能でかつ半導
体素子の高速作動が可能となる多層配線基板を得ること
も行なわれていた。

【０００５】一方、多層配線基板の内部配線の配線構造
として、配線のインピーダンスの低減や信号配線間のク
ロストークの低減等を図り、しかも高密度配線を実現す
るために、各絶縁層の上面に平行配線群を形成し、これ
を互いに直交させて多層化して、各層の配線群のうち所
定の配線同士をビア導体やスルーホール導体等の貫通導
体を介して電気的に接続する構造が提案されている。こ
の平行配線群を有する多層配線基板においては、この多
層配線基板に搭載される半導体素子等の電子部品とこの
多層配線基板が実装される実装ボードとを電気的に接続
するために、多層配線基板内で各平行配線群のうちから
適当な配線を選択し、異なる配線層間における配線同士
の接続はビア導体等の貫通導体を介して行なわれる。

【０００６】

【発明が解決しようとする課題】近年の半導体素子、中
でもＭＰＵ（Microprocessing Unit）等の半導体集積回
路に関しては、高速化と高密度化に伴う多ピン化（多入
出力電極化）が進み、動作周波数ではＧＨｚ帯のもの
が、またピン（入出力電極）数では2000ピンを超えるよ
うなものが見られるようになっている。

【０００７】このような半導体素子に対しては、従来の
ストリップ線路構造の配線層を有する多層配線基板で
は、多ピン化によるシグナル数の増加に対し、これを信
号配線で展開するための展開層数の増加により配線層の
積層数が大幅に増加してしまい、多層配線基板が厚くか
つ大型となってしまうという問題点があった。また、動
作周波数の高周波化と配線の高密度化により、ストリッ
プ線路構造の信号配線間のクロストークノイズが増加し
てしまうという問題点もあった。

【０００８】これに対し、上記のような直交する平行配
線群を有する多層配線基板によれば、信号配線と電源配
線または接地配線とを同一配線層内に配設することによ
り、多ピン化による積層数の増加に対する影響を小さく
することができるとともに、信号配線間のクロストーク
も抑えることができる。

【０００９】しかしながら、半導体素子の入出力電極数
の増加に伴ってその電極間隔が200μｍ〜150μｍ、さら
にはそれ以下と小さくなって、上記の平行配線群を有す
る多層配線基板における通常の配線間隔よりも狭い間隔
となってきており、また、半導体素子の入出力電極の配
置設計も多種多様であるため、従来の直交させた平行配
線群を有する多層配線基板では、このような入出力電極
と平行配線群の対応する信号配線とを電気的に接続する
ことが非常に困難となっており、その優れた電気的特性
を活かしつつ半導体素子を良好に接続させることが困難
であるという問題点があった。

【００１０】これに対して本発明者らは、特願平11−13
4783号において、直交させた平行配線群を有する多層配
線基板にストリップ線路構造の配線部を導入して、半導
体素子の入出力端子から平行配線群までの間に両者を接
続するストリップ線路部を具備し、これにより端子間隔
と配置設計を平行配線群に適した構成に変更して接続す
る多層配線基板を提案した。

【００１１】この多層配線基板をＭＰＵ用パッケージに
用いる配線基板に採用した場合、その配線導体の層構成
は、例えば次のようなものとされる。すなわち、多層配
線基板の最上面の第１層はＭＰＵをフリップチップ実装
により搭載するためのフリップチップパッド配設層、そ
の直下の第２層はストリップ線路部の上部導体層を兼ね
た広面積の電源または接地導体層、第３層は中央部に配
置された信号配線展開部としてのストリップ線路部を構
成する多数の線路導体とその周囲に配置された平行配線
部を構成する所定の区分領域にそれぞれ中央部から周辺
へ向かう多数の平行配線群とから成る配線導体層、第４
層は中央部に配置されたストリップ線路部を構成する電
源または接地導体層としての下部導体層とその周囲に配
置された平行配線部を構成する前記所定の区分領域でそ
れぞれ第３層の平行配線群と直交するように配設された
平行配線群とから成る配線導体層、第５層は基本的に第
３層と同じ構成の配線導体層、最下面の第６層はこの多
層配線基板を外部電気回路基板に搭載実装するためのＬ
ＧＡ（ランドグリッドアレイ）パッド配設層とされる。

【００１２】しかしながら、このような多層配線基板に
おいては、第３層の中央部の信号配線展開部を構成する
多数の線路導体はその上下に電源または接地導体層が位
置するストリップ線路構造となるのに対し、第５層の中
央部の信号配線展開部を構成する多数の線路導体はその
上部にしか電源または接地導体層を有しない、いわゆる
マイクロストリップ線路に相当するような構造となる。
そのため、第５層の信号配線展開層では、その線路導体
と第４層の電源または接地導体層との電磁気的な結合が
弱くなり、隣接する線路導体間における電磁気的な結合
が強くなってしまい、その結果、第５の信号配線展開層
における線路導体間のクロストークノイズが大きくなっ
てしまうという問題点があった。

【００１３】本発明は上記問題点に鑑み案出されたもの
であり、その目的は、交互に積層された平行配線群を有
する多層配線基板について、その優れた電気的特性を活
かしつつ高密度化された入出力電極を有する半導体素子
と効率よく電気的接続を行なうことができ、しかも積層
数の低減を図ることができ、さらに、最下層に位置する
信号配線展開部における線路導体間のクロストークノイ
ズを低減できる、半導体素子等を搭載する電子回路基板
等に好適な多層配線基板を提供することにある。

【００１４】

【課題を解決するための手段】本発明の多層配線基板
は、複数の絶縁層と配線層とが順次積層されて成り、上
面の中央部に設けられた半導体素子の搭載領域の下部
に、複数の接地または電源導体層と前記半導体素子が第
１の貫通導体群を介して電気的に接続される複数の線路
導体から成る複数の線路配線層とが交互に積層されて成
る信号配線展開部を具備するとともに、この信号配線展
開部の周囲に、前記線路配線層と同一面内に形成され、
前記搭載領域内に交点を有する２〜４本の直線で中心角
が略等しくなるように区分された各区分領域においてそ
れぞれ前記交点側に向かう平行配線群から成る第１の配
線層と、前記接地または電源導体層と同一面内に形成さ
れ、前記各区分領域においてそれぞれ前記第１の配線層
と直交する平行配線群から成る第２の配線層とを第２の
貫通導体群で電気的に接続して成る平行配線部を具備し
て成り、前記半導体素子が前記線路配線層を介して前記
第１の配線層と電気的に接続される多層配線基板であっ
て、最下層に位置する前記線路配線層の前記線路導体間
の間隔をこの線路導体の幅の３倍以上としたことを特徴
とするものである。

【００１５】また本発明の多層配線基板は、上記構成に
おいて、前記第１および第２の配線層の平行配線群は、
それぞれ複数の信号配線と、各信号配線に隣接する電源
配線または接地配線とを有することを特徴とするもので
ある。

【００１６】本発明の多層回路基板によれば、半導体素
子の搭載領域の下部に位置する多層配線基板の内部に、
上記構成の信号配線展開部を具備するとともに、その周
囲に上記構成の平行配線部を具備して成り、搭載される
半導体素子が信号配線展開部の線路配線層を介して平行
配線部の第１の配線層と電気的に接続されるようにした
ことから、狭ピッチで極めて高密度に配設された半導体
素子の入出力電極に接続された配線を信号配線展開部に
おいて線路導体の配線ピッチ（配線間隔）を拡げ、また
信号配線・電源配線・接地配線を再配列して、平行配線
部に適した広ピッチの配線に展開し再配列して接続する
ことができるので、平行配線群が有する優れた電気的特
性を活かしつつ、高密度化された入出力電極を有する半
導体素子と効率よく電気的接続を行なうことができる。
しかも、信号配線展開部により、その線路配線層を複数
積層して設けることにより、半導体素子からの信号配線
・電源配線・接地配線を効率よく再配列してその周囲の
平行配線部との接続に最適な配線に設定して平行配線部
に展開することができるので、半導体素子の高密度化に
対応して多層化を図る場合にも、配線設計を最適化して
その積層数を低減させることが可能となる。

【００１７】さらに、最下層に位置する線路配線層の線
路導体間の間隔をこの線路導体の幅の３倍以上としたこ
とから、この最下層に位置する線路配線層の線路導体と
その直上の接地または電源導体層との電磁気的な結合力
に比べてこの線路導体間の電磁気的な結合力を充分小さ
くすることができ、その結果、最下層に位置する線路配
線層内における隣接する信号用の線路導体間の電磁気的
な結合を弱めることができて、この層における信号用の
線路導体間のクロストークノイズを低減させることがで
きる。

【００１８】

【発明の実施の形態】以下、本発明の多層配線基板につ
いて添付図面に示す実施例に基づき詳細に説明する。

【００１９】図１〜図６はそれぞれ本発明の多層配線基
板の実施の形態の一例を示す各絶縁層毎の平面図であ
り、図１は多層配線基板の最上面に位置する、ＭＰＵ等
の半導体素子をフリップチップ実装により搭載するため
のフリップチップパッド配設層が形成された第１層目の
絶縁層の上面図、図２はその下に位置する、信号配線展
開部としてのストリップ線路部の上部導体層を兼ねた広
面積の電源または接地導体層が形成された第２層目の絶
縁層の上面図、図３はその下に位置する、中央部に配置
された信号配線展開部としてのストリップ線路部を構成
する多数の線路導体と、その周囲に配置された平行配線
部を構成する所定の区分領域にそれぞれ中央部から周辺
へ向かう多数の平行配線群とから成る第１の配線層とが
形成された第３層目の絶縁層の上面図、図４はその下に
位置する、中央部に配置された信号配線展開部としての
ストリップ線路部を構成する電源または接地導体層とし
ての下部導体層と、その周囲に配置された平行配線部を
構成する前記所定の区分領域でそれぞれ第１の配線層の
平行配線群と直交するように配設された平行配線群とか
ら成る第２の配線層とが形成された第４層目の絶縁層の
上面図、図５はその下に位置する、第３層目の絶縁層と
基本的に同様の構成の配線導体層が形成された第５層目
の絶縁層の上面図、図６は多層配線基板の最下面に位置
し、この多層配線基板を外部電気回路基板に搭載実装す
るためのＬＧＡパッド配設層が形成された第５層目の絶
縁層の下面図を示している。また、図７はこれらを積層
した状態の多層配線基板における信号配線展開部の要部
断面図を、図８はこれらを積層した状態の多層配線基板
の部分断面図を示している。

【００２０】これらの図において、Ｉ１〜Ｉ５はそれぞ
れ第１層目〜第５層目の絶縁層であり、この例では、第
１層目の絶縁層Ｉ１は多層配線基板の最上面を構成する
最上層となり、第５層目の絶縁層Ｉ５は最下面を構成す
る最下層となっている。また、集積回路素子等の半導体
素子（図示せず）が、第１層目の絶縁層Ｉ１の上面、す
なわちこの多層配線基板の上面側の表面の中央部に設け
られた、フリップチップパッドＦＰ等の接続パッドが配
設された搭載領域Ｍに搭載される。

【００２１】ＧＬは搭載領域Ｍの下部で第２層目の絶縁
層Ｉ２の上面に配設された、上側導体層としての接地導
体層、ＣＬは同じく第３層目の絶縁層Ｉ３の上面に配設
された複数の線路導体Ｃから成る線路配線層、ＰＬは同
じく第４層目の絶縁層Ｉ４の上面に配設された、下側導
体層としての電源導体層、ＣＬＬは同じく第５層目の絶
縁層Ｉ５の上面に配設された複数の線路導体Ｃから成
る、最下層に位置する線路配線層であり、これら接地導
体層ＧＬ・線路配線層ＣＬ・電源導体層ＰＬ・線路配線
層ＣＬＬにより信号配線展開部が形成されている。

【００２２】また、複数の線路導体Ｃはそれぞれ第１の
貫通導体群Ｔ１を介して多層配線基板表面の搭載領域Ｍ
に導出されてそれぞれ対応するフリップチップパッドＦ
Ｐに電気的に接続され、これを介して、搭載される半導
体素子Ｄの各端子電極に電気的に接続される。なお、図
１〜図６中において、第１の貫通導体群Ｔ１・Ｔ２・Ｔ
３のうちの主な貫通導体についてはいずれも丸印で示し
ている。

【００２３】ＧＬは第２の絶縁層Ｉ２の表面に形成され
た接地導体層である。この接地導体層ＧＬは、複数の線
路導体Ｃから成る線路配線層ＣＬおよび電源導体層ＰＬ
とともに信号配線展開部を構成して、半導体素子Ｄを後
述する第１の配線層Ｌ１の平行配線群に効率よく電気的
に接続するための再配列を可能にするとともに、電磁波
ノイズに対するシールド効果をも有するものである。こ
のような接地導体層ＧＬは、多層配線基板において例え
ば第１層目の導体層として、下方に形成される信号配線
展開部および平行配線部の各導体層・各配線層のほぼ全
領域を覆うように、多層配線基板の仕様に応じて適宜形
成される。このような接地導体層ＧＬを形成することに
より、半導体素子Ｄと第１の配線層Ｌ１との間で接地配
線を効率的に接続できるように再配列させることがで
き、また電磁波ノイズに対して良好なシールド効果を有
する多層配線基板を得ることができる。

【００２４】ＣＬは搭載領域Ｍの下部で接地導体層ＧＬ
の下方に形成された、複数の線路導体Ｃから成る線路配
線層である。この線路配線層ＣＬは、接地導体層ＧＬお
よび電源導体層ＰＬとともに信号配線展開部を構成し
て、半導体素子Ｄを後述する第１の配線層Ｌ１の平行配
線群に効率よく電気的に接続するための再配列を可能に
するものである。この線路配線層ＣＬの各線路導体Ｃ
は、前述のように、接地導体層ＧＬとは電気的に絶縁さ
れてこの層を貫通している第１の貫通導体群Ｔ１を介し
て、搭載領域Ｍに搭載される半導体素子Ｄの対応する各
電極と電気的に接続される。

【００２５】ＰＬは搭載領域Ｍの下部で線路配線層Ｃの
下方に位置するように形成された、第４の絶縁層Ｉ４の
表面に形成された電源導体層である。この電源導体層Ｐ
Ｌは、複数の線路導体Ｃから成る接地導体層ＧＬおよび
線路配線層ＣＬとともに信号配線展開部を構成して、半
導体素子Ｄを後述する第１の配線層Ｌ１の平行配線群に
効率よく電気的に接続するための再配列を可能にするも
のである。このような電源導体層ＰＬは、多層配線基板
の信号配線展開部の各線路導体Ｃが配設されるほぼ全領
域を覆うように、多層配線基板の仕様に応じて適宜形成
される。

【００２６】ＣＬＬは、搭載領域Ｍの下部で電源導体層
ＰＬの下方に位置するように形成され、第５層目の絶縁
層Ｉ５の上面に配設された複数の線路導体Ｃから成る、
最下層に位置する線路配線層である。この線路配線層Ｃ
ＬＬも、電源導体層ＰＬとともに信号配線展開部を構成
して、半導体素子Ｄを後述する第１の配線層Ｌ１の平行
配線群に効率よく電気的に接続するための再配列を可能
にするものである。この最下層に位置する線路配線層Ｃ
ＬＬの各線路導体Ｃも、接地導体層ＧＬおよび電源導体
層ＰＬとは電気的に絶縁されてこれらの層を貫通してい
る第１の貫通導体群Ｔ１を介して、搭載領域Ｍに搭載さ
れる半導体素子Ｄの対応する各電極と電気的に接続され
る。

【００２７】次に、Ｌ１およびＬ２は、それぞれ第３・
第４および第５の絶縁層Ｉ３・Ｉ４・Ｉ５の上面に形成
された第１および第２の配線層である。また、Ｐ１およ
びＰ２はそれぞれ第１および第２の配線層Ｌ１・Ｌ２中
の電源配線、Ｇ１およびＧ２はそれぞれ第１および第２
配線層Ｌ１・Ｌ２中の接地配線、Ｓ１およびＳ２はそれ
ぞれ第１および第２の配線層Ｌ１・Ｌ２中の信号配線を
示している。

【００２８】ここで、同じ平面に配設された複数の信号
配線Ｓ１・Ｓ２は、それぞれ異なる信号を伝送するもの
としてもよく、同じ平面に配設された複数の電源配線Ｐ
１・Ｐ２はそれぞれ異なる電源を供給するものとしても
よい。

【００２９】第３および第５の絶縁層Ｉ３・Ｉ５上の第
１の配線層Ｌ１は、各絶縁層Ｉ３・Ｉ５の中央部に対応
する搭載領域Ｍ内に交点を有する、図３・図５中に一点
鎖線で示した２本の直線で中心角が略等しくなるように
区分された各区分領域において、それぞれ交点側すなわ
ち各絶縁層Ｉ３・Ｉ５の中央部の搭載領域Ｍ側に向かう
平行配線群で構成されている。ここでは、略正方形状の
各絶縁層Ｉ３・Ｉ５の対角線に沿った、交点が搭載領域
Ｍ内に位置する２本の直線で中心角が約90度になるよう
に区分された４つの区分領域を設定した場合の例を示し
ている。

【００３０】また、第４の絶縁層Ｉ４上の第２の配線層
Ｌ２は、この各区分領域（図４中にも同じく一点鎖線で
示す）においてそれぞれ第１の配線層Ｌ１の平行配線群
と直交する平行配線群で構成されている。そして、ここ
では、第２の配線層Ｌ２のうち各区分領域の平行配線群
の電源配線Ｐ２および接地配線Ｇ２が接続されて、略正
方形状の第４の絶縁層Ｉ４の各辺に平行な配線を有する
略正方形状の環状配線を形成している場合の例を示して
いる。

【００３１】本発明の多層配線基板によれば、このよう
に区分領域を設定し、各区分領域においてそれぞれ互い
に直交する平行配線群が形成された積層配線体を具備し
たことにより、第２の配線層Ｌ２を構成する平行配線群
の接地配線Ｇ２および電源配線Ｐ２は第４の絶縁層Ｉ４
の中央部を取り囲むようにほぼ環状の配線構造をとるこ
ととなり、これら接地配線Ｇ２および電源配線Ｐ２を最
適化することにより、外部からの電磁波ノイズの侵入や
外部への不要な電磁波ノイズの放射をシールドする効果
を有するものとなり、配線間のクロストークノイズを低
減させることができるとともに、ＥＭＩ対策としても効
果を有するものとなる。

【００３２】さらに、この第２の配線層Ｌ２は、その配
線層中の最外周側の環状配線が接地配線Ｇ２である場合
には、この環状の接地配線Ｇ２により非常に効果的に電
磁波ノイズに対してシールド効果を有するものとなり、
さらに有効なＥＭＩ対策を施すことができる。

【００３３】本発明の多層配線基板においては、平行配
線部を構成する各区分領域の設定として、上述の例の他
にも、第４の絶縁層Ｉ４の中央部に対応する搭載領域Ｍ
内に交点を有する、略正方形状の第４の絶縁層Ｉ４の辺
のほぼ中央を通る辺に平行な直線に沿った２本の直線で
中心角が約90度になるように区分された４つの区分領域
を設定してもよく、３本の直線で中心角が約60度と略等
しくなるように区分された６つの区分領域を設定しても
よく、さらに、４本の直線で中心角が約45度と略等しく
なるように区分された８つの区分領域を設定してもよ
い。

【００３４】これらいずれの場合であっても、上述の例
と同様に、同じ平面上の左右の信号配線Ｓ１・Ｓ２間の
クロストークノイズを良好に低減することができ、電源
配線Ｐ１・Ｐ２および接地配線Ｇ１・Ｇ２のインダクタ
ンスを減少させることができて、電源ノイズおよび接地
ノイズを効果的に低減することができる。また、第２の
配線層Ｌ２を構成する平行配線群の配線がそれらが形成
された絶縁層の中央部を取り囲むように環状の配線構造
をとっており、これにより、外部からの電磁波ノイズの
侵入や外部への不要な電磁波ノイズの放射をシールドす
る効果を有し、配線間のクロストークノイズを低減させ
ることができるとともに、ＥＭＩ対策としても効果を有
する。また、第２の配線層Ｌ２を各区分領域の平行配線
群の配線を接続して形成した環状配線を有するものとし
たときには、その環状配線によってその内側の領域につ
いてＥＭＩ対策の効果を高めることができ、より有効な
ＥＭＩ対策を施すことができる。この第２の配線層Ｌ２
の最外周側の環状配線を接地配線Ｇ２としたときには、
この環状の接地配線Ｇ２により非常に効果的に電磁波ノ
イズに対してシールド効果を有するものとなり、さらに
有効なＥＭＩ対策を施すことができる。

【００３５】そして、これら第１の配線層Ｌ１の平行配
線群と第２の配線層Ｌ２の平行配線群とは、第３および
第４の絶縁層Ｉ３・Ｉ４に形成された第２の貫通導体群
Ｔ２により対応する配線同士が適当な箇所において電気
的に接続されており、これにより各区分領域毎に直交す
る平行配線群が形成された積層配線体である平行配線部
を構成している。

【００３６】このような平行配線部における第１の配線
層Ｌ１は第３および第５の絶縁層Ｉ３・Ｉ５上に、すな
わちストリップ線路部の複数の線路導体Ｃから成る線路
配線層ＣＬ・ＣＬＬとそれぞれ同一面内に形成されてお
り、例えばそのうちの信号配線Ｓ１が信号配線である複
数の線路導体Ｃのそれぞれとその面内で搭載領域Ｍの周
辺において接続されている。また、第２の配線層Ｌ２は
第４の絶縁層Ｉ４上に、すなわち信号配線展開部の電源
導体層ＰＬと同一面内に形成されており、第１の配線層
Ｌ１とは第２の貫通導体群Ｔ２で電気的に接続されてい
る。これにより、搭載領域Ｍに搭載される半導体素子Ｄ
の各端子電極と平行配線部の第１または第２の配線層Ｌ
１・Ｌ２とが、信号配線展開部の線路導体Ｃを介して電
気的に接続されている。

【００３７】このような配線構造とした本発明の多層配
線基板によれば、狭ピッチで極めて高密度に配設された
半導体素子Ｄの入出力電極に接続された配線を信号配線
展開部において線路導体Ｃの配線ピッチ（配線間隔）を
拡げ、また信号配線・電源配線・接地配線を再配列し
て、平行配線部に適した広ピッチの配線に展開し再配列
して接続することができるので、平行配線部が有する優
れた電気的特性を活かしつつ高密度化された入出力電極
を有する半導体素子Ｄと効率よく電気的接続を行なうこ
とができる。しかも、このような信号配線展開部の線路
配線層ＣＬ・ＣＬＬを信号配線がすべて展開されるまで
複数積層して設け、それぞれに対応した平行配線部を併
設することにより、半導体素子Ｄからの信号配線・電源
配線・接地配線を効率よく再配列してその周囲の平行配
線部との接続に最適な配線に設定して平行配線部に展開
することができるので、半導体素子Ｄの高密度化に対応
して多層化を図る場合にも、配線設計を最適化してその
積層数を低減させることが可能となる。

【００３８】また、この例では第１および第２の配線層
Ｌ１・Ｌ２は、信号配線Ｓ１・Ｓ２に電源配線Ｐ１・Ｐ
２または接地配線Ｇ１・Ｇ２がそれぞれ隣接するように
配設されている。これにより、同じ絶縁層上の信号配線
Ｓ１・Ｓ２間を電磁気的に遮断して、同じ平面上の左右
の信号配線Ｓ１・Ｓ２間のクロストークノイズを良好に
低減することができる。さらに、信号配線Ｓ１・Ｓ２に
必ず電源配線Ｐ１・Ｐ２または接地配線Ｇ１・Ｇ２を隣
接させることで、同じ平面上の電源配線Ｐ１・Ｐ２と信
号配線Ｓ１・Ｓ２および接地配線Ｇ１・Ｇ２と信号配線
Ｓ１・Ｓ２との相互結合が最大となり、信号配線Ｓ１・
Ｓ２の電流経路を最短にすることができる。このため、
信号配線Ｓ１・Ｓ２から電源配線Ｐ１・Ｐ２および接地
配線Ｇ１・Ｇ２のインダクタンス値を減少させることが
できる。このインダクタンス値の減少により、電源ノイ
ズおよび接地ノイズを効果的に低減することができる。

【００３９】以上のような多層配線基板と外部電気回路
との接続は、第２の配線層Ｌ２または第１の配線層Ｌ１
の各配線から第３の貫通導体群Ｔ３を介してそれぞれ電
気的に接続された、第５の絶縁層Ｉ５の下面に配設され
たＬＧＡパッドＬＰ等の接続ランドに、それぞれ半田バ
ンプ等の接続導体Ｂを取着し、これらを外部電気回路の
接続電極に電気的に接続することによって行なわれる。
なお、これら多数のＬＧＡパッドＬＰのうちＬＰＰは電
源配線Ｐ１またはＰ２が接続された電源用接続ランド
を、ＬＰＧは接地配線Ｇ１またはＧ２が接続された接地
用接続ランドを、ＬＰＳは信号配線Ｓ１またはＳ２が接
続された信号用接続ランドを示している。また、ＬＧＡ
パッドＬＰには、必要に応じて接地導体層ＧＬ・電源導
体層ＰＬ・線路導体Ｃ・フリップチップパッドＦＰ等が
それぞれ貫通導体を介して電気的に接続されることもあ
る。

【００４０】そして、本発明の多層配線基板において
は、最下層に位置する線路配線層ＣＬＬの線路導体Ｃ間
の間隔をこの線路導体Ｃの幅Ｗの３倍以上（≧３Ｗ）に
設定している。このように線路配線層ＣＬＬの線路導体
Ｃ間の間隔を線路導体Ｃの幅Ｗの３倍以上としたことに
より、この線路配線層ＣＬＬにおいて隣接する線路導体
Ｃ間の電磁気的な結合力を、この線路導体Ｃとこの線路
配線層ＣＬＬの直上の接地または電源導体層との電磁気
的な結合力に比べて充分小さくすることができる。その
結果、最下層に位置する線路配線層ＣＬＬ内における隣
接する信号用の線路導体Ｃ間の電磁気的な結合力を他の
線路配線層ＣＬと同程度に弱めることができて、この層
ＣＬＬにおける信号用の線路導体Ｃ間のクロストークノ
イズを低減させることができるものとなる。

【００４１】このように最下層に位置する線路配線層Ｃ
ＬＬの線路導体Ｃ間の間隔を線路導体Ｃの幅Ｗの３倍以
上とする場合、好適には線路導体Ｃの幅Ｗの３倍〜10倍
程度の範囲で、絶縁層の比誘電率や線路導体Ｃの配線密
度等を考慮して（例えば、絶縁層の比誘電率が大きい場
合には線路導体Ｃ間の間隔を広くする等）適宜設定する
ようにすればよい。この線路導体Ｃ間の間隔が線路導体
Ｃの幅Ｗの３倍未満となると、隣接する線路導体Ｃ間の
電磁気的な結合力を無視できる程度にまで低減させるこ
とが困難となる傾向がある。また、線路導体Ｃ間の間隔
が線路導体Ｃの幅Ｗの10倍を超えると、隣接する線路導
体Ｃ間の電磁気的な結合力は無視できるほど低減するこ
とができるが、最下層に位置する線路配線層ＣＬＬで展
開することのできる線路数が制限されることとなり、結
果として絶縁層数の増加や製品コストの増加等の問題を
招いてしまうものとなる傾向がある。

【００４２】なお、本発明の多層配線基板においては、
同様の配線構造をさらに多層に積層して多層配線基板を
構成してもよいことはもちろんであるが、その平行配線
部や信号配線展開部の上側または下側にさらに種々の配
線構造の多層配線部を積層して、これらを一体として多
層配線基板を構成することもできる。例えば、平行配線
群を交互に直交させて積層した構成の配線構造、あるい
はストリップ線路構造の配線構造、その他、マイクロス
トリップ線路構造・コプレーナ線路構造等を、多層配線
基板に要求される仕様等に応じて適宜選択して用いるこ
とができる。

【００４３】また、例えば、ポリイミド絶縁層と銅蒸着
による導体層といったものを積層して、電子回路を構成
してもよい。また、チップ抵抗・薄膜抵抗・コイルイン
ダクタ・クロスインダクタ・チップコンデンサ・電解コ
ンデンサといったものを取着して半導体素子収納用パッ
ケージを構成してもよい。

【００４４】また、第３〜第５の絶縁層Ｉ３〜Ｉ５を始
めとする各絶縁層の形状は、図示したような略正方形状
のものに限られるものではなく、長方形状や菱形状・六
角形状・八角形状等の形状であってもよい。

【００４５】なお、第１および第２の配線層Ｌ１・Ｌ２
は、第３〜第５の絶縁層Ｉ３〜Ｉ５の表面に形成するも
のに限られず、信号配線展開部の線路導体Ｃおよび電源
導体層ＰＬあるいは接地導体層ＧＬとともにそれぞれの
絶縁層Ｉ３〜Ｉ５の内部に形成したものであってもよ
い。

【００４６】さらにまた、図２に示した第２の絶縁層Ｉ
２上の接地導体層ＧＬと図３に示した第３の絶縁層Ｉ３
上の線路配線層ＣＬ・第１の配線層Ｌ１との間に、同様
の絶縁層の表面に直交格子状の配線導体層により形成さ
れた格子状電源導体層を介在させてもよい。このような
格子状電源導体層は、接地導体層ＧＬと同様に、電源配
線を半導体素子Ｄから第１の配線層Ｌ１の平行配線群に
効率よく電気的に接続するための再配列を可能とするも
のであり、第１の配線層Ｌ１中の信号配線Ｓ１と第２の
配線層Ｌ２中の信号配線Ｓ２とのインピーダンスのミス
マッチを低減するために、その形状を格子状とするもの
である。

【００４７】なお、このような格子状電源導体層および
接地導体層ＧＬならびに電源導体層ＰＬは、いずれも多
層配線基板の仕様に応じ必要に応じて、電源または接地
のどちらに設定してもよい。

【００４８】そして、このような本発明の多層配線基板
には、例えばその表面にＭＰＵ・ＡＳＩＣ（Applicatio
n Specific Integrated Circuit）・ＤＳＰ（Digital S
ignal Processor）のような半導体素子Ｄが搭載され
る。そして、半導体素子収納用パッケージ等の電子部品
収納用パッケージや電子部品搭載用基板、多数の半導体
集積回路素子が搭載されるいわゆるマルチチップモジュ
ールやマルチチップパッケージ、あるいはマザーボード
等として使用される。これらの半導体素子Ｄあるいは電
子部品は、例えばいわゆるバンプ電極によりこの多層配
線基板の表面の搭載領域ＭのフリップチップパッドＦＰ
に実装されて、あるいは接着剤・ろう材等により搭載部
に取着されるとともにボンディングワイヤ等により、第
１の貫通導体Ｔ１等を介して信号配線展開部の線路導体
Ｃと電気的に接続される。

【００４９】本発明の多層配線基板において、第３〜第
５の絶縁層Ｉ３〜Ｉ５を始めとする各絶縁層は、例えば
セラミックグリーンシート積層法によって、酸化アルミ
ニウム質焼結体や窒化アルミニウム質焼結体・炭化珪素
質焼結体・窒化珪素質焼結体・ムライト質焼結体・ガラ
スセラミックス等の無機絶縁材料を使用して、あるいは
ポリイミド・エポキシ樹脂・フッ素樹脂・ポリノルボル
ネン・ベンゾシクロブテン等の有機絶縁材料を使用し
て、あるいはセラミックス粉末等の無機絶縁物粉末をエ
ポキシ系樹脂等の熱硬化性樹脂で結合して成る複合絶縁
材料などの電気絶縁材料を使用して形成される。

【００５０】これら絶縁層は、例えば酸化アルミニウム
質焼結体から成る場合であれば、酸化アルミニウム・酸
化珪素・酸化カルシウム・酸化マグネシウム等の原料粉
末に適当な有機バインダ・溶剤等を添加混合して泥漿状
となすとともに、これを従来周知のドクターブレード法
を採用してシート状となすことによってセラミックグリ
ーンシートを得て、しかる後、これらのセラミックグリ
ーンシートに適当な打ち抜き加工を施すとともに各平行
配線群および各貫通導体群ならびに導体層となる金属ペ
ーストを所定のパターンに印刷塗布して上下に積層し、
最後にこの積層体を還元雰囲気中、約1600℃の温度で焼
成することによって製作される。

【００５１】これら絶縁層の厚みとしては、使用する材
料の特性に応じて、要求される仕様に対応する機械的強
度や電気的特性・貫通導体群の形成の容易さ等の条件を
満たすように適宜設定される。

【００５２】また、第１および第２の配線層Ｌ１・Ｌ２
を構成する平行配線群や接地導体層ＧＬ・線路配線層Ｃ
Ｌ・電源導体層ＰＬおよびその他の配線層ならびに貫通
導体群Ｔ１〜Ｔ３は、例えばタングステンやモリブデン
・モリブデン−マンガン・銅・銀・銀−パラジウム等の
金属粉末メタライズ、あるいは銅・銀・ニッケル・クロ
ム・チタン・金・ニオブやそれらの合金等の金属材料の
薄膜等により形成すればよい。

【００５３】例えば、タングステンの金属粉末メタライ
ズから成る場合であれば、タングステン粉末に適当な有
機バインダ・溶剤等を添加混合して得た金属ペーストを
絶縁層となるセラミックグリーンシートに所定のパター
ンに印刷塗布し、これをセラミックグリーンシートの積
層体とともに焼成することによって、各絶縁層の上面に
配設される。

【００５４】また，金属材料の薄膜から成る場合であれ
ば、例えばスパッタリング法・真空蒸着法またはメッキ
法により金属層を形成した後、フォトリソグラフィ法に
より所定の配線パターンに形成される。

【００５５】第１および第２の配線層Ｌ１・Ｌ２の平行
配線群を構成する各配線の幅および配線間の間隔は、使
用する材料の特性に応じて、要求される仕様に対応する
電気的特性や絶縁層Ｉ３〜Ｉ５への配設の容易さ等の条
件を満たすように適宜設定される。

【００５６】なお、各配線層Ｌ１・Ｌ２ならびに線路導
体Ｃの厚みは１〜20μｍ程度とすることが好ましい。こ
の厚みが１μｍ未満となると配線の抵抗が大きくなるた
め、配線群による半導体素子Ｄへの良好な電源供給や安
定したグランドの確保・良好な信号の伝搬が困難となる
傾向が見られる。他方、20μｍを超えるとその上に積層
される絶縁層による被覆が不十分となって絶縁不良とな
る場合がある。

【００５７】貫通導体群Ｔ１〜Ｔ３の各貫通導体は、横
断面形状が円形のものの他にも楕円形や正方形・長方形
等の矩形、その他の異形状のものを用いてもよい。その
位置や大きさは、使用する材料の特性に応じて、要求さ
れる仕様に対応する電気的特性や絶縁層への形成・配設
の容易さ等の条件を満たすように適宜設定される。

【００５８】例えば、絶縁層に酸化アルミニウム質焼結
体を用い、平行配線群にタングステンの金属メタライズ
を用いた場合であれば、絶縁層の厚みを200μｍとし、
配線の線幅を100μｍ、配線間の間隔を150μｍ、貫通導
体の大きさを100μｍとすることによって、信号配線の
インピーダンスを50Ωとし、上下の平行配線群間を高周
波信号の反射を抑えつつ電気的に接続することができ
る。

【００５９】また、信号配線展開部を構成する接地導体
層ＧＬおよび電源導体層ＰＬの厚みや形成範囲、ならび
に線路導体Ｃの厚みや幅および配線間の間隔は、例えば
上記と同様に、線路配線層ＣＬにおける線路導体Ｃの線
幅を100μｍ、線路導体Ｃ間ならびに線路導体Ｃ−導体
層ＧＬ・ＰＬ間の間隔を400μｍ、線路導体Ｃならびに
導体層ＧＬ・ＰＬの厚みを20μｍとし、第１の貫通導体
Ｔ１の大きさを100μｍとすることによって、線路導体
Ｃによる信号配線のインピーダンスを50Ωとすることが
できる。

【００６０】そして、最下層に位置する線路配線層ＣＬ
Ｌの線路導体Ｃの線幅も100μｍとし、隣接する線路導
体Ｃ間の間隔を400μｍ以上としたときに、信号配線展
開部における線路配線層ＣＬＬの隣接する線路導体Ｃ間
の電磁気的な結合力を通常の100μｍの間隔の時の結合
力に対して約30％程度に弱めることができ、この線路配
線層ＣＬＬにおける信号用の線路導体Ｃ間のクロストー
クノイズを他の線路配線層ＣＬにおけるレベルと同程度
に低減させることができる。

【００６１】なお、本発明は以上の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更を加えることは何ら差し支えない。例え
ば、絶縁層を、放熱を考慮した窒化アルミニウム質焼結
体・炭化珪素質焼結体や、低誘電率を考慮したガラスセ
ラミックス質焼結体を用いたものとしてもよい。

【００６２】

【発明の効果】本発明の多層回路基板によれば、半導体
素子の搭載領域の下部に位置する多層配線基板の内部
に、上記構成の信号配線展開部を具備するとともに、そ
の周囲に上記構成の平行配線部を具備して成り、搭載さ
れる半導体素子が信号配線展開部の線路配線層を介して
平行配線部の第１の配線層と電気的に接続されるように
したことから、狭ピッチで極めて高密度に配設された半
導体素子の入出力電極に接続された配線を信号配線展開
部において平行配線部に適した広ピッチの配線に展開し
再配列して接続することができるので、平行配線群が有
する優れた電気的特性を活かしつつ、高密度化された入
出力電極を有する半導体素子と効率よく電気的接続を行
なうことができる。しかも、信号配線展開部により、そ
の線路配線層を複数積層して設けることにより、半導体
素子からの信号配線・電源配線・接地配線を効率よく再
配列してその周囲の平行配線部との接続に最適な配線に
設定して所望の平行配線部に展開することができるの
で、半導体素子の高密度化に対応して多層化を図る場合
にも、配線設計を最適化してその積層数を低減させるこ
とが可能となる。

【００６３】さらに、最下層に位置する線路配線層の線
路導体間の間隔をこの線路導体の幅の３倍以上としたこ
とから、この最下層に位置する線路配線層の線路導体と
その直上の接地または電源導体層との電磁気的な結合力
に比べてこの線路導体間の電磁気的な結合力を充分小さ
くすることができ、その結果、最下層に位置する線路配
線層内における隣接する信号用の線路導体間の結合を弱
めることができて、この層における信号用の線路導体間
のクロストークノイズを低減させることができる。

【００６４】以上のように、本発明によれば、交互に積
層された平行配線群を有する多層配線基板について、そ
の優れた電気的特性を活かしつつ高密度化された入出力
電極を有する半導体素子と効率よく電気的接続を行なう
ことができ、しかも積層数の低減を図ることができ、さ
らに、最下層に位置する信号配線展開部における線路導
体間のクロストークノイズを低減できる、半導体素子等
を搭載する電子回路基板等に好適な多層配線基板を提供
することができた。

【図面の簡単な説明】

【図１】本発明の多層配線基板の実施の形態の一例を示
す、第１層目の絶縁層の上面図である。

【図２】本発明の多層配線基板の実施の形態の一例を示
す、第２層目の絶縁層の上面図である。

【図３】本発明の多層配線基板の実施の形態の一例を示
す、第３層目の絶縁層の上面図である。

【図４】本発明の多層配線基板の実施の形態の一例を示
す、第４層目の絶縁層の上面図である。

【図５】本発明の多層配線基板の実施の形態の一例を示
す、第５層目の絶縁層の上面図である。

【図６】本発明の多層配線基板の実施の形態の一例を示
す、第５層目の絶縁層の下面図である。

【図７】本発明の多層配線基板の実施の形態の一例を示
す、各絶縁層を積層した状態の多層配線基板における信
号配線展開部の要部断面図である。

【図８】本発明の多層配線基板の実施の形態の一例を示
す、各絶縁層を積層した状態の多層配線基板の部分断面
図である。

【符号の説明】

Ｉ１〜Ｉ５・・・・第１〜第５の絶縁層 ＧＬ・・・・・・・接地導体層 ＣＬ・・・・・・・線路配線層 ＣＬＬ・・・・・・最下層に位置する線路配線層 Ｃ・・・・・・・・線路導体 ＰＬ・・・・・・・電源導体層 Ｔ１・・・・・・・第１の貫通導体群 Ｌ１、Ｌ２・・・・第１、第２の配線層 Ｐ１、Ｐ２・・・・第１、第２の電源配線 Ｇ１、Ｇ２・・・・第１、第２の接地配線 Ｓ１、Ｓ２・・・・第１、第４の信号配線 Ｔ２・・・・・・・第２の貫通導体群 Ｄ・・・・・・・・半導体素子 Ｍ・・・・・・・・搭載領域 Ｗ・・・・・・・・線路導体Ｃの幅

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数の絶縁層と配線層とが順次積層され
   て成り、上面の中央部に設けられた半導体素子の搭載領
   域の下部に、複数の接地または電源導体層と前記半導体
   素子が第１の貫通導体群を介して電気的に接続される複
   数の線路導体から成る複数の線路配線層とが交互に積層
   されて成る信号配線展開部を具備するとともに、該信号
   配線展開部の周囲に、前記線路配線層と同一面内に形成
   され、前記搭載領域内に交点を有する２〜４本の直線で
   中心角が略等しくなるように区分された各区分領域にお
   いてそれぞれ前記交点側に向かう平行配線群から成る第
   １の配線層と、前記接地または電源導体層と同一面内に
   形成され、前記各区分領域においてそれぞれ前記第１の
   配線層と直交する平行配線群から成る第２の配線層とを
   第２の貫通導体群で電気的に接続して成る平行配線部を
   具備して成り、前記半導体素子が前記線路配線層を介し
   て前記第１の配線層と電気的に接続される多層配線基板
   であって、最下層に位置する前記線路配線層の前記線路
   導体間の間隔を該線路導体の幅の３倍以上としたことを
   特徴とする多層配線基板。
2. 【請求項２】 前記第１および第２の配線層の平行配線
   群は、それぞれ複数の信号配線と、各信号配線に隣接す
   る電源配線または接地配線とを有することを特徴とする
   請求項１記載の多層配線基板。