JP2000277656A - 多層配線基板 - Google Patents

Abstract

(57)【要約】 【課題】 平行配線群を有する多層配線基板において、
半導体素子の周囲にキャパシタを高密度に配置すること
が困難であった。 【解決手段】 表面の中央部に半導体素子Ｄが搭載さ
れ、その周囲にキャパシタＣが配置されるとともに、そ
れらが表面直下の１層目の配線層Ｌ１を介して電気的に
接続される多層配線基板であって、半導体素子Ｄを中心
とする絶縁層Ｉ２の４つの象限領域において、表面直下
の１層目の配線層Ｌ１がそれぞれ中心側に向かう平行配
線群で構成され、２層目の配線層Ｌ２がそれぞれ１層目
の平行配線群と直交する平行配線群で構成され、かつ１
層目の配線層Ｌ１と貫通導体群Ｔ２で電気的に接続され
ているとともに、キャパシタＣが半導体素子Ｄに向かう
１層目の平行配線群上に配置されるものである。半導体
素子Ｄの電源へのノイズの影響を抑制しつつキャパシタ
Ｃを高密度配置できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電子回路基板等に使
用される多層配線基板に関し、より詳細には高速で作動
する半導体素子を搭載する多層配線基板における配線構
造に関するものである。

【０００２】

【従来の技術】従来、半導体集積回路素子等の半導体素
子が搭載され、電子回路基板等に使用される多層配線基
板においては、内部配線用の配線導体の形成にあたっ
て、アルミナ等のセラミックスから成る絶縁層とタング
ステン（Ｗ）等の高融点金属から成る配線導体とを交互
に積層して多層配線基板を形成していた。

【０００３】従来の多層配線基板においては、内部配線
用配線導体のうち信号配線は通常はストリップ線路構造
とされており、信号配線として形成された配線導体の上
下に絶縁層を介していわゆるベタパターン形状の広面積
の接地（グランド）層または電源層が形成されていた。

【０００４】また、多層配線基板が取り扱う電気信号の
高速化に伴い、絶縁層を比誘電率が10程度であるアルミ
ナセラミックスに代えて比誘電率が3.5 〜５と比較的小
さいポリイミド樹脂やエポキシ樹脂を用いて形成し、こ
の絶縁層上に蒸着法やスパッタリング法等の気相成長法
による薄膜形成技術を用いて銅（Ｃｕ）からなる内部配
線用導体層を形成し、フォトリソグラフィ法により微細
なパターンの配線導体を形成して、この絶縁層と配線導
体とを多層化することにより、高密度・高機能でかつ半
導体素子の高速作動が可能となる多層配線基板を得るこ
とも行なわれていた。

【０００５】一方、多層配線基板の内部配線の配線構造
として、配線のインピーダンスの低減や信号配線間のク
ロストークの低減等を図り、しかも高密度配線を実現す
るために、各絶縁層の上面に平行配線群を形成し、これ
を多層化して各層の配線群のうち所定の配線同士をビア
導体やスルーホール導体等の貫通導体を介して電気的に
接続する構造が提案されている。

【０００６】例えば、特開昭63−129655号公報には、第
１の方向に延びる複数の第１の信号線およびそれと交互
に配置された第１の電力線を含む第１の導電層と、第１
の方向と交差する第２の方向に延びる第２の信号線およ
びそれと交互に配置された第２の電力線とを含む第２の
導体層とが、絶縁層と交互に積層され、対応する電圧を
受け取る第１および第２の電力線が相互接続されている
多層配線構造体が開示されている。これによれば、実装
される半導体チップのチップ面積を有効に利用して集積
密度を高め、消費電力を減らし、動作速度を高めること
が可能になるというものである。

【０００７】また、特開平１−96953 号公報には、各組
が少なくとも第１および第２の配線面を含み、各配線面
が主配線方向に向いた導電性配線および直交線の交点に
配置された複数の接続部位を有し、第１の配線面の主配
線方向が第２の配線面の主配線方向に対して鋭角をなす
複数組の配線面を備えた配線構造体が開示されている。
これによれば、標準化された１組または数組の配線面を
用いて、配線の長さを短縮し、最適化または最小にする
ことができるというものである。

【０００８】また、特開平５−343601号公報には、２層
以下の平行導体パターンからなるコンダクター（配線導
体）層を導体パターン同士を直交させて積層し、コンダ
クター層のうち一部のコンダクターを信号用とし、残り
を電源用として用い、電源用コンダクターにより信号用
コンダクター相互間をシールドするように、コンダクタ
ー層の各コンダクター同士を接続した集積回路の接続シ
ステムが開示されている。これによれば、信号パターン
を一対の電源パターンで挟むように導体コンダクターの
格子を形成したため、信号パターン間の間隔を小さくす
ることができるとともに信号パターンを並列して長く形
成することができ、キャリア表面が有効に利用され、ま
た、クロストークが減少しＳ／Ｎ比が良好になるという
ものである。

【０００９】さらに、特開平７−94666 号公報には、少
なくとも第１および第２の相互接続層から成り、相互接
続層のそれぞれは複数の平行導電性領域から成り、第２
相互接続層の導電性領域は第１相互接続層の導電性領域
に対して直交して配置されており、第１および第２の相
互接続層の導電性領域は、少なくとも２つの導電性平面
が本質的に各相互接続層と相互に組み合わされ、各導電
性平面が両方の相互接続層上に表れるように、またさら
に、選択された導電性領域は少なくとも１つの信号回路
を形成するように２つの導電性平面から電気的に隔離が
可能なように、電気的に相互に接続されている電気的相
互接続媒体が開示されている。これによれば、平行電力
および接地平面の特質である低インダクタンス電力配
分、および光学的リソグラフィ製造技術の特質である信
号相互接続配線の高配線密度の利点を失うことなしに、
相互配線数を低減した相互配線媒体となるというもので
ある。

【００１０】さらにまた、特開平９−18156 号公報に
は、第１の信号配線部と第１の電源配線部と複数の第１
のグランド配線部とを有する第１層と、第２の信号配線
部と第２の電源配線部と第１層における複数の第１のグ
ランド配線部のそれぞれに接続される複数の第２のグラ
ンド配線部とを有し第１層に積層する第２層とから構成
され、第１層における第１の信号配線部と第２層におけ
る第２の信号配線部とがねじれの位置にある、すなわち
直交する位置にある多層プリント配線板が開示されてい
る。これによれば、配線層総数の削減が可能になり、さ
らに、グランド配線部の配線幅を狭くしても合成コンダ
クタンス値および合成抵抗値を低くコントロールできる
ことからＩＣ等の素子の高密度の配置が可能になり、伝
送信号に対する雑音を低く抑えることができるというも
のである。また、グランド配線部および電源配線部のシ
ールド効果により、信号配線部の特性インピーダンスに
よるノイズを抑えることができ、第１の信号配線部と第
２の信号配線部とがねじれの位置にあることから、２本
の信号配線部間の電磁結合および静電結合によって発生
するクロストークノイズの影響をコントロールすること
が可能となるというものである。

【００１１】以上のような平行配線群を有する多層配線
基板においては、この多層配線基板に搭載される半導体
素子等の電子部品とこの多層配線基板が実装される実装
ボードとを電気的に接続するために、多層配線基板内で
各平行配線群のうちから適当な配線を選択し、異なる配
線層間における配線同士の接続はビア導体等の貫通導体
を介して行なわれる。

【００１２】

【発明が解決しようとする課題】以上のような半導体素
子が搭載される多層配線基板やそれを用いた半導体収納
用パッケージにおいては、半導体素子に接続される電源
配線や接地配線からのノイズを低減するために、電源配
線と半導体素子との間に複数のキャパシタ、例えばチッ
プコンデンサを接続することが行なわれている。

【００１３】このキャパシタは通常は半導体素子の近傍
に配置され、半導体素子の電源電極に最短距離で電気的
に接続してキャパシタと半導体素子間の配線によるイン
ダクタンスおよび抵抗を最小とすることによって、その
ノイズ抑制機能が最大限に引き出されることとなる。こ
の理由は、半導体素子と電源配線との間にキャパシタを
介在させると電荷は一旦キャパシタに蓄えられてから半
導体素子へ供給されることとなり、このときに電源配線
からのノイズが緩衝作用を受けて抑制されるので安定し
た電源供給が行なえるものであるが、キャパシタから半
導体素子までの経路が長くなると、その分だけインダク
タンスと抵抗が増加して新たなノイズの影響を受けやす
くなるからである。

【００１４】しかしながら、上記のような従来の平行配
線群を用いた多層配線基板においては、その各配線層に
おける平行配線群の配線方向はいわゆるＸ方向またはＹ
方向の一方向のみであることから、半導体素子が搭載さ
れる表面直下の１層目の配線層にこのＸ方向またはＹ方
向の一方向のみの平行配線群を配置した場合は、半導体
素子に対して最短距離でキャパシタを配置できる位置
は、半導体素子に対して左右（Ｘ方向）または前後（Ｙ
方向）のみの領域にしか設定できないという問題点があ
った。

【００１５】すなわち、キャパシタを半導体素子の周囲
の４方向に配置したとしても、そのうち表面直下の１層
目の平行配線群の平行方向と一致する２方向に配置した
キャパシタについてはこの平行配線群を介して半導体素
子とキャパシタとを最短距離で接続することができる
が、残りの２方向については１層目の平行配線群では接
続できないため、一旦その下の２層目の平行配線群に接
続した後、これから１層目の平行配線群を経由して半導
体素子と接続する必要がある。従って、２層目の平行配
線群および１層目の平行配線群ならびにこれらと接続す
るための貫通導体の分だけキャパシタと半導体素子間の
配線のインダクタンスと抵抗が増加することとなり、１
層目の平行配線群を介して最短距離で接続される２方向
に配置されたキャパシタに比べて電源供給の配線におけ
るノイズの影響が大きくなってしまい、安定した電源供
給が困難となってしまうという問題点があった。

【００１６】本発明は上記問題点に鑑み案出されたもの
であり、その目的は、半導体素子への安定した電源供給
のためにその周囲に配置されるキャパシタについて、効
果的にノイズを抑制できる配置領域を半導体素子の周囲
４方向に確保することができ、ノイズの影響を抑制しつ
つキャパシタ配置の高密度化ができて小型化を図ること
ができる、高速で作動する半導体素子を搭載する電子回
路基板や半導体素子収納用パッケージ等に好適な多層配
線基板を提供することにある。

【００１７】

【課題を解決するための手段】本発明の多層配線基板
は、複数の絶縁層と配線層とが順次積層されて成り、表
面の中央部に半導体素子が搭載され、この半導体素子の
周囲にキャパシタが配置されるとともに、このキャパシ
タと前記半導体素子とが表面直下の１層目の配線層を介
して電気的に接続される多層配線基板であって、前記半
導体素子を中心とする前記絶縁層の４つの象限領域にお
いて、表面直下の前記１層目の配線層がそれぞれ中心側
に向かう平行配線群で構成され、２層目の配線層がそれ
ぞれ前記１層目の平行配線群と直交する平行配線群で構
成され、かつ前記１層目の配線層と貫通導体群で電気的
に接続されているとともに、前記キャパシタが前記半導
体素子に向かう前記１層目の平行配線群上に配置される
ことを特徴とするものである。

【００１８】また本発明の多層配線基板は、上記構成に
おいて、前記１層目および２層目の平行配線群は、それ
ぞれ複数の信号配線と、各信号配線に隣接する電源配線
または接地配線とを有することを特徴とするものであ
る。

【００１９】本発明の多層回路基板によれば、表面に搭
載される半導体素子とその周囲に配置されるキャパシタ
とを電気的に接続する表面直下の１層目の配線層を、半
導体素子を中心とする４つの象限領域、すなわち半導体
素子を中心として配線層の面上で直交する２直線によっ
て仕切られた平面の４つの部分の各々の区分領域におい
て、それぞれ中心側に向かう平行配線群で構成し、それ
らのうち半導体素子に向かう平行配線群上、すなわち半
導体素子からこれら平行配線群と平行な延長方向の範囲
内に位置する配線上にキャパシタを配置したことから、
半導体素子に対して最短距離でキャパシタを接続できる
キャパシタの配置領域を半導体素子の周囲４方向に確保
することができる。

【００２０】また、１層目の平行配線群の直下に位置す
る２層目の配線層を、４つの象限領域においてそれぞれ
１層目の平行配線群と直交する平行配線群で構成したこ
とから、これら上下配線層間でクロストークノイズの発
生を低減させることができ、電源の安定供給というキャ
パシタの効果をさらに高めることができる。

【００２１】その結果、本発明の多層配線基板によれ
ば、効果的にノイズを抑制できるキャパシタの配置領域
を半導体素子の周囲４方向に確保することができ、ノイ
ズの影響を抑制しつつキャパシタ配置の高密度化ができ
て小型化を図ることができるものとなる。

【００２２】

【発明の実施の形態】以下、本発明の多層配線基板につ
いて添付図面に示す実施例に基づき詳細に説明する。

【００２３】図１は本発明の多層配線基板の実施の形態
の一例を示す分解平面図であり、同図（ａ）は多層配線
基板の表面となる第１の絶縁層の、（ｂ）は表面直下の
１層目の配線層が配設される第２の絶縁層の、（ｃ）は
２層目の配線層が配設される第３の絶縁層の平面図をそ
れぞれ示している。また、図２はこれらを積層した状態
の断面図を示している。

【００２４】これらの図において、Ｉ１〜Ｉ４はそれぞ
れ第１〜第４の絶縁層であり、Ｌ１〜Ｌ３はそれぞれ第
２〜第４の絶縁層Ｉ２〜Ｉ４の上面に配設された１層目
〜３層目の配線層である。ただし、図１においては第１
〜第３の絶縁層のみの平面図を示し、図２においては第
５の絶縁層以降の詳細な図示は省略している。

【００２５】Ｐ１〜Ｐ３はそれぞれ１層目〜３層目の配
線層Ｌ１〜Ｌ３中の電源配線、Ｇ１〜Ｇ３はそれぞれ１
層目〜３層目の配線層Ｌ１〜Ｌ３中の接地配線、Ｓ１〜
Ｓ３はそれぞれ１層目〜３層目の配線層Ｌ１〜Ｌ３中の
信号配線を示している。

【００２６】なお、同じ平面に配設された複数の信号配
線Ｓ１〜Ｓ３はそれぞれ異なる信号を伝送するものとし
てもよく、同じ平面に配設された複数の電源配線Ｐ１〜
Ｐ３はそれぞれ異なる電源を供給するものとしてもよい
ことは言うまでもない。

【００２７】Ｄは多層配線基板の表面の中央部に搭載さ
れる半導体素子であり、例えば通常はＭＰＵ（Micro Pr
ocessing Unit ）・ＡＳＩＣ（Application Specific I
ntegrated Circuit ）・ＤＳＰ（Digital Signal Proce
ssor）のような半導体素子が搭載される。この半導体素
子Ｄは、例えば図２に示すようにいわゆるバンプ電極Ｂ
１等によりこの多層配線基板の表面に実装されて、ある
いは接着剤・ろう材等により搭載部に取着されるととも
にボンディングワイヤ等を介して、第１の配線層Ｌ１と
電気的に接続される。

【００２８】Ｃは多層配線基板の表面において半導体素
子Ｄの周囲に配置される電源供給用のキャパシタであ
る。このキャパシタＣは、貫通導体群Ｔ１を介して１層
目の配線層Ｌ１のうちの電源配線Ｐ１に電気的に接続さ
れるとともに、１層目の電源配線Ｐ１や第１の絶縁層Ｉ
１の表面に形成した配線等を介して半導体素子Ｄの電源
電極に電気的に接続される。

【００２９】ここではキャパシタＣとして複数のチップ
コンデンサを用いた例を示しているが、このキャパシタ
Ｃには、第１の絶縁層Ｉ１の表面に配線層を形成して、
それと１層目の電源配線Ｐ１との間に第１の絶縁層Ｉ１
を挟んで形成した内層型のコンデンサを用いるようにし
てもよい。あるいは、タンタル焼結体等を用いた電解コ
ンデンサ等を用いてもよい。

【００３０】Ｔ１〜Ｔ４はそれぞれ第１〜第４の絶縁層
Ｉ１〜Ｉ４に形成された貫通導体群であり、各絶縁層Ｉ
１〜Ｉ４を貫通して上下の配線層同士あるいは配線層と
半導体素子ＤもしくはキャパシタＣまたは多層配線基板
の表面に取着された外部接続端子Ｂ２等とを電気的に接
続するものである。これら貫通導体群Ｔ１〜Ｔ４は、通
常は、スルーホール導体やビア導体等が用いられ、接続
に必要な複数の箇所に形成される。

【００３１】本発明の多層配線基板においては、第２の
絶縁層Ｉ２上に配設された表面直下の１層目の配線層Ｌ
１は、第２の絶縁層Ｉ２上において半導体素子Ｄを中心
とする、図１中に一点鎖線で示した直交する２直線で仕
切られた４つの象限領域において、それぞれ中心側に向
かう方向に略平行に配設された平行配線群で構成されて
いる。この例では、半導体素子Ｄを中心とする直交する
２直線として、略正方形の絶縁層Ｉ１〜Ｉ３の対角線と
ほぼ一致するように設定している。

【００３２】また、第３の絶縁層Ｉ３上に配設された２
層目の配線層Ｌ２は、同じ４つの象限領域において、そ
れぞれ１層目の配線層Ｌ１の平行配線群と直交する方向
に略平行に配設された平行配線群で構成されている。

【００３３】そして、第１の配線層Ｌ１と第２の配線層
Ｌ２とは、各象限領域のそれぞれ所望の箇所において、
貫通導体群Ｔ２により電気的に接続されている。これに
より、各象限領域において、平行配線群を直交させて積
層した従来の多層配線基板と同様に、上下配線層間でク
ロストークノイズの発生を低減させることができるもの
となっている。

【００３４】また、この例では１層目および２層目の配
線層Ｌ１・Ｌ２の各平行配線群は、信号配線Ｓ１・Ｓ２
に電源配線Ｐ１・Ｐ２または接地配線Ｇ１・Ｇ２がそれ
ぞれ隣接するように配設されている。これにより、同じ
絶縁層Ｉ２・Ｉ３上の信号配線Ｓ１・Ｓ２間を電磁的に
遮断して、同じ平面上の左右の信号配線Ｓ１・Ｓ２間の
クロストークノイズを良好に低減することができる。

【００３５】さらに、信号配線Ｓ１・Ｓ２に必ず電源配
線Ｐ１・Ｐ２または接地配線Ｇ１・Ｇ２を隣接させるこ
とで、同じ平面上の電源配線Ｐ１・Ｐ２と信号配線Ｓ１
・Ｓ２および接地配線Ｇ１・Ｇ２と信号配線Ｓ１・Ｓ２
との相互作用が最大となり、電源配線Ｐ１・Ｐ２および
接地配線Ｇ１・Ｇ２のインダクタンスを減少させること
ができる。このインダクタンスの減少により、電源ノイ
ズおよび接地ノイズを効果的に低減することができる。

【００３６】そして、本発明の多層配線基板において
は、表面において半導体素子Ｄの周囲に配置されるキャ
パシタＣを、表面直下でそれぞれの象限領域において中
心側に向かう平行配線群で構成された１層目の配線層Ｌ
１のうち、図１中に点線で囲んで示した領域内にある、
半導体素子Ｄに向かう平行配線群上に配置している。

【００３７】これにより、半導体素子Ｄに対して最短距
離でキャパシタＣを接続できるキャパシタの配置領域を
半導体素子Ｄの周囲４方向に確保することができ、キャ
パシタＣにより電源供給に対するノイズの影響を抑制し
つつキャパシタＣ配置の高密度化ができて、多層配線基
板の小型化を図ることができる。

【００３８】なお、外部接続端子Ｂ２は、図２に示すよ
うなボール状のバンプ電極の他にも、この多層配線基板
が接続される外部電気回路の形態に応じて、電極パッド
や線路導体等の種々の形態のものとしてもよい。

【００３９】次に、本発明の多層配線基板の実施の形態
の他の例を図３（ａ）〜（ｃ）に、それぞれ図１（ａ）
〜（ｃ）と同様の平面図で示す。

【００４０】図３において図１と同様の箇所には同じ符
号を付してあり、図１に示す例では略正方形状の第２お
よび第３の絶縁層Ｉ２・Ｉ３に対して４つの象限領域を
仕切る２直線を対角線方向に設定したのに対して、この
例ではこれら２直線（図３中に一点鎖線で示す）を第２
および第３の絶縁層Ｉ２・Ｉ３の辺の略中央を通る辺に
平行な方向に設定している。

【００４１】そして、半導体素子Ｄの周囲に配置される
キャパシタＣを、表面直下でそれぞれの象限領域におい
て中心側に向かう平行配線群で構成された１層目の配線
層Ｌ１のうち、図３中に点線で囲んで示した絶縁層の対
角線方向に沿った領域内にある、半導体素子Ｄに向かう
平行配線群上に配置している。

【００４２】このように、本発明の多層配線基板によれ
ば、表面に搭載される半導体素子Ｄの周囲に複数のキャ
パシタＣが配置される多層配線基板において、従来の平
行配線基板群を直交させて積層した多層配線基板では、
半導体素子に対して表面直下の１層目の平行配線群の配
線方向に沿った２方向のみにしか半導体素子と最短距離
で接続できるキャパシタの配置領域を確保できなかった
のに対し、半導体素子Ｄを中心とする４つの象限領域の
それぞれの４方向において配置領域を確保することがで
き、半導体素子Ｄへの電源供給のための配線に対するノ
イズの影響を低減させつつ多層配線基板の小型化を図る
ことができる。しかも、各象限領域においては１層目の
配線層Ｌ１と２層目の配線層Ｌ２とがそれぞれ直交する
平行配線群で構成されていることから、配線間のクロス
トークも効果的に低減させることができ、これらが相ま
って半導体素子Ｄへの電源供給に対するノイズの影響を
抑制しつつキャパシタＣの配置の高密度化ができて小型
化を図ることができる多層配線基板となる。

【００４３】なお、図１および図３に示したような本発
明の多層配線基板に対しては、その下側にさらに積層さ
れる第４の絶縁層Ｉ４以下と第３の配線層Ｌ３以下とか
ら成る多層配線部として、種々の配線構造を採ることが
できる。例えば、平行配線群を交互に直交させて積層し
た構成の配線構造、あるいはストリップ線路構造の配線
構造、その他、マイクロストリップ線路構造やコプレー
ナ線路構造等を多層配線基板に要求される仕様等に応じ
て適宜選択して用いることができる。

【００４４】また、例えば、ポリイミド絶縁層と銅蒸着
による導体層といったものを積層して、電子回路を構成
してもよい。また、チップ抵抗・薄膜抵抗・コイルイン
ダクタ・クロスインダクタといったものを取着して、半
導体素子収納用パッケージを構成してもよい。

【００４５】また、第１〜第３の絶縁層Ｉ１〜Ｉ３を始
めとする各絶縁層の形状は、図示したような略正方形状
のものに限られるものではなく、長方形状や菱形状等の
形状であってもよい。

【００４６】さらにまた、第１および第２の配線層Ｌ１
・Ｌ２を始めとする配線層は、それぞれ第２および第３
の絶縁層Ｉ２・Ｉ３を始めとする絶縁層の表面に形成す
るものに限られず、第１の絶縁層Ｉ１も含めてそれぞれ
の絶縁層の内部に形成したものであってもよい。

【００４７】本発明の多層配線基板において、第１〜第
３の絶縁層Ｉ１〜Ｉ３を始めとする各絶縁層は、例えば
セラミックグリーンシート積層法によって、酸化アルミ
ニウム質焼結体や窒化アルミニウム質焼結体・炭化珪素
質焼結体・窒化珪素質焼結体・ムライト質焼結体・ガラ
スセラミックス等の無機絶縁材料を使用して、あるいは
ポリイミド・エポキシ樹脂・フッ素樹脂・ポリノルボル
ネン・ベンゾシクロブテン等の有機絶縁材料を使用し
て、あるいはセラミックス粉末等の無機絶縁物粉末をエ
ポキシ系樹脂等の熱硬化性樹脂で結合して成る複合絶縁
材料などの電気絶縁材料を使用して形成される。

【００４８】これら絶縁層は、例えば酸化アルミニウム
質焼結体から成る場合であれば、酸化アルミニウム・酸
化珪素・酸化カルシウム・酸化マグネシウム等の原料粉
末に適当な有機バインダ・溶剤等を添加混合して泥漿状
となすとともに、これを従来周知のドクターブレード法
を採用してシート状となすことによってセラミックグリ
ーンシートを得、しかる後、これらのセラミックグリー
ンシートに適当な打ち抜き加工を施すとともに各平行配
線群および各貫通導体群ならびに導体層となる金属ペー
ストを所定のパターンに印刷塗布して上下に積層し、最
後にこの積層体を還元雰囲気中、約1600℃の温度で焼成
することによって製作される。

【００４９】これら絶縁層の厚みとしては、使用する材
料の特性に応じて、要求される仕様に対応する機械的強
度や電気的特性・貫通導体群の形成の容易さ等の条件を
満たすように適宜設定される。

【００５０】また、１層目および２層目の配線層Ｌ１・
Ｌ２を構成する平行配線群やその他の配線層ならびに貫
通導体群は、例えばタングステンやモリブデン・モリブ
デン−マンガン・銅・銀・銀−パラジウム等の金属粉末
メタライズ、あるいは銅・銀・ニッケル・クロム・チタ
ン・金・ニオブやそれらの合金等の金属材料の薄膜など
から成る。

【００５１】例えば、タングステンの金属粉末メタライ
ズから成る場合であれば、タングステン粉末に適当な有
機バインダ・溶剤等を添加混合して得た金属ペーストを
絶縁層となるセラミックグリーンシートに所定のパター
ンに印刷塗布し、これをセラミックグリーンシートの積
層体とともに焼成することによって、各絶縁層の上面や
内部に配設される。

【００５２】また，金属材料の薄膜から成る場合であれ
ば、例えばスパッタリング法・真空蒸着法またはメッキ
法により金属層を形成した後、フォトリソグラフィ法に
より所定の配線パターンに形成される。１層目および２
層目の配線層Ｌ１・Ｌ２の平行配線群を構成する各配線
の幅および配線間の間隔は、使用する材料の特性に応じ
て、要求される仕様に対応する電気的特性や絶縁層Ｉ２
・Ｉ３への配設の容易さ等の条件を満たすように適宜設
定される。

【００５３】なお、各配線層Ｌ１・Ｌ２の厚みは１〜10
μｍ程度とすることが好ましい。この厚みが１μｍ未満
となると配線の抵抗が大きくなるため、配線群による半
導体素子への良好な電源供給や安定したグランドの確保
・良好な信号の伝搬が困難となる傾向が見られる。他
方、10μｍを超えるとその上に積層される絶縁層による
被覆が不十分となって絶縁不良となる場合がある。

【００５４】各貫通導体群の各貫通導体は、横断面形状
が円形のものの他にも楕円形や正方形・長方形等の矩
形、その他の異形状のものを用いてもよい。その位置や
大きさは、使用する材料の特性に応じて、要求される仕
様に対応する電気的特性や絶縁層への形成・配設の容易
さ等の条件を満たすように適宜設定される。

【００５５】例えば、絶縁層に酸化アルミニウム質焼結
体を用い、平行配線群にタングステンの金属メタライズ
を用いた場合であれば、絶縁層の厚みを200 μｍとし、
配線の線幅を100 μｍ、配線間の間隔を150 μｍ、貫通
導体の大きさを100 μｍとすることによって、信号配線
のインピーダンスを50Ωとし、上下の平行配線群間を高
周波信号の反射を抑えつつ電気的に接続することができ
る。

【００５６】なお、本発明は以上の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更を加えることは何ら差し支えない。例え
ば、放熱を考慮した窒化アルミニウム質焼結体・炭化珪
素質焼結体や、低誘電率を考慮したガラスセラミックス
質焼結体を用いたものとしてもよい。

【００５７】

【発明の効果】本発明の多層回路基板によれば、表面に
搭載される半導体素子とその周囲に配置されるキャパシ
タとを電気的に接続する表面直下の１層目の配線層を、
半導体素子を中心とする４つの象限領域においてそれぞ
れ中心側に向かう平行配線群で構成し、それらのうち半
導体素子に向かう平行配線群上にキャパシタを配置した
ことから、半導体素子に対して最短距離で接続できるキ
ャパシタの配置領域を半導体素子の周囲４方向に確保す
ることができる。また、２層目の配線層を４つの象限領
域においてそれぞれ１層目の平行配線群と直交する平行
配線群で構成したことから、これら上下配線層間でクロ
ストークノイズの発生を低減させることができ、電源の
安定供給というキャパシタの効果をさらに高めることが
できる。

【００５８】以上の結果、本発明によれば、ノイズの影
響を効果的に抑制しつつキャパシタ配置の高密度化がで
きて小型化を図ることができる、高速で作動する半導体
素子を搭載する電子回路基板や半導体素子収納用パッケ
ージ等に好適な多層配線基板を提供することができた。

【図面の簡単な説明】

【図１】（ａ）〜（ｃ）は、それぞれ本発明の多層配線
基板の実施の形態の一例を示す第１〜第３の絶縁層の平
面図である。

【図２】図１に示す多層配線基板の積層状態における断
面図である。

【図３】（ａ）〜（ｃ）は、それぞれ本発明の多層配線
基板の実施の形態の他の例を示す第１〜第３の絶縁層の
平面図である。

【符号の説明】

Ｉ１〜Ｉ４・・・・絶縁層 Ｌ１〜Ｌ４・・・・配線層 Ｐ１〜Ｐ３・・・・電源配線 Ｇ１〜Ｇ３・・・・接地配線 Ｓ１〜Ｓ３・・・・信号配線 Ｔ１〜Ｔ４・・・・貫通導体群

フロントページの続き (72)発明者 鍋 義博 鹿児島県国分市山下町１番１号 京セラ株 式会社国分工場内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数の絶縁層と配線層とが順次積層され
   て成り、表面の中央部に半導体素子が搭載され、該半導
   体素子の周囲にキャパシタが配置されるとともに、該キ
   ャパシタと前記半導体素子とが表面直下の１層目の配線
   層を介して電気的に接続される多層配線基板であって、
   前記半導体素子を中心とする前記絶縁層の４つの象限領
   域において、表面直下の前記１層目の配線層がそれぞれ
   中心側に向かう平行配線群で構成され、２層目の配線層
   がそれぞれ前記１層目の平行配線群と直交する平行配線
   群で構成され、かつ前記１層目の配線層と貫通導体群で
   電気的に接続されているとともに、前記キャパシタが前
   記半導体素子に向かう前記１層目の平行配線群上に配置
   されることを特徴とする多層配線基板。
2. 【請求項２】 前記１層目および２層目の平行配線群
   は、それぞれ複数の信号配線と、各信号配線に隣接する
   電源配線または接地配線とを有することを特徴とする請
   求項１記載の多層配線基板。